TWI240817B - A storage capacitor structure for LCD and OELD panels - Google Patents

Description

1240817 案號 92112019 修正 五、發明說明（1) 【發明所屬之技術領域】 本發明係有關一種可用於液晶顯示器（LCD)面 有機電激發光顯示器（0ELD)之像素區域的儲存電容之\ 構二製造方丨。本發明係、有關—種利用金屬 口、: LCD與〇ELD用之薄膜電晶冑（TFT)之像素區域的技術於 【先前技術】 請參閱第1圖’係為位於像素區域的周圍具有 ^域丨丨與一驅動電路區域12之用於LCD的m面板1〇。去素 TFT的非晶碎層以MILC結晶於基板之上，石夕層的電田 性（Electron M〇bllity)明顯的增加。利用結晶矽層，= 像素區域11形成一個包含一像素電、 數像素陣列，同時於像辛電路F〗9 =。 储存电谷之複 ^ 、 诼I电路E域12中形成驅動電路开！ 。使用混合式的驅動方法以形成多晶矽TFT LCD。於沼人 ，LCD面板中’難以利用多晶矽製造之某些類路 多工器直接形成於基=刀離的木成電路及切換元件如 伤j2圖係為第1圖之LCD TFT面板的像素區域中形成的 象素早兀之寺效電路圖。每個單元像素包含一個資料匯衣 排線（Vd )、-個閘極匯流排、線（Vg )、—個具有連接^ =匯流排線之閘極的像素電晶冑、分別連接至資訊 匯流排線及像素電極的源極（s〇urce)與汲極（drain)、、」、 個用來維像素電晶體TFT訊號狀態之儲存電容22 (Cst )一與 第5頁 1240817 修正 -- _案號 92119<η 〇 玍 五、發明說明（2) " --—-— 至儲存電容之液晶（clc) 曰日庄入早兀23連接至共同帝 于电合U與液 匯流排訊號使用β r~ ( C〇m )。藉由利用資料 持應用液晶的電虔至彳電晶體21之汲極儲存電荷且保 像素電晶體使用之驅:：號來臨，沒有儲存電容，一 ，可能I $ i 1电壓無法保持直到下一個訊號期間 」月b揲法貫仃連績式顯示器。 個*°!兮面板具有一電容器結構，而此電容器結構包含- 陰極之金屬雷炻盥一许 斤構成之表面玻祸、一個作為 發光芦Ί ί ί = 明電極與金屬電極之間的有機 璃心§使用電壓於電極間時，有機發光層透過表面玻 ::先，包含TFT LCD面板之LCD面板由於背光板，因此具 有數個限制如低回應速度、狹窄的可視角度與高消耗電量 :因為0ELD面板為自動發光裝置，其優點為高回應速度、 向發光、低輪廓結構與低消耗電量。 第3圖係為OELD TFT面板30之示意圖，如圖所示係 包含像素區域31與一形成於像素區域的周邊的驅動電路'區 域32。以MILC結晶之TFT的矽作用層，矽作用層電子遷移 性增加。因此，使用MILC結晶技術，高操作速度的驅動電 2元件可同時形成於驅動電路區域當形成一包含定址電晶 體、儲存電容與像素驅動電晶體的複數像素陣列於像素區 域31。如LCD面板，混和驅動方法常常使用於驅動〇eld TFT面板。 第4A圖係為形成於電壓驅動之〇ELD TFT面板30之像素 ΙΗΠ 第6頁 1240817 年 案i虎92mm q 五、發明說明（3)

St: 等效電路圖。每個單元像素包含-個資 (切二）ίτ勺人—個閘極匯流排線（Vg )、一的定址 資料匯、*排续\^一連接至資料匯流排線之閘極與連接至 //、/机排、、泉的源極（source)與汲極（drain)。汲極的定 -夂Si::'41連接至閘極的像素驅動TFT 43，可接受 ^4!^Rtr(T：0lta^ TFT ^ ^ ^ , ^ (Vc )。且，用來保持應用至像素驅動 。由；/τ/τ ϊ =仇之儲存電容42也並聯至像素驅動TFT 43 料”中乂 k供电壓至像素電極，然而，於0ELD中，資 复提供誘導有機材料放出光需要之電壓，因此，、 用一分離的像素驅動TFT 43以接受定址tft 别出Λ唬如閘極訊號。 的單ΐ說，於電流驅動型0ELD TFT面板30之像素區域

單元像iti電路圖。一電流驅動型0eldtft面板的 47、48ί 3兩個定址了打44、45、兩個像素驅動TFT 抒丁 45 ΐ存電容46。在第一定址TFT 44與第二定址 造之電’電荷累積於儲存電容46，於健存電容中創 汀丁 48之Ζ 至第—像素驅動TFT 47與第二像素驅動 藉由C開啟像素驅動TFT。當第二定址TFT關閉後 τρτ ^存$容將應用之電麼保持均一，因此’像素驅動 提供驅動狀;=持直到下-個訊號期間且其連續 切电流至早兀像素。 如罘2、4Α與4Β圖，一LCD τρτ面板或〇eld τα面板之 1240817 修正 曰 _ 案號 92112019 五、發明說明（4) 啫存a谷連接至LCD像素TFT或連接至〇ELD定址TFT (雷、、六 之第二定址TFT)之汲極(drain)。㈣糾圖： =3連接至同時形成於TFT的儲存電容之aMILC結晶的多為 =石夕^用層之LCD像素TFT或0ELD定址TFT之平面圖與 ® 。第5A與5B圖顯示一薄膜電晶體於左手邊且一電容結 於右手邊。TFT作用如LCD平面之像素丁^與〇5：11)平 0ELD面板（如第4B圖所示），如第5八與^圖所示，丁打 ii(drain)直接連接至電容之矽層，然而，其相互間並 非物理連接，相反的其相互間利用導線作電氣性連接。 於透明基板上，形成一緩衝層5 2以防止雜質的擴散， 衝層上，一形成圖案之非晶矽層53、一閘極絕緣層54 ” 一電容介電層55形成於具圖案之矽層上，因此，一 極層56與一電容電極57分別形成於閘絕緣層與介電層之 爲=此，TFT結構左邊形成包含一非晶矽層53、閘極絕緣 ^與可用作如LCD平面之像素TFT或OELD面板之定址TFT =閘電極層56，於TFT右邊，形成一包含連接至TFT的汲極 rain)之非晶矽層53的儲存電容、一介電層“與一電容 刑=57。如上述，在形成TFT與一儲存電容之後，n型與p 多濰物注入矽層藉由使用閘極絕緣層5 4、閘電極層W盥 二電層5一5與電容電極作為光罩使用低能量高濃度摻^步驟 ==吨量低濃度摻雜步驟。隨後，輕摻雜區域58wLdd ( 雜汲極）區域形成於TFT矽層之通道周圍覆蓋閘極絕 、、家目之區域。形成於TFT之LDD區域具有降低關電流與改盖

IH

第8頁 1240817 --< 案號92Π2019_年月日 修正_ 五、發明說明（5) 其他TFT之電子特性的功效。一輕摻雜區域59亦可形成於 笔層5 5之下電容區域的一部份，然而，輕摻雜區5 9不會 影響電容的表現。高濃度雜質摻雜於非晶矽區域6 〇、 60’於閘極絕緣層54的兩側以形成TFT之源極60與汲極 6 0 ’區域 〇 一藉由Μ I L C結晶非晶石夕層的步驟如第5 A與第5 B圖所示 ，描述如下··用於LCD與OELD的多晶矽TFT面板習慣上藉由 使用固相結晶（Solid Phase Crystallization， SPC )製 程、雷射結晶化（Laser Crystallization)、快速熱退火 Uapid Thermal Anneal ing，RTA )等結晶非結晶矽層製 造’然而’這些方法會造成基本的損傷與無法提供滿意的 均勻結晶品質，這些限制使得多晶矽TFT面板的製造困難 。為了克服上述傳統矽結晶方式的缺點，因此提出一方法 於低溫約2 0 0 C下藉由接觸或植入金屬如鎳、金與銘以誘 導非結晶石夕層結晶。傳統上，非結晶矽低溫結晶現象以金 屬誘導稱為金屬誘導結晶（Metal Induced

Crystallization，MIC)，然而，金屬誘導結晶（mjc) 法亦具有下述缺點，若TFT係藉由金屬誘導結晶（M1C )法 製造，金屬成分引誘矽結晶殘留於結晶係中供給TFT之作 用層，金屬成分殘留於作用層造成71^通道區域的漏電。 近來’藉由以金屬側邊誘導非晶矽結晶之方法，參考 金屬誘發側向結晶（metal induced lateral crystallization，MILC)法（見於 S.W· Lee 與 S.K· Joo，

1240817 案號 92112019 年 月 曰 修正 五、發明說明（6) IEEE Electron Device Letter ，17 (4)第 160 頁，1993 年）。於金屬誘發側向結晶（metal induced lateral c r y s t a 1 1 i z a t i ο η，Μ I L C )現象，金屬無法直接造成石夕結晶 ，但藉由化學反應產生介於金屬與石夕之間之金屬石夕化層 (s i 1 i c i d e )誘導矽結晶。根據結晶進行，金屬矽化層 (s i 1 i c i de )增殖至矽之側邊誘導連續鄰接矽區域結晶。如 造成Μ I LC金屬，可採用習用技術已知之鎳與鈀等等。藉由 MILC結晶一矽層，金屬矽化層（siiicide)包含結晶誘導金 屬向側邊往前移動如矽層結晶進行，因此，少量金屬成分 _開藉由Μ I L C結晶之石夕層。因此，結晶石夕層不會有漏電或 對包含矽層之TFT其他特性有不利影響。此外，可於一相 對低溫3 0 0至5 0 0 °C下使用Μ I LC誘導矽結晶。因此，多個基 板可於爐中同一時間結晶不會造成基板的損傷。 土 第6圖顯示由誘導非晶矽進行MILC之金屬如金（Au ) 及鈀（Pd )所構成之金屬層6丨利用濺鍍法形成於基板的整 ，表面上。MILC誘導金屬造成矽層結晶藉由於區域直接接 Ξίΐ進行金屬誘導結晶（MIC)。矽層沒有覆蓋MILC誘 ^金屬的其他區域如閘極絕緣層54與介電層55之的區域， 错由MILC結晶增殖由士曰p 0 t + 1 域而來qMILC誘導金屬電 於閘極絕緣層5 4、閘雷盔® π χ ^ ^ ^ % 备旦彡塑韭姓曰々昆从極層56、，丨电層55與電容電極5 7不 :::非一夕層的結θ, ’因為其不會與絕緣材料或金屬 :=MILC誘導金屬的基板於溫 進订熱處理，似料金屬直接覆蓋之非_層的部分下

第10頁 五、發明說明（7) 以MIC結晶，而無覆蓋MILC誘導金屬的非晶矽 蓋MILC誘導金屬增殖#MILC結晶。傳統上，通道卩刀由覆 」距離62相當於閘電極的寬度約1〇 ，而又a

電層寬度；b」距離63大約15—3…。如第6圖；：的介 通遏區域藉由通道區域的兩邊藉由MILC增殖而姓曰 T =域之非晶石夕層藉由㈣於一方向增殖而結：二電 TFT之汲極。因此，TFT通道區域可於藉由非結 ，MILC的時間中結晶。同時，需要M uc於非晶曰 的時間去結晶電容區域之非結晶石夕層。藉由;^ ===區域的發層構成一導電層，且由介電層5兩。 面向電谷電極57 1在電㈣域时個非結 = 之前MILC結晶終止，會使得導電層區域較原計書彳的曰曰 小，儲存電容不會具希望達到的電容量。若電 的 晶石夕層以MILC增殖於一方向結晶，Muc步驟持續直到 MjLC雨端完全核過電容區域的整個寬度。長時間的結= 驟減少TFT製造的生產率且增加基板熱損傷的可能。 【發明内容】 ψ一由5=之主要s的係在解決上述之問題，並提 儲子迅口與一同時形成儲存電容與LCD像素TFT或 定址TFT，且減少結晶儲存電容 之製造方法。 本發2时用作TFT LCD面板之結晶矽TFT面板，係 匕，一具有少數早元像素區域的透明基板、一形成於每個 五、發明說明（8) 像素區域且包 於基板上之一 素電晶體區域且包含 基板上之一介電層與一電 時形成像素電晶體與儲存 份的非結晶 至少兩個方 金屬應用於 於單元像素 不需任何的 導金屬，本 之技術可應 92112019

含一結晶石夕 閘極絕緣層 作用層之像素電 與一閘極電極、 晶矽層之儲存電 容電極。藉由沉 電晶體之結晶矽 石夕層上並傳導熱 向由介電層的外 石夕層的一部份由 區域中形成像素 額外製程。藉由 發明可減低儲存 用於OELD面板之 1240817 屬於至少一部 容之結晶矽層 ，且MILC誘導 界延伸。 本發明可 製造儲存電容 界使用MILC誘 時間。本發明 製程。 晶體、相繼形成 一形成於每的像 各、相繼形成於 積非結晶石夕層同 層，MILC誘導金 處理，該儲存電 部邊界向外延伸 介電層的外部邊 電晶體的製程中 沿著介電層的邊 電容石夕層的結晶 結晶TFT面板的 【實施方式】 為使貴審查委員瞭解本創作之目的、特徵及功效， 茲藉由下述具體之實施例，並配合所附之圖式，對本創作 做一詳細說明，說明如后： 如第7A圖所示，於一基板70之上形成一緩衝層71以防 礙污染物的擴散，基板7 0係由透明絕緣材質如康寧 (Corning )編號1737玻璃、石英玻璃、二氧化矽等等所 構成，緩衝層71藉由沉積二氧化矽（S i 02 )、氮化矽 (s i Νχ )、氮氧化矽（S i 0X Ny )或其餘混合材料所形成，溫

第頁 1240817 ___ 案號 92112019_年月日__ 五、發明說明（9) 度為600 °C以下且厚度為300至10, 000A，更佳為500至 3，0 0 0 A ，採用電漿輔助化學氣相沉積法（P 1 a s m a -Enhanced Chemical Vapor Deposition， PECVD )、低壓 化學氣相沉積法（Low-Pressure Chemical Vapor Deposition， LPCVD)、大氣壓化學氣相沉積法 (Atmospheric Pressure Chemical Vapor Deposition， APCVD )、電子迴旋共振式化學氣相沉積法（Electron Cyclotron Resonance Chemical Vapor Deposition, ECR-CVD )等等。 如第7B圖所示，於緩衝層71上形成一非晶矽（a-Si ·· Η )層72以提供TFT之作用層與儲存電容之導電層。以非晶 石夕蒸氣沉積形成非晶矽層7 2，其厚度為3 0 0至1 0，0 0 〇 A ， 較佳為5 0 0至3，0 0 0 A，採用電漿輔助化學氣相沉積法 (Plasma-Enhanced Chemical Vapor Deposition, PECVD)、低壓化學氣相沉積法（L〇w-pressure chemical Vapor Deposition，LPCVD )、濺鍍法。非晶矽層33以光 阻作光為光罩採用藉由乾式蝕刻形成圖案相當於TFT作用 層與儲存電容的導電層。 第7B圖描述於LCD面板或0ELD面板的像素區域同時形 成儲存電容與LCD面板或0ELD面板的像素TFT之製程。當於 LCD面板或0ELD面板中形成像素元件時，驅動電路元件亦 形成於驅動電路區域，然而，省略了驅動電路元件之描述 。為了製造用於0ELD面板的TFT面板，額外的像素驅動TFT 需要形成於單元像素區域。像素驅動TFT具有一相同的結

第13頁 1240817 «1^92112019 五、發明說明（10) Γ;=τ且藉由與定址tft相同的製程製造，因此，省 口 、α j 44〇ELD Φ板的像素驅動TFT *板製造*法的詳細 =3二除別的情況外，於〇ELD面板的單元像素區域以相 "/同日守形成具有相同結構定址TFT與像素驅動TFT。 …於像素區域85中，單元像素之非晶矽形成圖案至具有 預疋形狀之矽島後，一絕緣層73提供TFT之閘極絕緣層與 儲存電容之介電層形成於矽島上（如第7C圖所示），隨 後，一導電層74形成其上以提供一TFT之閘電極與一電容 電極。絕緣層7 3可行成藉由藉由氣相沉積二氧化矽 (S 1 〇2 )、氮化矽（S i Nx )、氮氧化矽（s丨〇xNy )或其餘混 合材料所形成，厚度為3 00至3, 0 00 A，較佳為5 00至1，000 A，採用氣相沉積法如電漿輔助化學氣相沉積法 (Plasma-Enhanced Chemical Vapor Deposition, PECVD)、低壓化學氣相沉積法（l〇w-Pressure Chemical Vapor Deposition，LPCVD)、大氣壓化學氣相沉積法 (Atmospheric Pressure Chemical Vapor Deposition， APCVD)與電子迴旋共振式化學氣相沉積法（Electron Cyclotron Resonance Chemical Vapor Deposition， ECR-CVD)。導電層74可藉由沉積導電材料如金屬材料、 摻雜多晶矽等等形成於絕緣層7 3之上，厚度為為1，〇 〇 〇至 8，0 0 0 A，較佳為5 0 0至1，0 0 0 A，使用濺鍍法、蒸鍍法、 電漿輔助化學氣相沉積法（Plasma-Enhanced Chemical Vapor Deposition，PECVD)、低壓化學氣相沉積法 (Low-Pressure Chemical Vapor Deposition, LPCVD)

第14頁 1240817 案號 92112019

五、發明說明（11) 、大氣壓化學氣相沉積法（Atmospheric Pressure Chemical Vapor Deposition，APCVD)與電子迴旋共振式 化學氣相沉積法（Electron Cyclotron Resonance Chemical Vapor Deposition， ECR-CVD ) 〇 如第7D圖與第7E圖所示，於導電層74上形成一光阻圖 案7 5且以光阻圖案作為光罩藉由濕式或乾式蝕刻將閘極^ 極76與電容電極77形成圖案之步驟。於第7E圖實施例所^ ，閘極私極7 6與電容電極7 7過餘刻，與光阻光罩造成一底 切結構有關。閘極電極76過蝕刻與光阻光罩有關，為了妒 成LDD區域與一於TFT通道周圍的金屬抵補區域。如第 所不，於電容電極77上形成光阻圖案 u =外部邊界起「d」距離86向内抵補由==夕 圖案作為光罩形成圖，，非結晶石夕層由介電 層向外l伸d」距離86。於所述之實施例中电 ϊϋ電容區域為物理性的相互連接，此外，實。的ΐ ’然而’由於此連接方式的改變係為孰連接 可做之變動，闵κ τ句熟各該項技藝者變更 楚二L 此刪除關於此部分的描逑。 苐7 F圖係為— 以:二一成閘極：緣層78與二===為光罩 ，隨後，閑極；與電容電極η 除，如光阻剥落法;、llft 之光阻藉由習用之方法移

Ulft —〇ff )，獲得一 TFT之結合結構 1240817 修正 --- 案號9211?niQ_年月 日 五、發明說明（12) 與一儲存電容。於LCD面板或0ELD面板之TFT面板 域之儲存電容傳統上之電容量為〇· 1 — 〇· 5PF。為^ ^素區 需求之電容量，介電層藉由沉積二氧化矽（s丨〇、、提，所 矽（SlNX)、氮氧化矽（SiOXNy)或其餘混合材2料所氮化 厚度為300至3, 000A，較佳為500至1，〇〇〇 a，且人二成’ 的區域亦可調整至所需之電容量。 電層 第7H圖係為第7G圖規劃之TFT與儲存電容之平 比較第7H圖與第5A圖，TFT具有相同的結構，然電:，二 貝J不相同。於第7H圖中，非結晶石夕層延伸超過電^'入'^或 的外部邊界，電容結構的不同之處是由於以光；$二，層 形成電容介電層由電容區域中的非結晶層之外部邊界、罩 「d」距離86向内抵補，較佳的「d」距離86範圍為〇工 1 〇 // m。於實施例中，矽層由所有介電層的外邊緣向外延 伸，然而，在本發明之範圍内，矽層可由介電層的真 緣向外延展。 〃二& 第71圖顯示一使用閘極電極76與電容電極77作為光罩 摻雜雜質入電晶體與電容的步驟。製造—NM〇s ( N — channel metal oxide semiconductor，N 通道金屬氧化層 場效電晶體）TFT，矽層摻雜摻雜物如磷化氫（pi )、‘ (P)，且劑量為 1E14—lE22/cm3(較佳為 1E15—1E21/ cm3)於能級為1〇— 20 0KeV (較佳為30—l〇〇KeV)，可採用 大量摻雜法（shower doping method)、離子植入法 (ion implantation)或其他離子植入法。製造一pM〇s (P-channel metal oxide semiconductor，P 通道金屬氧

第16頁 1240817 --- 92112019_卑月 曰 修正 五、發明說明（13) 化層場效電晶體），矽層摻雜摻雜物如硼化氫（b2 h3 )、 硼（B)，且劑量為1E13—lE2 2/cm3 (較佳為1E14—1E21 /cm3 )於能級為2〇 — 70KeV。由於雜質以相對較低的溫度 〆主入，南》辰度雜質無法穿透閘極絕緣層與電容介電層，因 此，雜質僅注入沒有絕緣層或介電層覆蓋之矽層以开^成 TFT之源極區域與汲極區域。 ▲在進行低能量高濃度摻雜8 7後，進行一高能量低濃度 88，雜。矽層摻雜摻雜物如磷化氫（pH3 )、磷（p )，且 劑量為1E11 — 1E20 /cm3於能級為2〇 — 1〇〇KeV (較 l〇〇KeV) ;#,At##„(sh〇wer d〇ping 植入法（i〇n implantati〇n)或其他 NM〇^S (N-Channel metal 〇xide semic〇nduct〇r 屬乳化層場效電晶體）TFT。當製作PM0S (P_channel 二xide seiniconductor，p通道金屬氧化層場效電晶 硼化奇nJ夕層摻雜摻雜物如硼化氫)、硼（B )、 J 〇〇K \ J ，且劑量為1E1 1 _ 1E2〇 /cm3於能級為20 — :連接至；ΪΓί高能量注入，•質貫入開極電極。因此 形成一輕：；區J緣：之通道區域的區域上之非晶矽層上 與穩定電子特:為了有效的抑制像素電晶體的關電流 極掺雜區域雜區的雜質濃度低於1E19/cm3且輕 行低能量高i;;t;0 00至10，_ A。如於上述，先進 然於本發明之g圍I 鼢後進仃咼能量低濃度摻雜88， 如第7J圖所：A此摻ΐ步驟的順序可相反。 '、為了結晶TFT區域與電容區域之非晶 1240817

_案號92112019_年月 R 五、發明說明（14) 矽層，形成MILC誘導金屬81。鎳（Ni )與鈀（pd )係 丄 佳非晶咬之Μ I L C誘導金屬’其他金屬如鈦（τ i )、聲''六 (Ag )、金（An )、铭（A1 )、錫（Sn )、銻（外、艮 (Cu )、始（Co )、鉻（Cr )、鉬（M〇 )、铽（τ 、銅 (Ru)、姥（Rh)、鑛㈤）、翻（pq亦可使用，於i了 實施例中，使用鎳作為MILC誘導金屬’milc誘導金了， 由濺鍍法、蒸鍍法、PEVCD或離子注入法沉積於矽芦猎 上’這些方法巾m是傳統± f s 厚度可由範圍t自由選擇以誘導非晶矽声之 金1層的 厚度可為1至1G，刚A，更佳為1{)至2()()\。 ’此金屬 補區==補域，的-部份形成金屬抵 V, _ . ^ 一 品或的形成是由於覆蓋閘極维鎿认 區域使金屬無法直接應於矽声梦Μ =極繞緣層的 屬抵補區域，則MILC誘導+ Μ , 一右k迢區域周圍無金 入通道區域造成漏電；二屬J如鎳⑻）沉積89)可進 ，具有較閘極電極大之命永特性之惡化。於本發明中 輕摻雜區域與金屬抵補^ ^圖案之閘極絕緣層可用於形成 以個別的光罩形成金屬抵插二然而，於本發明的範圍内可 抵補區域不需相互_致「品。因此，輕摻雜區域與金屬 域的一部份。才艮據本發明^雜區域可形成於金屬抵補區 掺雜區域與一金屬抵補區二蚪形成TFT與儲存電容，一輕 ，這些不會在實質上影響二=形成於電容之矽層上，然而

誘導金屬應用之前進行雜的表現。於上述中，在M ILC ，Μ I LC金屬可應用於雜質二二入二然而，於本發明範圍中 第18頁 1240817 _案號 92112019__年月日_修正_ 五、發明說明（15) 在應用Μ I LC誘導金屬之後，於電晶體區域與電容區域 之非晶矽層進行熱處理以產生結晶（如第7Κ圖所示）。可 以任何方式進行熱處理使非結晶矽產生Μ I LC，如快速退火 法（rapid thermal annealing， RTA)或準分子雷射結晶 法（eximer laser crystalline, ELC )皆可使用 °RTA>去 加熱基板於溫度7 0 0至8 0 0 °C數秒鐘或數分鐘，可使用加熱 燈如鹵鎢燈、氙弧燈。ELC法利用準分子雷射於一非常高 的溫度及一非常短的時間加熱基板。於本發明中，爐管退 火法（furnace annealing)於爐中溫度400至6〇〇°C加熱 基板0 · 1至5小時，較佳為〇 · 5至2 0小時。爐管退火法 (furnace annealing)由於熱處理溫度低於玻璃基板的 變形溫度，因此具有防止基板變形或傷害的優點，且爐管 退火法（furnace annealing )可於爐中同時間中處理數 個基板。因此，爐官退火法（furnace annealing)較其 他方式具有更高的產量。在熱處理中一部份的非晶矽層直 接覆蓋MILC誘導金屬以M 1C結晶，其他#MILC誘導金屬直 接應用之區域以MIC結晶的部分增殖產生MILC結晶。由於 藉由Μ I LC之非結晶矽結晶之退火的條件小於注入矽作 的摻雜物之活化條件，因此結晶與作用層活化可同時進^ 在熱處理的打間，電晶體之源極區域與汲極區域由 接應用至區域上的鎳造成之Μ丨c結晶。輕摻雜區域盥電曰 體肢通道區域於兩個方向以MILC增殖結晶形成源極區^或曰曰盥 汲極區域。因此，電容區域之矽層以鎳應用至由電容介/電

1240817

案號 92112019 五、發明說明（16) 層的外部邊界向外延抽^ ^ 明之發明特性的石夕層的部分造成MILC、结晶。本發 ^ m ,, n 疋由比較第6圖及第7K圖中了解。根據 卫1女u 的矽層僅於一方向以M ILC增殖結晶， it'人距離63為15至3〇_ (如第6圖所示）。由此 1〇又遏、區域的兩邊以MILC增殖結晶具「a」距離62為 容^的這區域結晶所需的時間更長。根據本發明，電 ，^ ^ =晶層利用鎳以MILC增殖結晶於電容區域的兩邊 itb電谷區域的結晶矽層需要的時間可減短至傳統方式 ^ 一半時間以下。根據本發明，在使用鎳之後，tft通道 :域與電容區域的矽層同時結晶。由於結晶矽具有高於非 曰曰矽層的電子移動性，因此可增加打了的操作速度，同時 結晶矽可用於儲存電容的電極。完整的儲存電容具有一 由間極絕緣層相同的材料製得之介電層插入多晶矽層與由 閑極電極相同材料製得之電容電極之間的結構。 /在像素區域與驅動電路區域的電晶體之作用層結晶後 二形成中間絕緣層83 (如第7L圖所示）。中間絕緣層藉由 /儿積一氧化矽（S i Ο?)、氮化矽（s i Nx )、氮氧化矽 (Si〇xNy )或其餘混合材料所形成，厚i 〇〇〇至15, 〇〇〇 a， 較佳為3, 000至7, 000 A ，採用氣相沉積法如電漿輔助化 學氣相沉積法（Plasma-Enhanced Chemical Vapor Deposition，PECVD)、低壓化學氣相沉積法“⑽― Pressure Chemical Vapor Deposition, LPCVD ) 、大氣壓化學氣相沉積法（Atmospheric Pressure Chemical Vapor Deposition，APCVD)與電子迴旋共振式

第20頁 1240817

化學氣相沉積法（Electron CyclQtl^n ReSQnanee Chemical Vapor DeP〇sltion，ECR — CVD)與濺鍍法。如 7L圖所示，中間層以光阻圖案作光罩蝕刻形成接觸孔洞 contact hole)且透過接觸孔洞形成接觸電極84 (contact electrodes)。接觸電極由沉積導電材料如八 屬或沉積多晶矽形成，厚度為50 0至1〇, 〇〇〇 A，更佳為至 3, 〇〇〇至7, 00 0 A，且藉由乾式或濕式蝕刻於導電材^斗形 所需之圖案形狀。 ^ 矣巴緣層形成於接觸電極之上。用於LQ)面板的tf T面 板以像素電極形成而完成，用於〇ELD面板的TFT面板以金 屬電極作為陰極電極且IT0穿透電極作為陽極電極而完成 。由於形成電極製程為習用已知之知識，因此省略詳細的 描述。 如第7H圖所示，電容結構中矽層延伸超過電容介電層 的外部邊界，因此M ILC誘導金屬可沿著介電層的邊緣使^ 於矽層。然而，在本發明之範圍内，介電層的形狀與介電 層周圍的矽層可以各種方式修剪。第8Α圖描述矽層於介電 層的兩個對邊延伸超過電容介電層82之結構。當介電層的 寬度小於沿著閘極電極的長轴方向（long it udinal direction)的長度時，此、结構與弟7H圖具有減少結晶的 時間的相同影響。第8B圖顯示電容介電層的一邊凹入形成 口」型狀。於此結構中，以Μ I L C結晶之石夕層的實際寬 度與向結晶時間減少。電容介電層可隨意於兩側凹陷，或 如第8D圖所示，介電層82具有一拉長的形狀，此結構亦有

1240817 ^ _案號92112019_年月曰 修正_ 五、發明說明（18) 效減少矽層結晶的時間。 雖本發明已一較佳實施例揭露如上，但並非用以限定 本發明之實施之範圍，任何熟習此項技藝者，在不脫離本 發明之精神與範圍内，當可做些許的變動與潤飾，及凡依 _ 本發明所作的均等變化與修飾，應以本發明之申請專利範 圍所涵蓋，其界定應已申請專利範圍為準。 本發明之優點，係可使用MILC技術於LCD或OELD的TFT 面板的像素區域同時形成一結晶碎TFT與一儲存電容’且 於TFT的作用層與儲存電容電極，同時間以M ILC結晶矽層 ，並藉由調整電容介電層與環繞介電層的>5夕層的形狀，使 鲁 電容區域的矽層之結晶時間明顯的減少。

第22頁 1240817 修正 案號 92112019 圖式簡單說明 圖 第1圖係為LCD面板之TFT面板之規劃圖 第2圖係為LCD面板之TFT面板的單元像素之等效恭 第3圖係為0ELD面板之TFT面板之規劃圖 兒 第4A圖係為電壓驅動型0ELD面板之TFT面 等效電路圖 干疋像素之 之 第4B圖係為電流驅動型〇ELd面板之TFT面板一 等效電路圖 、早元像素 之

第5A圖係為習用技術之單元像素區域中儲 平面圖 包谷與TFT =係為習用技術之單元像素區域中储存電容細 斷面圖 第δ圖係為以μ ILC與M 1C結晶之TFT石夕層與電容 之 態 器矽層之狀 之儲存電 2 1 2 3 2 4 3 0 3 2 第7A圖至第7L圖係為LCD與OELD面板之單元 容之製程斷面圖 素 第8 A圖至第8 d圖係為本發明之電容結構圖 圖號簡單說明： 1 0 像素區域· ·. 1 2 像素電晶體·. 2 2 液晶注入單元. 板 • · * · · · · . ♦ • · · . % 3 1 驅動電路區域. T F 丁面板· · · · 驅動電路區域· · · 儲存電容..... 共同電極..... 0 E L D TFT 面 像素區域.....

第23頁 1240817 _案號92112019_年月日 修正 圖式簡早說明 定 址 T F T • 4 1 儲 存 電 容 • 4 2 像 素 驅 動 T F T 4 3 定 址 T F T 參 • 4 4 定 址 T F T • 4 5 儲 存 電 容 • • 4 6 像 素 動 T F T 4 7 像 素 驅 動 T F T • 4 8 緩 衝 層 5 2 非 晶 矽 層 • • 5 3 閘 極 絕 緣 層 參 5 4 電 容 介 電 層 • 5 5 閘 電 極 層 5 6 電 容 電 極 • • 5 7 輕 摻 雜 區 域 • 5 8 輕 換 雜 區 域 • 5 9 非 晶 矽 區 域 • 6 0 非 晶 矽 區 域 • 6 0 金 屬 層 • • 6 1 a 距 離 • • 6 2 b 距 離 • • 6 3 基 板 • • • 7 0 緩 衝 層 • • 7 1 非 晶 矽 層 • 7 2 絕 緣 層 • • 7 3 導 電 層 • • 7 4 光 阻 圖 案 • 7 5 閘 極 電 極 • 7 6 電 容 電 極 • 7 7 閘 極 絕 緣 層 • 7 8 電 容 介 電 層 • 7 9 Μ I L C 誘 導 金 屬 • 8 1 電 容 介 電 層 • 8 2 中 間 絕 緣 層 • 8 3 接 觸 電 極 • • 8 4 像 素 區 域 • • 8 5 d 距 離 8 6 低 能 量 高 濃 度 摻 雜 • 8 7 高 能 量 低 濃 度 摻 雜· 8 8 Ni 沉 積 • 8 9

第24頁

Claims (1)

1240817 年 曰 —案號92mmQ 六、申請專利範圍 介+像素電晶體的間極絕緣層鱼今儲广+ ;丨电層以相同材料同時形 味後本/、δ亥儲存電容的 極與該儲存電容的電 ，又=素電晶體的閘極電 6.如申請專利範圍第;二二々 ’其中MILC誘導金屬可由 7 (听）面板 )、銀 Ug)、♦ (Au) ΛΓ/Α1) (Pd)、1太（Tl (Sb)、銅（Cu)、钻（、，（)、錫（Sn)、銻 轼（Τι·)、釕（RU)、姥 /Du、、鉻（Cr )、鉬（M〇)、 )中選擇，且使用MILC誘導U (Cd)、紐（” 用濺鍍法、蒸鍍法或化學屬f厗度為1至2〇A，採 v n · 子氣相沉積法（Chem i r a I Vapor Deposition, PECVD ^ s 认仏 1 ，〇· 1—50小時進行熱處理i ，且於爐中以4〇〇— 60 0 7· 一用於0ELD面板之結晶石夕_ 包含： 專輿電晶體（TFT)面板，係 一透明基板，包含多個的單一 至少兩個薄膜電晶體’形成於個置_ 薄膜電晶體包含一結晶矽作::早70像素區域且每個 1乍用層、一閘極絕緣層虚一 閘電極相繼形成於基板上；以及 、、^ 一儲存電容，形成於每個該單元像素區域且包含一結晶 石夕層、一介電層與一電容電極相繼形成於基板上，而 介電層具有長方形之形狀，且介電層下之石夕層由介電 層至少兩邊向外延伸； 其中，該像素電晶體與該儲存電容之結晶矽層藉由沉積

第26頁 1240817 _案號92112019_年月日_«_ 六、申請專利範圍 非晶矽層同時形成，Μ I LC誘導金屬應用至非晶矽層的至 少一部份並進行一熱處理，該儲存電容的結晶矽層由介 電層的外部邊緣至少兩個方向向外延伸，且Μ I L C誘導金 屬使用於石夕層由介電層外邊界向外延伸的部份。 8 ·如申請專利範圍第7項之結晶矽薄膜電晶體（TFT )面板 ，其中該儲存電容的介電層一側或兩側凹陷。 9.如申請專利範圍第7項之結晶矽薄膜電晶體（TFT )面板 ，其中由介電層外邊緣向外延伸之該結晶矽層之距離為 0 · 1 — 1 0 // m 〇

1 〇·如申請專利範圍第7項之結晶矽薄膜電晶體（TFT )面 板，其中該介電層厚度為300至3, 000A。 1 1 ·如申請專利範圍第7項之結晶矽薄膜電晶體（TFT )面 板，其中至少一個該薄膜電晶體之結晶矽層與該電容 之結晶矽層相互連接，且該薄膜電晶體的閘極絕緣層 與該儲存電容的介電層以相同材料同時形成，又該薄 膜電晶體的閘極電極與該儲存電容的電容電極以相同 材料同時形成。

12.如申請專利範圍第7項之結晶矽薄膜電晶體（TFT )面 板，其中MILC誘導金屬可由鎳（Ni)、鉛（Pd)、 鈦（Ti )、銀（Ag )、金（An )、鋁（A1 )、錫（Sn )、銻（Sb)、銅（Cu)、始（Co)、鉻（Cr)、錮 (Mo )、铽（Tr )、釕（Ru )、铑（Rh )、鎘（Cd ) 、鉑（Pt)中選擇，且使用MILC誘導金屬的厚度為1至 2 0 A，採用濺鍍法、蒸鍍法或化學氣相沉積法

第27頁

1240817

第28頁