TWI236589B - Non-volatile memory device and control method thereof - Google Patents

Non-volatile memory device and control method thereof Download PDF

Info

Publication number
TWI236589B
TWI236589B TW091118919A TW91118919A TWI236589B TW I236589 B TWI236589 B TW I236589B TW 091118919 A TW091118919 A TW 091118919A TW 91118919 A TW91118919 A TW 91118919A TW I236589 B TWI236589 B TW I236589B
Authority
TW
Taiwan
Prior art keywords
aforementioned
physical block
physical
data
memory device
Prior art date
Application number
TW091118919A
Other languages
English (en)
Inventor
Toshiyuki Honda
Tetsushi Kasahara
Masayuki Toyama
Teruo Akashi
Keisuke Sakai
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TWI236589B publication Critical patent/TWI236589B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory

Description

!236589 九、發明說明: 【發明所屬技術領域】 發明領域 本發明係有關於非依電性記憶裝置及其控制方法。 5 【先前技術】 發明背景 1以作為處理音樂資料或影像資料之行動(攜帶)機器的 §己憶裝置,已逐漸使用具有可改寫資料、行動性高、且不 須要藉著電池來備份之快閃記憶體等非依電性記憶體的吃 憶裝置。 ° 對於習知之非依電性記憶裝置乃以圖式第4至第10圖 舉例說明以4個5! 2M位元之FLASH晶片為25隱容量的狀 態。 第4圖係非依電性記憶裝置之構成圖。 方、第4圖中,元件;^號1為非依電性記憶裝置,8為資 料輸入出裝置。非依電性記憶裝置!具有非依電性記憶媒 體2 (於習知例及本發明之實施例中為快閃記憶體)、控制 部3。而且㈣部3具有第〗變換表(難似變換表)4、 資料有效性表(第4表)5、登錄表(第3表)6、輸入出控制 20 部 7。 非依電性5己憶裝置1藉由輸入出控制部7而從資料輸 入出褒置8接受要求寫入、要求讀出、要求消除等各種要 求。非依電性記憶裳置i對於所接受到的各種要求進行處 理。於要求寫入時,從資料輪入出裝置δ對非依電性記憶 1236589 裝置1傳送寫入資料。於要求讀出時,從非依電性記憶裝 置1對資料輸入出裝置8傳送讀出資料。控制部3因應在、 輸入出控制部7所接受的要求而對非依電性記憶裳置】進 行寫入、讀出、消除。而且控制部3可參照、更新第i變 5換表4、資料有效性表5、登錄表6。 第5圖係非依電性§己1思裝置1之非依電性記憶媒體的 構成圖。 於第 5 圖中,1-1、1一 2、…1 — 2048、2-1、…8 — 2048分別表示1個物理區塊。於快閃記憶體之非依電性記 10憶媒體之資料的消除單位係物理區塊。總合物理區塊j — 1、^4- 2048稱為第1物理區塊。第2物理區塊至第8物 理區塊亦相同。1個非依電性記憶媒體2(記憶元件)分別由 具有8個2048( = 211)個物理區塊之物理區塊群所構成,合 計有16384( = 214)個物理區塊。 15 又’ 1個物理區塊組係分別由8個區塊群各選擇1個物 理區塊所構成。例如圖式所示,將1 — 1、2—2、3 — 3、4 一 3、5—2、6 — 2048、7— 1、8 —3稱為第1物理區塊組。 非依電性記憶媒體2在寫入資料上會耗時間。因此, 控制部3總合輸入之8個資料而一次寫入物理區塊組。同 20時將資料寫入8個物理區塊(1個物理區塊組)而使資料之 位兀幅形成8倍,而非依電性記憶裝置1乃能將實行上的 寫入速度設成8倍。但是,非依電性記憶裝置1不同同時 寫入於同一物理區塊群之多數物理區塊。同時將資料寫入 非依電性5己憶體之多數物理區塊的技術乃周知的技術。例 1236589 資步東:版知有限公司製之非依電性記憶體TC58512FT之 :枓表早記載著在多數物理區塊同時寫入資料之多區塊程 式的說明。 1物"目係非依電性記憶裝置之非依電性記憶媒體之第 1物理區塊組的構成圖。 於第6圖中’物理區塊η係由8個部分邏輯區… 八、1 — 1Β、1〜ι。 1 物裡厂 、…i — 111*構成。1個邏輯區塊係從 10 15 20 物理區塊順序地各選擇1個的 二邏輯區塊所構成。例如第6圖所示,將卜1A、2_2A、 物理區 A、6-2048Α、7—ΙΑ、8— 3Α 稱為第 1 邏輯㈣=^物理區塊,邏輯區塊為32頁,1個部分 弟7圖係非依電性記恃雖 理區# G扁置之非依電性記憶媒體之物 尼的几長領域詳細圖。 第1物理 區塊2邏輯區塊除了資料以外具有冗長領域 旗標。部分邏難塊在冗長領域具有資料有效性 有鏈接♦ Μ㊣塊群之右干部分賴塊在冗長領域具 钱表及第2變換表。 邏輯區境的::係了從第1物理區塊群所包含之8個部分 理上的換絲錄址(邹分賴區塊之物 8物理區换、'文、'戦表係構成邏輯區塊之第2〜第 區塊群4群所包合之7個部分邏輯區棟(包含於第1物理 (部分•。除外具有該鏈接表之部分邏輯區塊)的物理位址 1 耳區塊之物理上的仙)表。有純«表示邏輯 1236589 之第2變換表之有效無效的旗標。 第2變換表不僅是在第〗物理區塊群,亦可在第2〜第 8物理區塊群。 各物理區塊之前頭之部分邏輯區塊,具有可判定其部 5㈣輯區塊所包含之物理區塊是否消除完成的第”料。 第1資料係例如為8位元的資料而若為的話,則其物 理區塊消除完成’若為FFH以外之值的話,其物理區塊非 消除完成。第1資料亦可具有判定其物理區塊是否消除完 成之用途以外的的用途。 1〇 f人仙物理區塊組為單位來崎,消除係以物理區 塊為單位來進行。且能以部分邏輯區塊單位來決定經寫入 之資料是否有效。 第9圖係登錄表6的構成圖。 於第9圖中,〇或i的數字表示以位址〇小2、…之 b順序排列之各別的物理區塊狀態。〇表示寫入完成]表示 消除完成。登錄表於初始化時製成。 第10圖係資料有效性表5的構成圖。 於第10圖中,0或i的數字表示以位址〇小2、… t順序排列之第1物理區塊群之各別部分邏輯區塊之寫入 2〇貝料的有效性。0表示無效,丨表示有效。與登錄表同樣地 亦於初始化時製成資料有效性表。 第8A圖、第8B圖表示習知非依電性記憶裝置之初始 化時第3表製成構件及第4表製成構件所進行的流程圖。 第8A圖與第8B圖以第8A圖之a與第8B圖之&關聯。 1236589 於第8A圖、第8B圖,在步驟801第3表製成構件將 登錄表之全部欄設定初始值U消除完成)。在步驟802第4 表製成構件將資料有效性表之全部欄設定初始值〇(無 效)。在步驟803控制部3將初始值1設定於物理區塊群内 5 之物理區塊編號j。在步驟804控制部3將初始值1設定 於物理區塊内之部分邏輯區塊編號i。 在步驟805控制部3讀出第1物理區塊群之第j編號 之物理區塊的第1編號之部分邏輯區塊。在步驟806控制 部3從讀出的物理區塊的前頭頁的第1資料判斷是否為消 10 除完成之物理區塊。若為消除完成的物理區塊的話,則因 已在步驟801於登錄表設定著初始值1(消除完成),且在 步驟802於資料有效性表設定著初始值0(無效),因此控 制部3未作任何動作而結束第j編號之物理區塊的處理。 若為寫入完成之物理區塊的話,進入步驟807而第3表製 15 成機構於登錄表之其物理區塊欄設定為0(寫入完成)。 在步驟809,控制部3判斷在冗長領域之有效性旗標是 否有效。有效性旗標為無效的情形下,由於已在步驟802 於資料有效性表設定著初始值〇(無效),因此控制部3未 作任何動作而結束第i編號之部分邏輯區塊的處理。若為 20 有效性旗標的情形下,進入步驟801而第4表製成機構於 資料有效性表之其部分邏輯區塊欄設定為1(有效)。 在步驟811,控制部3將1加算至物理區塊内之部分邏 輯區塊編號i。步驟812,控制部3判斷是否為在物理區塊 内之最後部分邏輯區塊,亦即判斷是否1 >8。若非最後部 1236589 1 邏輯區塊的情形下,亦即⑽的情形下,則回到步驟 ;8r!㈣部3讀出第1物理區塊群之“編號之物理區 ‘第、扁號之。P刀邏輯區塊並再次進行步驟_〜犯的 處理。在步驟812為最後部分邏輯區塊的情形下,亦即i >8的情形下’控制部3結束第]編號之物理區塊處理而 進入其次的物理區塊處理。 10 15
在V驟813’控制部3將i加算至物理區塊群内之物理 區塊編號1。在步驟814,控制部3判斷是否為在物理區塊 群内之最後物理區塊’亦即判斷是否j>2〇48。若非最後 物理區塊的情形下,亦即的情形下,則回到步驟 8〇4而控制部3進行其次之物理區塊的處理。若為最後物 理區塊的情形下,亦即J>2刚的情形下,控制部3結束 第1物理區塊群之處理而進人第2物理區塊群的處理。 在步驟815,控制部3將初始值設定在物理區塊群編號 k在^驟816 ’控制部3將初始值j設定在物理區塊群内 之物理區塊編號j。
在步驟817,控制部3讀出第k物ί里區塊群之第j編號 物理區塊之第1編號部分邏輯區塊。在步驟818藉著已讀 出之物理區塊之前頭頁之第1資料而使控制部3判斷是否 20為消除完成之物理區塊。若為消除完成之物理區塊的情形 下由於已在步驟801於資在登錄表設定著初始值1 (消除 完成),因此控制部3未作任何動作而結束第j編號之物理 區塊的處理。若為寫入完成之物理區塊的情形下,進入步 驟819而第3表製成機構於其部分物理區塊攔設定為〇(寫 10 1236589 入完)。 在步驟820,抑舍丨如〇 & ρώ d . &制部3將】加算至物理區塊群内之物理 二▲ 在步驟82卜控制部3判斷是否為在物理區塊 之取後物理區塊,亦即判斷是否j〉2⑽。若非最後 5物理區塊的情形下,亦即说_的情形下,則回到步驟 817而控制部3進行其次之物理區塊的處理。若為最後物 理區塊的情形τ,亦即j>2()48的情形下,控制部3結束 弟k物理區塊群之處理而進入其次之物理區塊群的處理。 在^驟822 ’控制部3將1加算至物理區塊群編號k。 在v驟823 ’控制部3判斷是否為最後物理區塊群,亦即 判斷是否k>8。若非最後物理區塊群的情形下亦即㈤ 的十月形下,則回到步驟816而控制部3進行其次之物理區 塊群的處理。若為最後物理區塊群的情形下,亦即匕8的 情形下,結束此流程。 15 如此一來,一旦將非依電性記憶裝置插入本體,則非 依電性記憶裝置1進行包含從本體指定之邏輯位址與非依 電性记憶裝置之物理位址之位址變換表的位址管理表的製 成。因此,在製成位址管理表所必要的時間(以下表示為初 始化時間)上乃與非依電性記憶體之容量成比例地增加。 -0 近年來有增大以行動機器來處理之資訊量的傾向,為 對應於此傾向乃亦要增大非依電性記憶裝置之記愧容量。 但疋此ό己憶谷里之增大會導致初始化時間的增長。在 初始化時間内不能進行從外部對非具有依電性記憶體之非 依電性記憶裝置進行存取。亦即,產生了將非依電性記慎 11 1236589 裝置插入行動機器之後,行動機器要識別非依電性記憶裝 置所必要的時間的問題,亦即有會增大操作者不能操作行 動機器之時間的問題。 本發明即在於解決上述習知問題點的發明,其目的在 5 於提供非依電性記憶裝置及其控制方法,其係可藉著縮短 初始化時間而提昇行動機器之便利性的非依電性記憶裝置 及其控制方法。 【發明内容】 發明概要 10 為了解決上述課題,本發明乃具有下述之構成。 本發明之一觀點所構成之非依電性記憶裝置,係具有 多數物理區塊、可製成從邏輯位址獲得物理位址之第1變 換表之第1表製成機構、可製成從邏輯位址獲得物理位址 之第2變換表之第2表製成機構、可製成分別表示前述物 15 理區塊是否消除完成之第3表的第3表製成機構;且前述 物理區塊具有儲存資料之資料領域、及表示該物理區塊是 否消除完成之第1資料;且前述第1變換表之物理位址所 指定之前述物理區塊更具有前述第2變換表,前述第3表 製成機構從前述物理區塊讀出前述第1資料及前述第2變 20 換表,並隨著前述第1資料而決定該物理區塊之前述第3 表之值,且將對應於前述第2變換表所包含之物理位址之 前述物理區塊之前述第3表之值決定成非消除完成者,且 對前述第2變換表所包含且尚未讀出前述第1資料之前述 物理區塊不讀出前述第1資料。 25 本發明之其他觀點所構成之非依電性記憶裝置,係具 1236589 有多數物理區塊、分割輸入資料而寫入多數之前述物理區 塊或分割前述物理區塊之領域的寫入機構、可生成分別寫 入經分割之輸人資料之多數前述物理區塊或前述領域之連 結資訊的鏈接表的鏈接表生成機構、可製成表示各別的物 5理區塊是否消除完成之第3表的第3表製成機構;且前述 物理區塊具有儲存資料之資料領域、及表示該物理區塊是 否消除完成之第1資料;且分別寫入經分割之輸入資料之 多數前述物理區塊或前述領域之中至少i個前述物理區塊 或前述領域更具有前述鏈接表;且前述第3表製成機構從 1〇前述物理區塊或前述領域讀出前述第i f料及前述鍵接 表,並隨著前述第1資料而決定該物理區塊之前述第3表 之值’且將對應於如述鏈接表所包含之物理位址之前述物 理區塊之前述第3表之值決定成非消除完成,且對前述鏈 接表所包含且尚未讀出前述第1資料之前述物理區塊不讀 15出前述第1資料。 本發明之另一觀點所構成之非依電性記憶裝置,係具 有多數物理區塊、可製成從邏輯位址獲得物理位址之第1 變換表之第1表製成機構、可製成從邏輯位址獲得物理位 址之第2變換表之第2表製成機構、可製成分別表示前述 2〇物理區塊或分割前述物理區塊之領域是否已寫入有效資料 之第4表的第4表製成機構;且前述物理區塊或前述領域 具有儲存^料之資料領域;且前述第1變換表之物理位址 所指定之前述物理區塊或前述領域更具有前述第2變換 表、及表示則述第2變換表是否有效之第2旗標;前述第 13 1236589 4表製成機構從前述物理區塊或前述領域讀出前述第2旗 標及前述第2變換表,並隨著前述第2旗標而決定該物理 區塊或該領域之前述第4表之值;且將對應於前述第2變 換表所包含之物理位址之前述物理區塊或前述領域之前述 5 第4表之值決定成已寫入有效資料;且對前述第2變換表 所包含且尚未讀出前述第2旗標之前述物理區塊或前述領 域不讀出前述第2旗標。 本發明之另外其他觀點所構成之非依電性記憶裝置, 係前述非依電性記憶裝置具有多數匯流排線、及具有多數 ίο 前述物理區塊且連接於前述匯流排線之多數非依電性記憶 元件;且寫入連接於前述匯流排線之非依電性記憶元件之 前述第2變換表之數於每條前述匯流排線略相同。 本發明之另外其他觀點所構成之非依電性記憶裝置, 係前述非依電性記憶裝置具有多數匯流排線、及具有多數 15 前述物理區塊且連接於前述匯流排線之多數非依電性記憶 元件;且寫入連接於前述匯流排線之非依電性記憶元件之 前述鏈接表之數於每條前述匯流排線略相同。 本發明之另外其他觀點所構成之非依電性記憶裝置之 控制方法,係具有多數物理區塊、可製成從邏輯位址獲得 20 物理位址之第1變換表之第1表製成機構、可製成從邏輯 位址獲得物理位址之第2變換表之第2表製成機構、可製 成分別表示前述物理區塊是否消除完成之第3表的第3表 製成機構;且前述物理區塊具有儲存資料之資料領域、及 表示該物理區塊是否消除完成之第1資料;且前述第1變 14 1236589 5 10 、表之物理位址所指定之前述物理區塊更具有前述第2變 ^表=非依電性記憶裝置之控制方法;其特徵在於:具有 前述第3表製成機構從前述物理區塊讀出前述第】資料 表,並隨著前述第i資料而決定該物理區塊之前述第3表 ^值的第1決定步驟、及前述第3表製成機構從前述物理 £塊項出前述第2資料表,且將對應於前述第2變換表所 ==址之前述物理區塊之前述第3表之值決定成 ,除凡成者之第2決定步驟;且前述第3表
則述第2變換表所包含且尚未讀出前述第i資料之前述物 理區塊不執行前述第1決定步驟。
本發明之另外其他觀點所構成之非依電性記憶裝置之 控制方法,係具有多數物理區塊、分割輪入資料而寫入多 數之前述物理區塊或分割前述物理區塊之領域的寫入機 構、可生成分別寫入經分割之輸入資料之多數前述物理區 15塊或前述領域之連結資訊的鏈接表的鍵接表生成機構、可 製成表示各別的物理區塊是否消除完成之第3表的第3表 製成機構,·且前述物理區塊具有儲存資料之資料領域 表示該物理區塊是否消除完成之第!資料,·且分別寫入經 分割之輸入資料之多數前述物理區塊或前述領域之中至少 2〇 1個前述物理區塊或前述領域更具有前述鏈接表之非依電 性記憶裝置之控制方法;其特徵在於:具有前述第3表製 成桟構從則述物理區塊或前述領域讀出前述第丨資料,並 隨著刚述第1資料而決定該物理區塊之前述第3表之值的 第1決定步驟、及前述第3表製成機構從前述物理區塊或 15 1236589 前述領域讀出前述鏈接表;且將對應於前述鏈接表所包含 之物理位址之前述物理區塊之前述弟3表之值決疋成非消 除完成者之第2決定步驟;且前述第3表製成機構對前述 鏈接表所包含且尚未讀出前述第1資料之前述物理區塊或 5 前述領域不執行前述第1決定步驟。 本發明之另外其他觀點所構成之非依電性記憶裝置之 控制方法,係具有多數物理區塊、可製成從邏輯位址獲得 物理位址之第1變換表之第1表製成機構、可製成從邏輯 位址獲得物理位址之第2變換表之第2表製成機構、可製 10 成分別表示前述物理區塊或分割前述物理區塊之領域是否 已寫入有效資料之第4表的第4表製成機構;且前述物理 區塊或前述領域具有儲存資料之資料領域;且前述第1變 換表之物理位址所指定之前述物理區塊或前述領域更具有 前述第2變換表、及表示前述第2變換表是否有效之第2 15旗標之非依電性記憶裝置之控制方法;其特徵在於具有: 前述第4表製成機構從前述物理區塊或前述領域讀出前述 第2旗標,並隨著前述第2旗標而決定該物理區塊或該領 域之前述第4表之值的第1決定步驟;且前述第4表製成 機構從前述物理區塊或前述領域讀出前述第2變換表;且 2〇將對應於前述第2變換表所包含之物理位址之前述物理區 塊或別述領域之前述第4表之值決定成已寫入有效資料的 第2決定步驟;且對前述第2變換表所包含且尚未讀出前 述第2旗標之前述物理區塊或前述領域不執行前述第2決 定步驟。 16 1236589 依據本發明乃能於初始化時可高速且有效率地控制。 發明之新穎性的特徵固然係在於申請專利範圍特定記 載的内容,有關於構成及内容雙方,本發明可從以下詳細 的說明及圖式而來瞭解其他目的及特徵。 5 圖式簡單說明 第1A圖係本發明之實施例1之非依電性記憶裝置之初 始化時,第3表製成機構及第4表製成機構執行之流程圖 1 ° 第1B圖係本發明之實施例1之非依電性記憶裝置之初 10 始化時,第3表製成機構及第4表製成機構執行之流程圖 2 ° 第2A圖係本發明之實施例2之非依電性記憶裝置之初 始化時,第3表製成機構及第4表製成機構執行之流程圖 1 ° 15 第2B圖係本發明之實施例2之非依電性記憶裝置之初 始化時,第3表製成機構及第4表製成機構執行之流程圖 2 ° 第3圖係本發明之實施例4之非依電性記憶裝置的構 成圖。 20 第4圖係非依電性記憶裝置之構成圖。 第5圖係非依電性記憶裝置之非依電性記憶媒體的構 成圖。 第6圖係非依電性記憶裝置之非依電性記憶媒體之第 1物理區塊組的構成圖。 25 第7圖係非依電性記憶裝置之非依電性記憶媒體之第 17 1236589 1物理區塊之冗長領域的詳細圖。 第8A圖係習知之非依電性記憶裝置之初始化時,第3 表製成機構及第4表製成機構執行之流程圖1。 第8B圖係習知之非依電性記憶裝置之初始化時,第3 5 表製成機構及第4表製成機構執行之流程圖2。 第9圖係登錄表之構成圖。 第10圖係資料有效性表之構成圖。 第11圖係本發明之實施例3之非依電性記憶裝置之初 始化時,第3表製成機構執行之流程圖2。 10 圖式之一部分或全部係以概要地表現來描繒圖式,因 此可瞭解並非一定忠實一致地描寫所表示之要件之實際上 的相對大小或位置。 L 】 較佳實施例之詳細說明 15 《實施例1》 本發明之實施例1之非依電性記憶裝置具有第4圖之 構成。實施例1之非依電性記憶裝置之控制部3,具有製 成第1變換表4之第1表製成機構、於非依電性記憶媒體 2之部分邏輯區塊内製成第2變換表之第2表製成機構、 20 製成登錄表(第3表)6之第3表製成機構、及製成資料有 效性表(第4表)之第4表製成機構(圖式未顯示)。
第1A圖、第1B圖係本發明之實施例1之非依電性記 憶裝置之初始化時,第3表製成機構及第4表製成機構執 行之流程圖。第1A圖與第1B圖,其第1A圖之a與第1B 18 1236589 圖之a關聯、第1A圖之b與第1B圖之b關聯、第1A圖之 c與第1Β圖之c關聯、第1Α圖之d與第1Β圖之d關聯。 於第1A圖、第1B圖中,在步驟101第3表製成機構 在登錄表之全部欄設定初始值1(消除完成)。於步驟102 5 第4表製成機構在資料有效性表之全部欄設定初始值0(無 效)。於步驟103控制部3在物理區塊群内之物理區塊編號 j設定初始值1。於步驟104控制部3在物理區塊群内之部 分邏輯區塊編號i設定初始值1。 於步驟105控制部3讀出第1物理區塊群之第j編號 10 之物理區塊之第1編號的部分邏輯區塊。在步驟106控制 部3從已讀出之物理區塊之前頭頁的第1資料判斷是否為 消去完成的物理區塊。若為消除完成的物理區塊的話,則 因已在步驟101於登錄表設定著初始值1(消除完成),且 在步驟102於資料有效性表設定著初始值0(無效),因此 15 控制部3未作任何動作而結束第j編號之物理區塊的處 理。若為寫入完成之物理區塊的話,進入步驟107而第3 表製成機構於登錄表之其物理區塊欄設定為〇(寫入完成)。 於步驟108控制部3判斷在資料有效性表上是否已設 定為1(有效)。若是設定為1(有效)的話,控制部3結束第 20 i編號之部分邏輯區塊的處理。若仍為初始值0(無效)的情 形下,進入步驟111而控制部3判斷在冗長領域之有效性 旗標是否有效。若是有效性旗標為無效的情形下,由於已 在步驟102於資料有效性表設定著初始值0(無效),因此 控制部3未作任何動作而結束第i編號之部分邏輯區塊的 19 1236589 處理。若為有效性旗標的情形下,進入 二成機輪有效性表之該部分邏輯_ 5 10 15 20 在步驟113控制部3判斷其部分邏輯區塊是 變換表。若是不具有第2變換表的話,控制部3社束第i Γ進之ΓΓΓ"區塊的處理。若是具有第2變換表的情形 "驟114而控制部3讀取第2變換表。在步驟115 弟4表製成機構於記載在資料有效性表之第2變換表 分邏輯區塊攔設定為1(有效)。 从在步驟116控制部3物理區塊内之部分邏輯區塊編號i 加异卜在步驟117,控制部3判斷是否為在物理區塊内之 最後部分邏輯區塊,亦即判斷是否1>8。若非最後部分邏 輯區兔的1*月化下’亦即i $ 8的情形下,則回到步驟⑽而 f制部3判斷於資料有效性表上是否已設^丨(有效)。設 ^設定為1(有效)的情形下,控制部3結束第土編號之部 刀邏輯區塊的處理。若是仍為初始值G(無效)的情形下, 進入^驟11 〇而控制部讀出第1物理區塊群之第」·編號之 物理區塊之第1編號的部分邏輯區塊,而再次進行於步驟 〜117的處理。在步驟117為最後之部分邏輯區塊的情 形下,亦即在i>8時,控制部3結束第〗編號之物理區塊 的處理而進入其次的物理區塊。 在步驟118 ’控制部3將1加算至物理區塊群内之物理 區塊編號j。在步驟119,控制部3判斷是否為在物理區塊 群内之最後物理區塊,亦即判斷是否j>2〇48。若非最後 20 1236589 物理區塊的情形下,亦即j$ 2048的情形下,則回到步驟 104而控制部3進行其次之物理區塊的處理。若為最後物 理區塊的情形下,亦即j> 2048的情形下,控制部3結束 第1物理區塊群之處理而進入第2物理區塊群的處理。 5 在步驟120,控制部3於物理區塊群編號k設定初始值 2。在步驟121,控制部3於物理區塊群内之物理區塊編號 j設定初始值1。 在步驟122,控制部3讀出第k物理區塊群之第j編號 之物理區塊之第1部分邏輯區塊。在步驟123控制部3從 1〇 已讀出之物理區塊之前頭頁的第1資料削斷是否為消除完 成的物理區塊。若為消除完成的物理區塊,則因已在步驟 101在登錄表設定著初始值1,故控制部3未作任何動作即 結束第j編號之物理區塊的處理。若為寫入完成之物理區 塊時,則進入步驟124而第3表製成機構於登錄表之物理 15 區塊欄設定0(寫入完成)。 在步驟125,控制部3將1加算至物理區塊内之物理區 塊j。在步驟126,控制部3判斷是否為在物理區塊群内之 最後物理區塊,亦即判斷是否i> 2048。若非最後物理區 塊的情形下,亦即i$ 2048的情形下,則回到步驟122而 20 控制部3進行其次之物理區塊的處理。若為最後物理區塊 的情形下,亦即j> 2048的情形下,控制部3結束第k編 號之物理區塊群處理而進入其次的物理區塊群處理。 在步驟127,控制部3將1加算至物理區塊群編號k。 在步驟128,控制部3判斷是否為最後物理區塊群,亦即 1236589 判斷是否k> 8。若非最後物理區塊群的情形下,亦即k$8 的情形下,則回到步驟121而控制部3進行其次之物理區 塊群的處理。若為最後物理區塊群的情形下,亦即k> 8的 情形下,結束此流程。 5 於實施例1,在步驟115第4表製成機構使用第2變換 表而製成資料有效性表。在步驟108、109判斷對於在步驟 115製成資料有效性表之部分邏輯區塊,控制部3不進行 讀出資料。爰此,在步驟110讀出之部分邏輯區塊數會減 少。如此一來,第4表製成機構能縮短資料有效性表之製 ίο 成時間。即,非依電性記憶裝置1能實現縮短初始化時間。 於步驟114及於從第2〜8部分邏輯區塊讀出第2變換 表之步驟中(於第1B圖中省略)讀取第2變換表的情形下, 第1表製成機構對應具有該第2變換表之部分邏輯區塊的 物理位址及邏輯位而寫入第1變換表。 15 非依電性記憶裝置要將資料記憶於非依電性記憶媒體 的情形下,控制部3從登錄表檢出消除完成之物理區塊而 在該處寫入新的資料。第2表製成機構對已寫入新資料之 部分邏輯區塊的冗長領域,對應生成第2變換表之新資料 的邏輯位址與物理位址而寫入第2變換表。 20 非依電性記憶裝置物理性地消除無效資料的情形下, 控制部從資料有效性表檢出8個全部部分邏輯區塊為無效 之物理區塊而物理性地消除該物理區塊。 《實施例2》 本發明之實施例2之非依電性記憶裝置具有與實施例 22 1236589 1之非依電性記憶裝置相同的構成(第4圖)。實施例2之 非依電性讀'裝置除了下述之點以外,乃與實施例】之非 依電性記憶裝置相同。 第2A圖、第2B圖係本發明之實施例2之非依電性記 5憶裝置之初始化時,第3表製成機構及第4表製成機構執 行之流程圖。第2A圖與第2B圖,其第2A圖之a與第2β 圖之a關聯、第2A圖之b與第2B圖之b關聯、第2A圖之 c與第2B圖之c關聯、第2A圖之d與第2β圖之d關聯。 於第2A圖、第2B圖中,在步驟2〇1第3表製成機構 w在登錄表之全部攔設定初始值i(消除完成)。於步驟2〇2 第4表製成機構在資料有效性表之全部攔設定初始值〇(無 效)。於步驟203,控制部3在物理區塊群内之物理區塊編 號設定初始值卜於步驟2〇4,控制部3在物理區塊群内 之部分邏輯區塊編號i設定初始值1。 15 於步驟205控制部3讀出第1物理區塊群之第]編號 之物理區塊之第1編號的部分邏輯區塊。在步驟挪控制 邛3從已碩出之物理區塊之前頭頁的第〗資料判斷是否為 消去完成的物理區塊。若為消除完成的物理區塊的話,則 因已在步驟201於登錄表設定著初始值j(消除完成),且 ^步驟202於資料有效性表設定著初始值〇(無效),因此 ::制:、3未作任何動作而結束第j編號之物理區塊的處 理。右為寫入完成之物理區塊的話,進入步驟2〇7而第3 表製成機構於登錄表之其物理區塊欄設定為〇(寫入完成)。 於步驟208控制部3判斷該物理區塊是否具有鏈接 23 1236589 表。若是不具有鍵接表的話,進入驟212。若是具有鍵接 表的話,進入步驟209而控制部3讀取鏈接表。在步驟210, 第3表製成步驟於包含記載在登錄表之鏈接表之部分邏輯 區塊的物理區塊棚設定0(寫入完成)。 5 在步驟212,控制部判斷在冗長領域之有效性旗標是 否有效。若是有效性旗標為無效的情形下,由於已在步驟 202於資料有效性表設定著初始值0(無效),因此控制部3 未作任何動作即結束第i編號之部分邏輯區塊的處理。若 是有效性旗標為有效的情形下,進入步驟213而第4表製 1 〇 成機構於貧料有效性表之該部分邏輯區塊搁設定1 (有效)。 在步驟214,控制部3將1加算至物理區塊内之部分 邏輯區塊編號i。在步驟215,控制部3判斷是否為在物理 區塊内之最後物理區塊,亦即判斷是否i>8。若非最後物 理區塊的情形下,亦即i$8的情形下,則回到步驟211而 15 控制部3讀出第1物理區塊群之第j編號之物理區塊之第 i編號之部分邏輯區塊並再次進行步驟212〜215的處理。 在步驟215,若為最後之部分邏輯區塊的情形下,亦即i >8的情形下,控制部3結束第j編號之物理區塊的處理 而進入其次的物理區塊的處理。 20 在步驟216,控制部3將1加算至物理區塊群内之物 理區塊j。在步驟217,控制部3判斷是否為在物理區塊群 内之最後物理區塊,亦即判斷是否i> 2048。若非最後物 理區塊的情形下,亦即i$ 2048的情形下,則回到步驟204 而控制部3進行其次之物理區塊的處理。若為最後之物理 1236589 區塊的情形下,亦即i> 2048的情形下,控制部3結束第 1物理區塊群的處理而進入第2物理區塊群的處理。 在步驟218,控制部3判斷在登錄表上是否已設定0(寫 入完成)。若是設定〇(寫入完成)的話,則控制部3結束第 5 j編號之物理區塊的處理。若是初始值K消除完成)的情形 下,在步驟221,控制部3讀出第k物理區塊群之第j編 號之物理區塊之第1編號的物理區塊。在步驟222,控制 部3由讀出之物理區塊之前頭頁之第1資料判斷是否為消 除完成的物理區塊。若為消除完成之物理區塊的話,由於 10 已經在步驟201於登錄表設定著初始值1(消除完成),因 此控制部3未作任何動作而結束第j編號的物理區塊處 理。在寫入完成之物理區塊的情形下,進入步驟223而使 第3表製成機構於登錄表之該物理區塊攔設定0(寫入完 成)。 15 在步驟224,控制部3將1加算至物理區塊群内之物 理區塊編號j。在步驟225,控制部3判斷是否為在物理區 塊群内之最後物理區塊,亦即判斷是否j> 2048。若非最 後物理區塊的情形下,亦即i$ 2048的情形下,則回到步 驟220而控制部3進行其次之物理區塊的處理。若為最後 20 之物理區塊的情形下,亦即j> 2048的情形下,控制部3 結束第k物理區塊群的處理而進入其次之物理區塊群的處 理。 在步驟226,控制部3將1加算至物理區塊群編號k。 在步驟227,控制部3判斷是否為最後物理區塊群,亦即 1236589 判斷是h>8。若非最後物理區塊群的情形下,亦 的 的情形下,則回到步驟219而控制部3進行其次之物理: 塊群的處理。若為最後物理H塊群的情形下,亦即…°° 情形下,結束此流程。 又,鏈接表即使是在第1〜8物理區塊群之任何區 亦能獲得同樣的效果。 λ
實施例2在步驟210,第3表製成機構使用鏈接表而 製成登錄表。控制部3在步驟220對於在步驟21〇製成a 錄表之部分邏輯區塊進行所謂不讀出資料的判斷。美此 10 在步驟221讀出之部分邏輯區塊數會減少。如此一來,第 3表製成機構能縮短登錄表之製成時間。即,與實施例1 同樣地,非依電性記憶裝置1能實現縮短初始化時間。 《實施例3》 本發明之實施例3之非依電性記憶裝置具有與實施例 15 1之非依電性記憶裝置相同的構成(第4圖)。實施例3之
非依電性記憶裝置除了下述之點以外,乃與實施例1之非 依電性記憶裝置相同。 第11圖係本發明之實施例3之非依電性記憶裝置之初 始化時,第3表製成機構執行之流程圖。 20 於第11圖中,在步驟1101第3表製成機構在登錄表 之全部攔設定初始值1(消除完成)。於步驟1102,控制部 3於物理區塊群編號k設定初始值1。於步驟1103,控制 部3在物理區塊群内之物理區塊編號j設定初始值1。 在步驟1104,控制部3判斷在登錄表上是否已設定 26 1236589 5 10 除完成),因此控制部3未作任何動作而結束第]·編號的物 理區塊處理。在寫人完成之物理區塊的情形下,進入步驟 1107而使第3表製成機構於登錄表之該物理區塊搁設定 〇(寫入完成)。 0(寫入完成)。若是設S 〇(寫入完成)的話,則控制部3結 束第j編號之物理區塊的處理。若是初始值〗(消除完成) 2情形下,在步驟1105,控制部3讀出第k物理區塊群之 弟J編號之物理區塊之第!編號的部分邏輯區塊。在步驟 _,控制部3由讀出之物理區塊之前頭頁之第!資料判 斷是否為消除完成的物理區塊。若為消除完成之物理區塊 的話’由於已經在步驟11G1於登錄表設㈣初始值!(消
在步驟1108,控制部3判斷其部分邏輯區塊是否具有 第2變換表。若是不具有第2變換表的話,控制部3結束 第j編號之部分邏輯區塊的處理。若是具有第2變換表的 b情形下,進入步驟1109而控制部3讀取第2變換表。在步 驟1110,第3表製成機構於包含記載在登錄表之第2變換 表的部分邏輯區塊攔設定為〇 (寫入完成)。 在步驟1111 ’控制部3於物理區塊内之部分邏輯區塊 編號1加算卜在步驟1112,控制部3判斷是否為在物理 2〇區塊群内之最後部分邏輯區塊,亦即判斷是否綱。 若非最後物理區塊的情形下,亦即说〇48的情形下則 回到步驟1104而控制部3進行其次之物理區塊處理。若是 最後物理區塊的情形下,亦即j>2〇48的情形下,則結束 第k物理區塊群之處理而進行其次之物理區塊群的處理。 27 1236589 在步驟1113,控制部3將1加算至物理區塊群編號k。 在步驟1114,控制部3判斷是否為最後物理區塊群,亦即 判斷是否k> 8。若非最後物理區塊群的情形下,亦即k^8 的情形下,則回到步驟1103而控制部3進行其次之物理區 塊群的處理。若為最後物理區塊群的情形下,亦即k> 8的 情形下,則結束此流程。 實施例3在步驟1110,第3表製成機構使用第2變換 表而製成登錄表。控制部3在步驟1104對於在步驟1110 製成登錄表之物理區塊進行所謂不讀出資料的判斷。爰 1〇此,在步驟1105讀出之物理區塊數會減少。如此一來,第 3表製成機構能縮短登錄表之製成時間。即,與實施例工 同樣地,非依電性記憶裝置1能實現縮短初始化時間。 《實施例4》 第3圖係本發明之實施例4之非依電性記憶裝置之構 15 成圖。 於第3圖中,非依電性記憶裝置31具有1個控制部 ”夕數决閃§己憶體(非依電性記憶媒體)犯〜祁。2條匯 次7 38連接著控制部,於各個匯流排線分別連 接相同數(各2個)快閃記Μ。且儘可能使分別連接於各 2〇匯机排線之快閃記憶體所具有之第2變換表之數及鏈接表 之數相同。 電源時,控制部3讀入記憶在快閃記憶體内之 各物理區塊之有效性旗標、第1資料、鏈接表、第2變換 表而生成(初始化處理)第】變換表4、登錄表6、資料有效 28 1236589 性表5。藉著將連接於各匯流排線之快閃記憶體所具有之 第2變換表及鏈接表之數設成約相同數,而使非依電性記 憶裝置1於初始化時透過各匯流排線而能能將讀入之資料 量設成約相等(能將各匯流排線之傳送負荷量設成相等)。 5 一旦特定之匯流排線之資料傳送量變多時,在匯流排線之 資料傳送上會耗時間,而使初始化處理之總時間變長。如 實施例4將在匯流排線之資料傳送量設成相等而能使非依 電性記憶裝置1縮短初始化處理之總時間。 藉著削減要進行讀出所必要之物理區塊或部分邏輯區 ίο 塊數而縮短非依電性記憶裝置之初始化時間,藉此,非依 電性記憶裝置能在投入電源後之短時間内應答外部來的要 求。如此一來,具有非依電性記憶裝置(例如SD卡等IC卡) 的商品(例如行動電話),可獲得於投入電源後的短時間内 能發揮其功能之有利的效果。 15 前已對本發明詳細地說明最佳實施樣態,然而所說1 明之最佳實施樣態之構成内容細部可作變化,各要件之組 合或順序的變化在不脫離本發明之範圍及思想的情形下均 可獲得實現。 產業上的利用性 20 本發明之非依電性記憶裝置及其控制方法,乃能作為 例如可連接於行動機器等各式各樣機器之非依電性記憶裝 置及其控制方法而有用。 I:圖式簡單說明1 第1A圖係本發明之實施例1之非依電性記憶裝置之初 25 始化時,第3表製成機構及第4表製成機構執行之流程圖 29 1236589 第1B圖係本發明之實施例1之非依電性記憶裝置之初 始化時,第3表製成機構及第4表製成機構執行之流程圖 5 第2A圖係本發明之實施例2之非依電性記憶裝置之初 始化時,第3表製成機構及第4表製成機構執行之流程圖 1 ° 第2B圖係本發明之實施例2之非依電性記憶裝置之初 始化時,第3表製成機構及第4表製成機構執行之流程圖 ίο 2 〇 第3圖係本發明之實施例4之非依電性記憶裝置的構 成圖。 第4圖係非依電性記憶裝置之構成圖。 第5圖係非依電性記憶裝置之非依電性記憶媒體的構 15 成圖。 第6圖係非依電性記憶裝置之非依電性記憶媒體之第 1物理區塊組的構成圖。 第7圖係非依電性記憶裝置之非依電性記憶媒體之第 1物理區塊之冗長領域的詳細圖。 20 第8A圖係習知之非依電性記憶裝置之初始化時,第3 表製成機構及第4表製成機構執行之流程圖1。 第8B圖係習知之非依電性記憶裝置之初始化時,第3 表製成機構及第4表製成機構執行之流程圖2。 第9圖係登錄表之構成圖。 30 1236589 第ίο圖係資料有效性表之構成圖。 第11圖係本發明之實施例3之非依電性記憶裝置之初 始化時,第3表製成機構執行之流程圖2。 圖式之一部分或全部係以概要地表現來描繒圖式,因 5 此可瞭解並非一定忠實一致地描寫所表示之要件之實際上 的相對大小或位置。 【主要元件符號說明】 1 非依電性記憶裝置 8 資料輸入出裝置 2 非依電性記憶媒體 33 非依電性記憶裝置 3 控制部 34 控制部 4 第1變換表 33- ^36 快閃記憶體 5 貧料有效性表 37 > 38 匯流排線 6 登錄表 7 輸入出控制部 31

Claims (1)

1236589 十、申請專利範圍: 1. 一種非依電性記憶裝置,係具有: 多數物理區塊; 可製成從邏輯位址獲得物理位址之第1變換表之第1 5 表製成機構; 可製成從邏輯位址獲得物理位址之第2變換表之第2 表製成機構;及 可製成分別表示前述物理區塊是否消除完成之第3表 的第3表製成機構; 10 前述物理區塊具有: 儲存資料之資料領域,及 表示該物理區塊是否消除完成之第1資料; 前述第1變換表之物理位址所指定之前述物理區塊更 具有: 15 前述第2變換表; 且前述第3表製成機構從前述物理區塊讀出前述第1 資料及前述第2變換表,並隨著前述第1資料而決定該物 理區塊之前述第3表之值,且將對應於前述第2變換表所 包含之物理位址之前述物理區塊之前述第3表之值決定成 20 非消除完成者,且對前述第2變換表所包含且尚未讀出前 述第1資料之前述物理區塊不讀出前述第1資料。 2. —種非依電性記憶裝置,係具有: 多數物理區塊; 分割輸入資料而寫入多數之前述物理區塊或分割前 32 1236589 述物理區塊之領域的寫入機構; 可生成分別寫入經分割之輸入資料之多數前述物理 區塊或前述領域之連結資訊的鏈接表的鏈接表生成機構; 可製成表示各別的物理區塊是否消除完成之第3表的 5 第3表製成機構; 前述物理區塊具有: 儲存貧料之資料領域,及 表示該物理區塊是否消除完成之第1資料; 且分別寫入經分割之輸入資料之多數前述物理區塊 ίο 或前述領域之中至少1個前述物理區塊或前述領域更具 有: 前述鏈接表; 且前述第3表製成機構從前述物理區塊或前述領域讀 出前述第1資料及前述鏈接表,並隨著前述第1資料而決 15 定該物理區塊之前述第3表之值,且將對應於前述鏈接表 所包含之物理位址之前述物理區塊之前述第3表之值決定 成非消除完成,且對前述鏈接表所包含且尚未讀出前述第 1資料之前述物理區塊不讀出前述第1資料。 3. —種非依電性記憶裝置,係具有: 20 多數物理區塊; 可製成從邏輯位址獲得物理位址之第1變換表之第1 表製成機構; 可製成從邏輯位址獲得物理位址之第2變換表之第2 表製成機構;及 33 1236589 可製成分別表示前述物理區塊或分割前述物理區塊 之領域是否已寫入有效資料之第4表的第4表製成機構; 前述物理區塊或前述領域具有: 儲存資料之資料領域; 5 前述第1變換表之物理位址所指定之前述物理區塊或 前述領域更具有: 前述第2變換表;及 表示前述第2變換表是否有效之第2旗標; 且前述第4表製成機構從前述物理區塊或前述領域讀 10 出前述第2旗標及前述第2變換表,並隨著前述第2旗標 而決定該物理區塊或該領域之前述第4表之值;且將對應 於前述第2變換表所包含之物理位址之前述物理區塊或前 述領域之前述第4表之值決定成已寫入有效資料,且對前 述第2變換表所包含且尚未讀出前述第2旗標之前述物理 15 區塊或前述領域不讀出前述第2旗標。 4. 如申請專利範圍第1或3項之非依電性記憶裝置,其中前 述非依電性記憶裝置具有多數匯流排線、及具有多數前述 物理區塊且連接於前述匯流排線之多數非依電性記憶元 件;且寫入連接於前述匯流排線之非依電性記憶元件之前 20 述第2變換表之數於每條前述匯流排線略相同。 5. 如申請專利範圍第2項之非依電性記憶裝置,其中前述非 依電性記憶裝置具有多數匯流排線、及具有多數前述物理 區塊且連接於前述匯流排線之多數非依電性記憶元件;且 寫入連接於前述匯流排線之非依電性記憶元件之前述鏈 34 1236589 接表之數於每條前述匯流排線略相同。 6. —種非依電性記憶裝置之控制方法,係具有: 多數物理區塊; 可製成從邏輯位址獲得物理位址之第1變換表之第1 5 表製成機構; 可製成從邏輯位址獲得物理位址之第2變換表之第2 表製成機構; 可製成分別表示前述物理區塊是否消除完成之第3表 的第3表製成機構; 10 前述物理區塊具有: 儲存資料之資料領域,及 表示該物理區塊是否消除完成之第1資料; 且前述第1變換表之物理位址所指定之前述物理區塊 更具有: 15 前述第2變換表, 其特徵在於具有: 前述第3表製成機構從前述物理區塊讀出前述第1資 料表,並隨著前述第1資料而決定該物理區塊之前述第3 表之值的第1決定步驟;及 20 前述第3表製成機構從前述物理區塊讀出前述第2資 料表,且將對應於前述第2變換表所包含之物理位址之前 述物理區塊之前述第3表之值決定成非消除完成者之第2 決定步驟, 且前述第3表製成機構對前述第2變換表所包含且尚 35 1236589 未讀出前述第1資料之前述物理區塊不執行前述第1決定 步驟。 7. —種非依電性記憶裝置之控制方法,係具有: 多數物理區塊; 5 分割輸入資料而寫入多數之前述物理區塊或分割前 述物理區塊之領域的寫入機構; 可生成分別寫入經分割之輸入資料之多數前述物理 區塊或前述領域之連結資訊的鏈接表的鏈接表生成機 構;及 10 可製成表示各別的物理區塊是否消除完成之第3表的 第3表製成機構; 前述物理區塊具有: 儲存資料之資料領域;及 表示該物理區塊是否消除完成之第1資料; 15 且分別寫入經分割之輸入資料之多數前述物理區塊 或前述領域之中至少1個前述物理區塊或前述領域更具 有·· 前述鏈接表, 其特徵在於具有: 20 前述第3表製成機構從前述物理區塊或前述領域讀出 前述第1資料,並隨著前述第1資料而決定該物理區塊之 前述第3表之值的第1決定步驟;及 前述第3表製成機構從前述物理區塊或前述領域讀出 前述鏈接表;且將對應於前述鏈接表所包含之物理位址之 36 1236589 前述物理區塊之前述第3表之值決定成非消除完成者之第 2決定步驟; 且前述第3表製成機構對前述鏈接表所包含且尚未讀 出前述第1資料之前述物理區塊或前述領域不執行前述第 5 1決定步驟。 8. —種非依電性記憶裝置之控制方法,係具有: 多數物理區塊; 可製成從邏輯位址獲得物理位址之第1變換表之第1 表製成機構;及 10 可製成從邏輯位址獲得物理位址之第2變換表之第2 表製成機構、可製成分別表示前述物理區塊或分割前述物 理區塊之領域是否已寫入有效資料之第4表的第4表製成 機構; 前述物理區塊或前述領域具有: 15 儲存資料之資料領域; 且前述第1變換表之物理位址所指定之前述物理區塊 ^或前述領域更具有:前述第2變換表、及表示前述第2變 換表是否有效之第2旗標; 其特徵在於具有: 20 前述第4表製成機構從前述物理區塊或前述領域讀出 前述第2旗標,並隨著前述第2旗標而決定該物理區塊或 該領域之前述第4表之值的第1決定步驟;及 前述第4表製成機構從前述物理區塊或前述領域讀出 前述第2變換表;且將對應於前述第2變換表所包含之物 37 1236589 理位址之前述物理區塊或前述領域之前述第4表之值決定 成已寫入有效資料的第2決定步驟; 且對前述第2變換表所包含且尚未讀出前述第2旗標 之前述物理區塊或前述領域不執行前述第2決定步驟。
38
TW091118919A 2001-08-24 2002-08-21 Non-volatile memory device and control method thereof TWI236589B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001254220A JP2003067244A (ja) 2001-08-24 2001-08-24 不揮発性記憶装置及びその制御方法

Publications (1)

Publication Number Publication Date
TWI236589B true TWI236589B (en) 2005-07-21

Family

ID=19082412

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091118919A TWI236589B (en) 2001-08-24 2002-08-21 Non-volatile memory device and control method thereof

Country Status (8)

Country Link
US (1) US6922768B2 (zh)
EP (1) EP1420345A4 (zh)
JP (1) JP2003067244A (zh)
KR (1) KR100522006B1 (zh)
CN (1) CN1214326C (zh)
CA (1) CA2426783C (zh)
TW (1) TWI236589B (zh)
WO (1) WO2003019382A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60319718D1 (de) * 2002-10-02 2008-04-24 Matsushita Electric Ind Co Ltd Steuerverfahren für eine nichtflüchtige speichereinrichtung
CN100517268C (zh) * 2004-04-20 2009-07-22 松下电器产业株式会社 非易失性存储系统、非易失性存储装置、存储控制器、存取装置以及非易失性存储装置的控制方法
CN100437517C (zh) * 2004-04-28 2008-11-26 松下电器产业株式会社 非易失性存储装置和数据写入方法
US7259989B2 (en) * 2004-09-03 2007-08-21 Matsushita Electric Industrial Co., Ltd. Non-volatile memory device
US7594087B2 (en) * 2006-01-19 2009-09-22 Sigmatel, Inc. System and method for writing data to and erasing data from non-volatile memory
KR100684909B1 (ko) * 2006-01-24 2007-02-22 삼성전자주식회사 읽기 에러를 방지할 수 있는 플래시 메모리 장치
FR2901035B1 (fr) * 2006-05-11 2008-07-11 St Microelectronics Sa Procede et dispositif de gestion d'une table de correspondance d'acces a une memoire
JP4229140B2 (ja) * 2006-06-16 2009-02-25 ソニー株式会社 集積回路チップ、データ読み出し方法、データ書き込み方法、icカード、および携帯電話機
TW200823923A (en) * 2006-11-23 2008-06-01 Genesys Logic Inc Caching method for address translation layer of flash memory
JP5063337B2 (ja) * 2007-12-27 2012-10-31 株式会社日立製作所 半導体装置
US9069657B2 (en) 2011-12-12 2015-06-30 Apple Inc. LBA bitmap usage
US10380028B2 (en) 2016-12-30 2019-08-13 Western Digital Technologies, Inc. Recovery of validity data for a data storage system
US11218360B2 (en) 2019-12-09 2022-01-04 Quest Automated Services, LLC Automation system with edge computing

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081878A (en) 1997-03-31 2000-06-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5838614A (en) * 1995-07-31 1998-11-17 Lexar Microsystems, Inc. Identification and verification of a sector within a block of mass storage flash memory
JPH11203191A (ja) * 1997-11-13 1999-07-30 Seiko Epson Corp 不揮発性記憶装置、不揮発性記憶装置の制御方法、および、不揮発性記憶装置を制御するプログラムを記録した情報記録媒体
JP2000057038A (ja) 1998-08-05 2000-02-25 Sony Corp 記録装置および記録方法、並びに再生装置および再生方法、並びに記録媒体
JP3544476B2 (ja) 1998-09-11 2004-07-21 富士通株式会社 メモリ管理テーブル作成方法
US7836205B2 (en) * 2002-07-11 2010-11-16 Hewlett-Packard Development Company, L.P. Method and device for use with a virtual network

Also Published As

Publication number Publication date
EP1420345A1 (en) 2004-05-19
US6922768B2 (en) 2005-07-26
WO2003019382A1 (fr) 2003-03-06
CA2426783C (en) 2007-03-27
CN1473296A (zh) 2004-02-04
JP2003067244A (ja) 2003-03-07
KR20030044023A (ko) 2003-06-02
KR100522006B1 (ko) 2005-10-18
US20040030823A1 (en) 2004-02-12
EP1420345A4 (en) 2007-10-10
CN1214326C (zh) 2005-08-10
CA2426783A1 (en) 2003-04-23

Similar Documents

Publication Publication Date Title
TWI236589B (en) Non-volatile memory device and control method thereof
CN103425597B (zh) 数据储存装置和快闪存储器的区块管理方法
TWI283860B (en) Method for storing first and second files in a memory device
CN104126177B (zh) 预交错顺序数据的系统及方法
US20180321883A1 (en) Data storage device and method for operating data storage device
DE102017104158A1 (de) Gültigkeitsverfolgung für garbage collection
CN110457231A (zh) 用来管理一记忆装置的方法以及其相关的记忆装置
CN101217057B (zh) 存储器控制器、存储器芯片和用于操作存储单元集合的方法
CN110515862A (zh) 存储器系统及非易失性存储器的控制方法
JP2003044351A5 (zh)
TW201527971A (zh) 資料儲存裝置以及快閃記憶體控制方法
TWM317043U (en) Cache device of the flash memory address transformation layer
TW200506609A (en) Data storage device, management information updating method in data storage device, and computer program
CN106484628A (zh) 基于事务的混合存储器模块
JP2008016003A (ja) メモリー格納装置及びその読み書き方法
CN1983265A (zh) 具有倒置层次结构的文件系统
CN109947361A (zh) 存储器系统及其操作方法
WO2015008358A1 (ja) 情報処理装置
TWI679534B (zh) 資料儲存裝置以及資料儲存方法
CN108090037A (zh) 自动排版方法和装置
CN108287665A (zh) 快闪存储器装置及存取控制方法
CN109947669A (zh) Kv存储设备的地址转换方法与系统
CN101470663B (zh) Nand闪存的mtd设计中处理地址不连续的方法
JP2003058417A (ja) 記憶装置
CN110489050A (zh) 数据储存装置及系统信息的编程方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees