TWI233016B - Method and related apparatus for controlling data movement in a memory device - Google Patents

Description

1233016 . / i V .- r 案號 92125063 L—: __________:隹:—..:¾_θ_修正_ 五、發明說明（1) 發明所屬之技術領域 本發明提供一種記憶體内資料移動的方法及裝置，尤指 一種不需中央處理器干預而可控制記憶體内資料移動的 方法及其相關裝置。 先前技術

請參閱圖一為電腦系統架構的示意圖。電腦系統1 〇包含 有一中央處理器12，一北橋電路14，一南橋電路16，一 顯示控制電路1 8，一螢幕1 9，一記憶體2 0，一硬碟2 2， 以及一輸入裝置2 4。其中，記憶體2 0包含有以矩陣方式 排列之複數個記憶單·元2 6，亦即各記憶單元2 6分別對應 一行位址與一列位址。當電腦系統1 0運作時，中央處理 器1 2會將記憶體2 0中所儲存之資料載入中央處理器1 2本 身的暫存器2 8，然後對暫存器2 8中的資料進行運算後，

再回存至記憶體2 0中。記憶體2 0的資料存取操作主要係 透過北橋電路1 4中的記憶體控制電路3 0。’記憶體控制電 路3 0包含有一位址暫存器3 2以及一資料暫存器3 4，其中 位址暫存器3 2係用來儲存記憶體位址，而資料暫存器3 4 係用來儲存欲寫入記憶體2 0的資料以及由擷取自記憶體 2 0的資料。舉例來說，當中央處理器1 2執行一指令而需 將記憶單元2 6a所記錄之位元資料D移動至記憶單元2 6 b 時，則中央處理器1 2會輸出對應記憶單元2 6 a之位址資料 ADDRESSa (實體記憶體位址）至位址暫存器32，而記憶

第6頁 1233016 案號 92125063 正替 a. i ο 曰 五、發明說明（2) ^控制電路30便可依據該位址資料ADDRESSa ==26a所記錄之位元資料D，並將位元資/ 4存於 :存器34中。然後，記憶體控制電路3〇 曰存f = 輸至暫存器2 8。由於該指令主要係 ^兀貝枓D傳 中央處理器1 2不需對位元資料d進行 疋資料D，因此 以，中央處理器1 2僅需輸出對應記情輯運算，所 ADDRESSb至位址暫存器32，以及將g = 6b之位址資料 料D傳回至資料暫存器3 4，因此記情子為2 8中的位元資 依據位址資料ADDRESSb來將資料。暫⑦體^控制電路30便隨即 寫入記憶單元2 6b中。 、 存器34中的位元資料D 雖然’上述運作僅是記憶單元26a 動至另一記憶單.元2 6b儲存，且中，存之仅元資料!）移 資料D進行任何運算，然而，對於中器12不需對位元 需耗費複數個時脈週期的時間來卢央處理器1 2而言，其 存之位元資料D載入暫存器28的操心理資料暫存器34所健、 存之位元資料D傳輸至資料暫存哭 M及將暫存器28 中央處理器12之工作負載。此存外'34的操作，目此.會= 1 2與北橋電路1 4之間的前端系統=^造成中央處理器 、因為值銓你二次丄一 〆災排(front s i de ° bus, 。一 A > a w別碼糸統〜τ六贼 F S Β )因為傳輸位元資料d ’IL ^ ( f r 〇 n t s 、 用其有限頻寬 發明内容 因此本發明之主要目的在於提供— 的方法及其相關裝置，以解決上 ^憶體内資料移 义Μ題。

第7頁 1233016 案號 92125063 曰 修正 五、發明說明（3) 本發明提供一種記憶體内資料移動之方法，適用於一電 腦系統，該電腦系統更包括一處理器；以及一記憶體控 制電路，連接於該處理器與該記憶體之間，該方法包括 下列步驟：將該記憶體之複數個第一記憶體位址上的對 應資料送到該記憶體控制電路；以及使該記憶體控制電 路不傳輸該些對應資料至該處理器，而直接儲存至該記 憶體之複數個第二記憶體位址上。 本發明另提供一種電腦系統，包含有··一處理器，用來 控制該電腦系統之運作；一記憶體，具有不同位址之複 數個第一記憶體位址與複數個第二記憶體位址；以及一 記憶體控制電路，電連接於該處理器與該記憶體之間， 該記憶體控.制電路具有一内部資料移動控制電路，用來 依據該些第一記憶體位址取得複數個對應資料，然後再 將該些對應資料直接儲存到該些第二記憶體位址上，而 不傳輸至該處理器。 本發明電腦系統的記憶體控制電路上設置有一内部資料 移動控制電路，因此當一記憶體中儲存於一記憶體位址 之位元資料要傳輸至該記憶體中另一記憶體位址記錄 時，内部資料移動控制電路會處理上述資料傳輸的操 作，因此，本發明電腦系統之中央處理器不需干預上述 資料傳輸的操作。 實施方式

凊參閱圖二為本發明之第一種電腦系統的示意圖。電腦 系統80包含有一中央處理器82，〆北橋電路&，一 ^橋 電路8 6，一顯示控制電路8 8，一記憶體9 〇，一輸入穿^ 92，一硬碟94，以及一螢幕96。其中，北橋電^84 =部 之兄憶體控制電路9 8，除與第一圖相同結構之位址暫存 器1 0 2與資料暫存器丨〇 4外，另外還增加—内部資料^動 控制電路1 0 〇，用以針對不需經過中央處理器8 2運算夕下的 記憶體9 0内部資料作移動，在此内部資料移動控制"r電路、 1 0 0的控制下，記憶體9 〇内部資料可以由内部記I憶單％元 10 6a傳送到内部記憶單元1〇6b，而只要在北橋電~路84内 部就可進行位址控制與資料存取動作，因此減少對中央 處理器8 2存取之動作，下面將進一步說明其動作。 、 本發明中記憶體控制電路9 8增加的内部資料移動控制電 路100係甩來控制記憶體9〇中記憶單元106a所儲存1之資 位元D傳輸至記憶單元1 Q β b，首先在運作中位址暫存哭、 102會儲~存對應記憶單元1〇6a的記憶體位址ADDREsSa二 此内部資料移動控制.電路丨〇 〇便會依據記憶體位址 ADDRESSa來讀取記憶單元1〇68，並將該資料位元d 資料暫存器1 04中。然後，.對應記憶單元丨〇6b的記憶； 址ADDRESSb會寫入位址暫存器丨〇2，而内部資料移^ ^ 電路1 〇〇便會依據記憶體位址ADDRESSb來直接將 ^ ^ 器1 0 4中的貢料位元D寫入記憶單元丨〇 6 b中。請注竟、，曰次子 料位兀D由記憶單兀1 〇 6 a傳遞至記憶單元丨〇 6 b的過程中貝，

第9頁

1233016 _案號 921250m 五、發明說明（5) 記憶體控制電路9 8沒有輸出資料位元D至中央處理p 8 2 來控制資料傳輸的運作，而是透過内部資料移動控π制’ 路1 〇 〇來直接控制記憶體9 〇内部的資料移動操作，I因 降低中央處理器8 2之工作負載，同時會避免佔用 ° f器8 2與北橋電路8 4之間之前端系統匯流排的有限頻处 一卜 匕肢9 〇中移動的資料會包含有複數個資料位 兀’二般記憶體控制電路9 8係以實體記憶體位址（例如 利用。己隱體位址表單（mem〇ry address table)方式）來 存取，，體9 0中的記憶單元1 0 6。請參閱圖三為圖二所示 之内部資料移動控制電路1 0 0存取記憶體9 0所使用之記憶 體^址表單的資料結構示意圖。記憶體位址表單1 0 7包含 有攔位，其中欄位108a、108b、108η係用來紀錄實 體^憶體位址，欄位1 1 0 a、1 1 〇 b、1 1 0 η則紀錄一旗標 (flag) ’用來表示資料是否結束（end 〇f file， E〇F ) ’以及攔位1 1 2a、1 1 2b、1 1 2n係用來指出自欄位 lj 8所儲存之實體記憶體位址起需依序讀取的位元長度。 當一程式欲於記憶體9 0中進行資料的移動操作，該程式 利用電腦系統8 〇之作業系統取得資料記錄於記憶體9 〇中 相對應實體記憶體位址的資訊，並產生圖三所示之記憶 ，位址表單1 0 7，同時會將記憶體位址表單1 〇 7儲存於記 ^體9 0中一預定記憶區塊中。然後，該程式便可輸出一 才曰令來啟動内部資料移動控制電路1 0 0來依據記憶體位址 表單1 〇 7以正確地擷取資料。因此，内部資料移動控制電

第10頁 1233016 案號92125063丨 ja ：：；；.,· ；Ι Λ： 曰 修正 五、發明說明（6) 路1 0 0可讀取攔位1 0 8 a所記錄之記憶體位址A D D R E S S a，缺 …、 後依據欄位1 1 2a所記錄的位元長度LENGTHa而自記憶體位 址ADDRESSa起連續讀取複數個位元逐一寫入位址暫存器 1 0 2。此外，由於攔位1 1 〇 a所紀錄的旗標數值為” 〇 ” ，亦 即該資料尚未結束，因此内部資料移動控制電路1 〇 〇隨即 讀取攔位108b所記錄之記憶體位址ADDRESSb，並依據攔 位1 1 2b所記錄的位元長度LENGTHb來自記憶體位址 ADDRESSb起連續讀取複數個位元，該複數個位元的個數 等於位元長度LENGTHb，同樣地，由於欄位1 1 〇b所紀錄的 旗標數值為π 0 ’’，亦即該資料仍尚未結束，所以内部資料 移動控制電路1 〇 〇會依據記憶體位址表單丨〇 7來不斷地讀 取記憶體9 0，直到内部資料移動控制電路丨〇 〇依據攔位 10 8η所紀錄的記億體位址ADDRESSn以及欄位丨12n所記錄 的位元長度LENGTHn來讀取複數個位元時，由於攔位丨丨〇n 7 §己錄的旗標值為"丨"，表示當内部資料移動控制電路 讀出對應位元長度LENGTHri之數量的位元時，資料已 ί ί 2 2 Ϊ貝料移動控制電路丨〇 〇所讀取。同樣地，當記 Κ ϊ Γ Ξ路98欲將資料寫入記憶體90時，作業系統亦 :;ί ίΐ 示之記憶體位址表單107，用來紀錄寫入 邛資料Ϊ ：需之實體記憶體位址的資訊，因此内 rl了 Λ Λ Α路100便可依據另一記憶體位址表單 的資:體位址貧訊來將資料暫存器1 0 4所記錄 的貝枓寫入s己憶體90中相關記憶單元1〇6中。 若資料記錄於記憶體90而對應複數個實體記憶體位址

第11頁 嗲止膂谀. ^ ； 1 a. ίο 圓暴_ 1233016 修正 1·^ 92125063 五、發明說明（7) 1 0 6 a且為非連續時，則需透過圖四所示 ^ 1 Π *7 xfe -rr. |思 位址表^ IΓΛ Λ料u當然Λ移Λ到本實體記憶體位址i〇6b為 =連纟Λ %，亦可透過記憶體位址表單107來分別 ^ iίί。然而若資料記錄於記憶體90而對應複數個實 組5己饭體位址為連續時，作業系統僅需提供二 0中的來源記憶體位址，資料的位元長度，'以及二二 ^動至記憶體9 〇之目標記憶體位址，内部資料移動控制 二^1—00便可自來源記憶體位址起逐一讀取出對應位元長 =的貧料，並依據目標記憶體位址與資料的位元長度而 自目標記憶體位址起逐一寫入對應位元長度的資料，完 成資料儲存的操作。當然上述目標記憶體=址可能不二 =個’在此情況下會儲存於不同目標記憶體位址下，我 )亦可利用記憶體位址表單丨〇 7來做事當的控制。 =茶閱圖四為本發明第二種電腦系統的示意圖。電腦系 = 120包含有一中央處理器122，一北橋電路124，一南橋 =路126，一螢幕128，一記憶體13〇，一輸入裝置132， 2硬碟1 3 4。北橋電路丨2 4設置有一記憶體控制電路1 3 6以 一顯示控制電路1 3 8，其中記憶體控制電路1 3 6包含有 内部資料移動控制電路1 4 0，一位址暫存器1 4 2，以及 、資料暫存器144。記憶體50劃分為一系統記憶體148以 ，一顯示記憶體1 5 〇，均設置有以矩陣方式排列之複數個 "己憶單元1 5 2，。電腦系統1 2 0係應用共用記憶體架構 Unified memory architecture, UMA)，即中央處理器 1 2 2與顯示控制電路丨3 8共用記憶體丨3 〇來進行資料的存

第12頁 1233016 / , _案號 92125063 η 月 日_iMz_ 五、發明說明（8)

取，換句話說，中央處理器1 2 2係使用記憶體1 3 0中的系 統記憶體1 4 8，而顯示控制電路1 3 8則使用記憶體1 3 0中的 顯示記憶體1 5 0。圖四所示之電腦系統1 2 0與圖二所示之 電腦系統8 0中的同名元件具有相同的功能，因此不再重 複贅述。本實施例中，記憶體控制電路1 3 6中的内部資料 移動控制電路1 4 0與第二圖中之内部資料移動控制電路 1 0 0功用相同，使一資料位元D由記憶單元1 5 2 a傳遞至顯 示記憶體1 5 0中之記憶單元1 5 2 c的過程中，或者由顯示記 憶體1 5 0中之記憶單元1 5 2 c傳遞至記憶單元1 5 2 a的過程 中，不需經由中央處理器1 2 2介入來干預資料傳輸，而是 透過内部資料移動控制電路1 4 0來直接控制記憶體1 3 0内 部的資料移動，所以可降低中央處理器1 2 2之工作負載， 同時避免佔用中央處理器1 2 2與北橋電路1 2 4之間之.前端 系統匯流排的有限頻寬。

當然本實施例的内部資料移動控制電路1 4 0亦可應用，複 數個實體記憶體位址係為非連續時，内部資料移動控制 電路透過圖三所示之記憶體位址表單1 0 7來進行資料的讀 取與寫入；若複數個實體記憶體位址係為連續時，僅需 提供資料儲存於記憶體1 3 0中的來源記憶體位址，資料的 位元長度，以及資料移動至記憶體1 3 0之目標記憶體位址 等資訊予内部資料移動控制電路1 4 0即可，其運作與上述 相同在此不再重複說明。 本發明電腦系統的記憶體控制電路上設置有一内部資料

第13頁 1233016 _案號92125063 船年 月日 修正_ 五、發明說明（9)

移動控制電路，因此當一記憶體中儲存於一預定記憶體 位址之位元資料要傳輸至該記憶體中另一記憶體位址記 錄時’該内部貧料傳輸控制電路會"t買取該位元資料’並 暫存於該記憶體控制電路之資料暫存器中，然後該内部 資料移動控制電路便直接將該資料暫存器中所儲存的位 元資料傳輸至該記憶體中另一記憶體位址已將該位元資 料儲存於該另一記憶體位址上，因此，本發明電腦系統 之中央處理器不需干預該位元資料的傳輸，亦即該位元 資料的傳輸完全由該内部資料移動控制電路來掌控。綜 合上述，由於本發明電腦系統之記憶體的内部資料移動 操作不需受該中央處理器的干預，所以可降低該中央處 理器的工作負載，同時該内部資料移動操作不會佔用本 發明電腦系統之中央處理器與北橋電路之間匯流排的有 限頻寬，所以具有較佳的效能。 以上所述僅為本發明之較佳實施例，凡依本發明申請專 利範圍所做之均等.變化與修飾，皆應屬本發明專利之涵 蓋範圍。

第14頁 1233016 案號92125063 H 年 月 日 修正_ 圖式簡單說明 圖式之簡單說明 圖一為習知第一種電腦系統的示意圖。 圖二為本發明第一種電腦系統的示意圖。 圖三為圖二所示之内部資料移動控制電路存取記憶體所 使用之記憶體位址表單的資料結構示意圖。 圖四為本發明第二種電腦系統的示意圖。 圖式之符號說明

1 0、8 0 、1 2 0 電腦系統 1 2、8 2、1 2 2 中央處理器 14、84、124 北橋電路 16、86、126 南橋電路 1 8、8 8、1 3 8 顯示控制電路1 9、9 6、1 2 8 螢幕 20、90、130 記憶體 22、94、134 硬碟 24、92、132 輸入裝置 26、106、152 記憶單元 28 暫存器

3 0、9 8、1 3 6 記憶體控制電路 3 2、1 0 2、1 4 2 位址暫存器 3 4、1 0 4、1 4 4 資料暫存器 148 系統記憶體 1 50 顯示記憶體 1 0 0、1 4 0 内部資料移動控制電路

第15頁

Claims (1)

1233016 案號92125063丨 -—月 修正 六、申請專利範圍 1 . 一種記憶體内資料移動之方法，適用於一電腦系統 該電腦系統更包括一處理器；以及一記憶體控制電路， 連接於該處理器與該記憶體之間，該方法包括下列步 驟： 將該記憶體之複數個第一記憶體位址上的對應資料送到 該記憶體控制電路；以及 使該記憶體控制電路不傳輸該些對應資料至該處理器， 而直接儲存至該記憶體之複數個第二記憶體位址上。 修 #‘· S’k PT 5月户私 § 1¾ 氛0 如申請專利範圍第1項所述之記憶體内資料移動之方 ，其中該些第一記憶體位址為連續，則該些對應資料 到該記憶體控制電路，係將該些對應資料之一來源記 體位址與一位元長度送到該記憶體控制電路記憶體記 體。 如申請專利範圍第2項所述之記憶體内資料移動之方 ，其中該記憶體另提供一目標記憶體位址，用以使該 憶體控制電路將該些對應資料直接儲存至連續的該些 二記憶體位址上。 4. 如申請專利範圍第2項所述之記憶體内資料移動之方 法，其中該記憶體另提供複數個目標記憶體位址，用以 使該記憶體控制電路將該些對應資料直接儲存至不連續 的該些第二記憶體位址上。

第16頁 1233016 PV μ a _案號 92125063 L_il—息一—^ 日_ίΜζ_ 六、申請專利範圍 5. 如申請專利範圍第1項所述記憶體内資料移動之方 法，其中該些第一記憶體位址為不連續’則提供一第一 記憶體位址表單，給該記憶體控制電路，用以接收該些 對應資料。 6. 如申請專利範圍第5項所述記憶體内資料移動之方 法，其中該第一記憶體位址表單包括複數個欄位，每一 攔位具有一實體記憶體位址 '一位元長度以及一旗標， 分別紀錄該些第一記憶體位址之起始位址、位址之位元 長度以及該些對應資料是否結束。 7. 如申請專利範圍第5項所述記憶體内資料移動之方 法，其中該些第二記憶體位址為不連續，則提供一第二 記憶體位址表單，使記憶體控制電路將該些對應資料直 接儲存至該些第二記憶體位址上。 8. 如申請專利範圍第7項所述記憶體内資料移動之方· 法，其中該第二記憶體位址表單包括複數個欄位，每一 搁位具有一實體記憶體位址、一位元長度以及一旗標， 分別紀錄該些第一記憶體位址之起始位址、位址之位元 長度以及該些對應資料是否結束。 9. 如申請專利範圍第5項所述記憶體内資料移動之方法，

第17頁 1233016 案號 92125063 曰 修正 六、申請專利範圍 其中該些第二記憶體位址為連續，則記憶體提供一目標 記憶體位址，用以將使記憶體控制電路將該些對應資料 直接儲存至該些第二記憶體位址。 ίο. —種控制記憶體内資料移動的電腦系統，包含有： 一處理器，用來控制該電腦系統之運作； 一記憶體，具有不同位址之複數個第一記憶體位址與複 數個第二記憶體位址；以及 一記憶體控制電路，電連接於該處理器與該記憶體之 3：間，該記憶體控制電路具有一内部資料移動控制電路， t'用來依據該些第一記憶體位址取得複數個對應資料，然 ί後再將該些對應資料直接儲存到該些第二記憶體位址 上，而不傳輸至該處理器。 11. 如申請專利範圍第1 〇項所述之電腦系統，其中該記 ]憶體控制電路更包括： 。一位址暫存器，接收該些第一記憶體位址與該些第二記 i憶體位址；以及 :一資料暫存器，儲存該些對應資料。 12. 如申請專利範圍第1 0項所述之電腦系統，其中該記 憶體控制電路係設置於一北橋電路中。 13. 如申請專利範圍第1 0項所述之電腦系統，其中該記

第18頁 1233016 案號 92125063

4 月 曰 修正 六、申請專利範圍 憶體包含有一顯示記憶體以及一系統記憶體。 14. 如申請專利範圍第1 1項所述之電腦系統，其中該些 第一記憶體位址在該顯示記憶體中，該些第二記憶體位 址在該糸統記憶體中。 15. 如申請專利範圍第1 1項所述之電腦系統，其中該些 第一記憶體位址在該系統記憶體中，第二記憶體位址在 該顯示記憶體。

16. 如申請專利範圍第1 0項所述之電腦系統，其中該些 第一記憶體位址為連續，則該些對應資料送到該記憶體 控制電路，係將該些對應資料之一來源記憶體位址與一 位元長度送到該記憶體控制電路，並提供至少一目標記 憶體位址，用以使該記憶體控制電路將該些對應資料直 接儲存至該些第二記憶體位址上。 1 7.如申請專利範圍第1 0項所述之電腦系統，·其中該些第 一記憶體位址為不連續，則提供一第 < 記憶體位址表 單，給該記憶體控制電路，用以接收該些對應資料。

18. 如申請專利範圍第1 7項所述之電腦系統，其中該第 一記憶體位址表單由該電腦系統之作業系統所產生。

第19頁 1233016 ,〆 _案號92125063 » 年 月 日 修正_ 六、申請專利範圍 19. 如申請專利範圍第1 7項所述之電腦系統，其中該些 第二記憶體位址為不連續，則提供一第二記憶體位址表 單，使記憶體控制電路將該些對應資料直接儲存至該些 第二記憶體位址上。 20. 如申請專利範圍第1 9項所述之電腦系統，其中該第 二記憶體位址表單由該電腦系統之作業系統所產生。 I