TWI232562B - Window-type ball grid array semiconductor package - Google Patents
Window-type ball grid array semiconductor package Download PDFInfo
- Publication number
- TWI232562B TWI232562B TW091132238A TW91132238A TWI232562B TW I232562 B TWI232562 B TW I232562B TW 091132238 A TW091132238 A TW 091132238A TW 91132238 A TW91132238 A TW 91132238A TW I232562 B TWI232562 B TW I232562B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- opening
- wafer
- semiconductor package
- adhesive film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
1232562 五、發明說明（1) [發明領域] 本發明係有關一種半導體封裝件，尤指一種開窗型球 柵陣列（Window-Type Ball Grid Array，WBGA)半導體封 裝，，其係接置一晶片於開設有開口之基板上，並使該晶 片藉形成於該開口中之銲線電性連接至該基板。 [背景技術說明] 開窗型半導體封裝件係採用先進之封裝技術，其特徵 在於基板開設有至少一貫穿基板之開口，使晶片以覆蓋該 開口之方式接置於基板上，並藉形成於該開口中之銲線電 f生連接至該基板。此種封裝結構之優點係得縮短銲線長 度，因而有效增進晶片與基板間之電性傳遞及性能。 習知開窗型球柵陣列半導體封裝件丨，如第3及4人至代 圖所示，包括一基板i 〇，開設有一貫穿基板丨〇之開口 100，一晶片Π，藉一膠黏劑12以面朝下（Face D〇wn)方式 2置於基板10之上表面101上，使晶片n之作用表面11〇朝 口 ι〇曰0並部分地外露於該開口100中；多數形成於開口 y中之銲線1 3，用以電性連接晶片丨i之作用表面丨丨〇至基 板0之下表面102; 一形成於基板10之下表面102上之第一 $裝膠體14,用以填充開口 1〇〇並包覆銲線13; 一形成於 基板ίο之^表面101上之第二封裝膠體15，用以包覆晶片 以及多數銲球16，植接於基板1〇之下表面1〇2上不影 響第一封裝膠體1 4之區域。 ^ @ ΐ述窗型球栅陣列半導體封裝件1具有諸多缺點。 如弟3、4級4Β圖所示，晶片η之作用表面11〇與基板1〇之 1232562 五、發明說明（2) 上表面1 0 1間靠近開口 1 0 0且未敷設有膠黏劑1 2之部位形成 有間隙G，例如沿開口 1 0 0之二較短邊的部位（如第3圖所 示）。進行模壓（Μ ο 1 d i n g)作業以於基板1 0之上表面1 0 1上 形成第二封裝膠體1 5以包覆晶片1 1時，晶片1 1對應於間隙 G之部位缺乏基板1 0之支持而易因模流衝擊產生裂損 (Crack)，使製成品之信賴性及良率受損。 因此，如何提供一種半導體封裝件，使晶片於模壓時 得穩固支撐於基板上，以避免晶片產生裂損，實為必要解 決之問題。 [發明概述] 本發明之主要目的在於提供一種開窗型球柵陣列半導 體封裝件，使進行模壓作業以包覆晶片時，晶片得穩固支 撐於基板上，以避免晶片產生裂損，俾確保製成品之信賴 性及良率。 為違成上揭及其他目的，本發明揭露一種開窗型球栅 陣列半導體封裝件，包括：一基板，具有一上表面及一相 對之下表面，該基板開設有至少一貫穿該上、下表面之開 口 ，並於該上表面上界定有一圍繞該開口之膠片接置區； 一黏性膠片，於其對應於該基板之開口的部位開設有一開 孔，該黏性膠片敷設至該膠片接置區，使該黏性膠片之開 孔與該基板之開口對齊；至少一晶片，具有一作用表面及 一相對之非作用表面，該晶片之作用表面接置於該黏性膠 片上，使該作用表面上之電性區外露於該基板之開口及該 黏性膠片之開孔中，並使該黏性膠片夾置於該晶片之作用
1232562 五、發明說明（3) 表面與該基 間隙；多數 孔中，用以 一第一封裝 銲線並填充 裝膠體，形 及多數銲球 膠體之區域 上述半 間爽置有黏 板上。進行 時，分別設 裝膠體，得 較於習知晶 而形成有間 方式與基板 品之信賴性 簡易，故得 [發明之詳！ 板之上表面 銲線，形成 電性連接該 膝體’形成 該基板之開 成於該基板 ，植接於該 〇 導體封裝件 性膠片而不 模壓作業以 置於基板之 令晶片穩固 片與基板間 隙，本發明 黏接’故得 及良率。再 降低半導體 曰說明] 間，而令該 於該基板之 晶片之電性 於該基板之 口及該黏性 之上表面上 基板之下表 得提供諸多 會存留間隙 形成用以包 上、下表面 支持於基板 靠近開口且 利用黏性膠 保全晶片 結 者，黏性膠 封裝件製程 晶片與基板 開口及該黏 區至該基板 下表面上， #片之開孔 ’用以包覆 面上不影響 優點。由於 ’晶片得穩 覆晶片之第 上之黏性膠 上而不會產 I數設有膠 片使晶片以 構之完整， 片之敷設於 之複雜性及 間不會存有 性膠片之開 之下表面； 用以包覆該 ;一第二封 該晶片；以 該第一封裝 晶片與基板 固定位於基 二封裝膠體 片及第一封 生裂損。相 黏劑之部 立 完整無間隙 俾確保製成 貫行上相冑 生產成本。 以下配合所附之第14至1F及2圖詳細說明本發明所搞 露之開窗型球栅陣列半導體封裝件之實施例。 汀揭 第1 A至1F圖顯示本發明之一實施例:半導體封襞 之製程步驟m圖所示，首A，製備一基板20，罝 一上表面20 0及一相對之下表面201。該基板2〇開設有 1232562 五、發明說明（4) 穿上、下表面200、201之開口 202，並於上表面20 0上界定 有一環繞開口 2 0 2之膠片接置區2 0 3。基板2 0主要由習知樹 脂材料如環氧樹脂（Ε ρ ο X y R e s i η )、聚亞醯胺 (Polyimide)、ΒΤ樹脂、FR-4樹脂等製成。 如第1B圖所示，製備一黏性膠片（Adhesive Tape)21 如聚亞醯胺膠片，其對應於基板2 0之開口 2 0 2的部位開設 有一開孔2 1 0，該開孔2 1 0之尺寸與開口 2 0 2之尺寸相同。 然後，敷設黏性膠片2 1至基板2 0之上表面2 0 0上的膠片接 置區2 0 3，使黏性膠片2 1之開孔2 1 0對齊於基板2 0之開口 2 0 2 ° 如第1 C圖所示，製備一晶片2 2，具有一佈設有電子元 件及電路（未圖示）之作用表面2 2 0及一相對之非作用表面 2 2卜然後，以面朝下方式接置晶片2 2於黏性膠片2 1上並 覆蓋住開孔2 1 0，使晶片2 2之作用表面2 2 0上的電性區2 2 2 外露於黏性膠片2 1之開孔2 1 0及基板2 0之開口 2 0 2中，藉之 以外露出形成於電性區2 2 2上之多數銲墊2 2 3使其得進行後 續銲線作業。因此，夾置於晶片2 2之作用表面2 2 0與基板 2 0之上表面2 0 0間之黏性膠片2 1，使晶片2 2與基板2 0間不 會存有任何間隙。 接著，進行一銲線作業以於基板2 0之開口 2 0 2及黏性 膠片2 1之開孔2 1 0中形成多數銲線2 3如金線。該銲線2 3銲 接至晶片2 2之電性區2 2 2上的銲墊2 2 3，用以電性連接晶片 2 2之作用表面2 2 0至基板2 0之下表面2 0 1。 如第1 D圖所示’進行一印刷（p r i n t i n g)作業以於基板
1232562 五、發明說明（5) 2 0之下表面2 0 1上形成一第一封裝膠體2 4，用以包覆銲線 2 3並填充基板2 0之開口 2 0 2及黏性膠片2 1之開孔2 1 0。 如第1E圖所示’進行一模壓作業以於基板2〇之上表面 20 0上形成一第二封裝膠體25，用以包覆住晶片22。第二 封裝膠體2 5係由不同於形成第一封裝膠體2 4之樹脂材料製 成。 如第1 F圖所示’植接多數銲球2 6係於基板2 〇之下表面 2 0 1上不影響第一封裝膠體2 4之區域。該銲球2 6之高度Η大 於第一封裝膠體2 4突出基板2〇之下表面2〇1的厚度τ。銲球 2 6係作為半導體封裝件2之輸出/輸入（1111)111：/〇111：13111：， 1 / 0)端，藉之得以電性連接晶片2 2至外界裝置如印刷電路 板（Printed Circuit Board，未圖示）。 第2圖顯示本發明之另一實施例之半導體封裝件2，。 如圖所示，此半導體封裝件2,與上述半導體封裝件2結構 上大致相同，不同處僅在於半導體封裝件2，之晶片22的非 作用表面2 2 1係外露出用以包覆晶片2 2之第二封裝膠體 25,使晶片22運作產生之熱量得藉外露之非作用表^ 221 散逸至外界’俾增進半導體封裝件2，之散熱效率。 上述半導體封裝件2、2,得提供諸多優點。由於晶片 2 2與基板2 0間夾置有黏性膠片2 1而不會存留間隙，晶片2 2 得穩固定位於基板20上。進行模壓作業以形成用以包覆晶 片22之第二封裝膠體25時，分別設置於基板2〇之上、下表 面2 0 0、2 0 1上之黏性膠片2 1及第一封裝膠體2 4，得令晶片 22穩固支持於基板20上而不會產生裂損。相較於習知晶片
1232562 五、發明說明（6) " ^^__ 與基板間靠近開口且未敷設有膠黏劑之部位而形成 隙，本發明利用黏性膠片2 i使晶片22以完整無間隙方^血 基f 2 〇黏接’故得保全晶片2 2結構之完整，俾確保製i品 賴性及良率。再者，黏性膠片2 1之敷設於實行上相當 簡易，故得降低半導體封裝件2、2，製程之複雜性及生產 成本。 惟以上所述者，僅係用以說明本發明之具體實施例而 已’並非用以限定本發明之可實施範圍，舉凡熟習該項技 藝者在未脫離本發明所指示之精神與原理下所完成之一切 等效改變或修飾，仍應皆由後述之專利範圍所涵蓋。 1232562 圖式簡單說明 [圖式簡單說明] 第1 A至1 F圖係顯示本發明之一實施例之半導體封裝件 之製造過程不意圖， 第2圖係顯示本發明之另一實施例之半導體封裝件之 剖視圖； 第3圖係顯示一習知半導體封裝件之上視圖；以及 第4A、4B及4C圖係第3圖之半導體封裝件分別沿4A-4 A、4 B - 4 B及4 C - 4 C線之剖視圖。 [元件符號說明] 1 半 導 體 封 裝 件 10 基 板 100 開 π 101 上 表 面 102 下 表 面 11 晶 片 110 作 用 表 面 12 膠 黏 劑 13 銲 線 14 第 一一 封 裝 膠 體 15 第 二 封 裝 膠 體 16 銲 球 1、2, 半 導 體 封 裝 件 20 基 板 200 上 表 面 201 下 表 面 202 開 σ 203 膠 片 接 置 區 21 黏 性 膠 片 210 開 孔 22 晶 片 220 作 用 表 面 221 非 作 用 表 面 222 電 性 區 223 銲 墊 23 銲 線 24 第 封 裝 膠 體 25 第 二 封 裝 膠 體 26 銲 球 G 間 隙
第12頁
1232562
第13頁
Claims (1)
1232562 六、申請專利範圍 1. 一種開窗型球栅陣列半導體封裝件，係包括： 一基板，具有一上表面及一相對之下表面，該基 板開設有至少一貫穿該上、下表面之開口 ，並於該上 表面上界定有一圍繞該開口之膠片接置區； 一黏性膠片，於其對應於該基板之開口的部位開 設有一開孔，該黏性膠片敷設至該膠片接置區，使該 黏性膠片之開孔與該基板之開口對齊； 至少一晶片，具有一作用表面及一相對之非作用 表面，該晶片之作用表面接置於該黏性膠片上，使該 作用表面上之電性區外露於該基板之開口及該黏性膠 片之開孔中，並使該黏性膠片夾置於該晶片之作用表 面與該基板之上表面間，而令該晶片與基板間不會存 有間隙； 多數銲線，形成於該基板之開口及該黏性膠片之 開孔中，用以電性連接該晶片之電性區至該基板之下 表面； 一第一封裝膠體，形成於該基板之下表面上，用 以包覆該銲線並填充該基板之開口及該黏性膠片之開 ； 一第二封裝膠體，形成於該基板之上表面上，用 以包覆該晶片，以及 多數銲球，植接於該基板之下表面上不影響該第 一封裝膠體之區域。 2. 如申請專利範圍第1項之半導體封裝件，其中，該黏性
第14頁 1232562 六、申請專利範圍 膠片係以聚亞醯胺製成。 3. 如申請專利範圍第1項之半導體封裝件，其中，該黏性 膠片之開孔的尺寸係與該基板之開口的尺寸相同。 4. 如申請專利範圍第1項之半導體封裝件，其中，該晶片 與基板間不會存有間隙使該晶片得穩固支撐於該基板 上，而於形成用以包覆晶片之第二封裝膠體時得避免 晶片產生裂損。 5. 如申請專利範圍第1項之半導體封裝件，其中，該晶片 之作用表面的電性區上形成有多數銲墊，使該銲墊得 藉該基板之開口及該黏性膠片之開孔而外露。 6. 如申請專利範圍第5項之半導體封裝件，其中，該銲線 係銲接至該外露之銲塾。 7. 如申請專利範圍第1項之半導體封裝件，其中，該晶片 之尺寸係足以完全覆蓋住該基板之開口及該黏性膠片 之開孔。 8. 如申請專利範圍第1項之半導體封裝件，其中，該第一 封裝膠體係以印刷方式形成。 9. 如申請專利範圍第1項之半導體封裝件，其中，該第二 封裝膠體係以模壓方式形成。 1 0 .如申請專利範圍第1項之半導體封裝件，其中，該第一 及第二封裝膠體係以不同材料製成。 1 1.如申請專利範圍第1項之半導體封裝件，其中，該晶片 之非作用表面係外露出該第二封裝膠體。 1 2 .如申請專利範圍第1項之半導體封裝件，其中，該銲球
V 1232562 六、申請專利範圍 之高度係大於該第一封裝膠體突出該基板下表面之厚 度。
第16頁
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091132238A TWI232562B (en) | 2002-10-31 | 2002-10-31 | Window-type ball grid array semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091132238A TWI232562B (en) | 2002-10-31 | 2002-10-31 | Window-type ball grid array semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200406895A TW200406895A (en) | 2004-05-01 |
| TWI232562B true TWI232562B (en) | 2005-05-11 |
Family
ID=36320065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091132238A TWI232562B (en) | 2002-10-31 | 2002-10-31 | Window-type ball grid array semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI232562B (zh) |
-
2002
- 2002-10-31 TW TW091132238A patent/TWI232562B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200406895A (en) | 2004-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3685947B2 (ja) | 半導体装置及びその製造方法 | |
| TW510034B (en) | Ball grid array semiconductor package | |
| TW516194B (en) | Wiring substrate, semiconductor device and package stack semiconductor device | |
| US7298032B2 (en) | Semiconductor multi-chip package and fabrication method | |
| US7723839B2 (en) | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device | |
| US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
| TWI482261B (zh) | 三維系統級封裝堆疊式封裝結構 | |
| US7122401B2 (en) | Area array type semiconductor package fabrication method | |
| US20080026506A1 (en) | Semiconductor multi-chip package and fabrication method | |
| JP2005519471A (ja) | 積層ダイ半導体装置 | |
| TW432558B (en) | Dual-chip packaging process and method for forming the package | |
| US6869824B2 (en) | Fabrication method of window-type ball grid array semiconductor package | |
| JPH10199924A (ja) | 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ | |
| JP4228457B2 (ja) | 電子モジュール及び電子機器 | |
| JP2016048756A (ja) | 半導体装置 | |
| JPWO2003012863A1 (ja) | 半導体装置及びその製造方法 | |
| TW200828527A (en) | Chip package and method of manufacturing the same | |
| TW502422B (en) | Method for encapsulating thin flip-chip-type semiconductor device | |
| US6822337B2 (en) | Window-type ball grid array semiconductor package | |
| JPH0855875A (ja) | 半導体装置 | |
| TWI232562B (en) | Window-type ball grid array semiconductor package | |
| TW201836114A (zh) | 無基板封裝結構 | |
| US6710434B1 (en) | Window-type semiconductor package and fabrication method thereof | |
| TW200412659A (en) | Semiconductor package with heat dissipating structure | |
| TW573331B (en) | Strengthened window-type semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |