TWI228361B - Wireless digital communication system and method - Google Patents

Description

1228361____ 五、發明說明（1) 【發明所屬之技術領域】 本發明是有關於一種無線數位通訊，且特別是有關於 一種可使用一多階層化（mult i-layered)架構以執行無 線通訊標準、服務及應用程式之無線數位通訊系統之軟體 無線電(software defined radio’ SDR)架構 〇 【先前技術】 一般而言，頻寬是一種昂貴之資源，且許多國家將頻 寬視為一般普通資產。因為不同地區内對不同通訊服務之 已釋放頻帶的用法不同，使得甲地之設備難以與乙地之設 備進行通訊。典型地，無線通訊標準將可被執行於不同硬 · 體平台上。舉例而言，除了雙模式全球行動通訊系統 (g lobe system for mobile communication，GSM)手機 之外，可於900MHz GS M區域内進行通訊之手機將無法於 1 8 0 0MHz GSM區域内進行通訊。當使用者移動於不同區域 時，使用者將無法利用不同區域内之業者廠商所提供之服 務進行手機通訊。因此，當使用者由一區域移動至另一區 域時，使用者必須隨身攜命數種不同通訊規格之手機，二 分別於不同區域内使用不同通訊規格之手機進行通訊，相 當不便。 請參照第1圖，其繪示乃用以執行單一通訊標準之一 般無線數位通訊系統100的方塊圖。在第1圖中，首先，天 響 線（antenna) 102將接收外來之信號，接著，射頻 (radio frequency，RF)子系統 1〇 4及中頻

1228361 五、發明說明（2) (intermediate frequency，I/F)子系統 10 6 將依序地接 收此訊號並先進行類比信號處理。其中，RF子系統1 〇4及 I/F子系統106用以執行類比信號之波形（waveform)處理 程序，處理程序包含有類比訊號之混合、濾波、放大及增 幅控制等等。然後，類比數位轉換器 (analog-to-digital converter，A/D)子系統 108將接 收已被R F子糸統1 0 4及I / F子系統1 0 6處理過之類比信號， 且A/D子系統1 0 8將所接收之類比信號轉換成等效的數位信 號。 接著，專用邏輯元件1 1 0將接收由A/D子系統1 08所輸 出之數位信號並進行處理，以執行專有之特定標準 stand-specific)及特定通道（channel-specific)之 功能，如數據機功能、數位濾波功能及其他專有信號處理 功能等等。然後，專用邏輯元件1丨〇藉由匯流排（bus) 1 1 2傳送已處理過之信號至可程式化邏輯元件1丨4、數位信 號 ^理器（digital signal processor，DSP) 116 及微處 理姦丄1 8。藉由控制可程式化邏輯元件i丨4之組態與功能下 載及管理可程式化邏輯元件丨丨4之資料流輸入及輸出之過 程中’新的特定功能亦能夠被執行。 針對需要較低處理速度之應用程式而言，DSp 1丨6能 ，執行數位信號（signal ing)處理功能。針對需要較高 二3f之應用程式而言’可程式化邏輯元件114能夠提 的；；解決方案，以執行數位信號處理所需之 冋頻見兩未。微處理器118係一般多用途微處理器並用以 1228361 五、發明說明（3) |執行控制功能。 晴再參考第1圖’軟體部（software part) 120係顯 傳統單一通訊標準裝置之控制結構。作業系統 operating system，0S) 122係扮演程序管理之角色並 |操作於微處理器1 1 8上。應用程式1 2 4係可執行硬體/軟體 =力能之設定並運作於0S 122下。因為應用程式124需要運 |算資源時，可程式化邏輯元件114、DSP 11 6及微處理器等 |必須用來執行信號處理及產生資料流及控制流。藉由组合 I這些資源之後，應用程式1 2 4將可以運作於硬體平台上， |並且達到所需要之效能。 請參照第2圖，其繪示乃用以執行多重通訊標準之一 |般無線數位通訊系統2 0 0的方塊圖。第2圖之無線數位通訊 系統2 0 0的架構類似於第1圖之無線數位通訊系統1 〇 〇的架 丨構’但兩者不同之處在於，第2圖之無線數位通訊系統2〇〇 具有一專用邏輯元件庫（bank) 202，用以提供不同之特 i定標準功能、特定通道功能、特定數據機功能及其他信號 |處理功能等等。 在第2圖中，首先，天線1 〇 2將接收外來信號，接著， R F子系統1 0 4及I / F子系統1 〇 6將接收此訊號並先進行處 I理。然後，A/D子系統1〇8將接收已被rf子系統1〇4及Ι/F子 系統1 0 6處理過之類比信號。接著，專用邏輯元件庫2 q 2將 |接收由A / D子系統1 〇 8所輸出之數位信號。然後，專用邏輯 元庫件2 0 2將藉由匯流排11 2傳送處理過之信號至可程式化 |邏輯元件114、DSP 11 6及微處理器118。典型地，專用邏 11·

TW0724PA(工硏院_電通所）.ptd 第7頁 1228361 五、發明說明（4) 輯元件庫2 0 2係對不同之無線數位通訊標準。因此，第2圖 所說明之一般可提供多重通訊標準之方法基本上分別最佳 化是由最佳化後的標準所需之硬體及軟體資源組合而成。 所以’此平台在大小、成本及功率消耗等方面皆呈現產生 不佳之效率。 請參照第3圖，其繪示乃一般多重標準通訊設備之之 控制架構3 0 0的方塊圖，即第3圖是第2圖之無線數位通訊 系統2 0 0之資源管理的方堍圖。在第3圖中，OS 1 2 2扮演程 序管理之角色並可執行於第2圖之微處理器1 1 8上。因此， 可執行硬體/軟體功能之設定之每一應用程式1 2 4係可運作 於OS 1 2 2下。對不同標準而言、應用程式1 24及服務之資 源要求是不一樣的。既然每一應用程式1 2 4需要運算資 ，’所以’不是由可程式化邏輯元件n 4及DSP n 6提供信 銳處理及建立資料流及控制流，就是由微處理器1丨8提供 信號處理及建立資料流及控制流。不同之產物及服務將會 决疋所為要之寅源’並且組合資源。在適當組合後，每一 應用程式1 2 4能夠操作於硬體平台上並達到所需要之效 ，。顯然而見的，控制架構3 〇 〇對大小、成本及功率消耗 荨方面皆呈現不佳之效率。 請參照第4圖，其繪示乃不同硬體所呈現之效率及彈 性（f lexibi 1 i ty)之相對關係圖。在第4圖中，由效率之 觀點來看，效率由大至小依序為特殊應用積體電路

(application specific integrated circuit， ASIC )、D S P、内嵌式處理器及場式可程式化閘陣列（f i e i d

TW0724PA(工硏院_電通所）.Ptd 第8頁 1228361 ----—_ 五、發明說明（5)

programmable gate array，FPGA)。其中，由於如 ASIC |之固定硬體資源傾向於專用功能之設計，故A S I C具有較高 之效率。一般而言，如微處理器及數位信號處理器等之高 |度可組態化及可程式化邏輯單元具有較低效率之晶片大小 及功能。藉由分析這些運算邏輯元件之百萬運算單元，毫 瓦（million operations per milliWatt， MOPS/mW)而 I獲知它們彼此之間的能量效率分佈狀況，我們可以發現在 第4圖之AS 1C及DSP之間具有一效率間隙（gap)。 請參照第5圖，其繪示乃無線數位通訊裝置5 0 0的方塊 圖。在第5圖中，無線數位通訊裝置5 0 0包括數位式頻率下 移轉換器（digital down-converter，DDC) 518、數位式 頻率上移轉換器（digital up-converter，DUC) 519、可 I程式化數位信號處理器（DSP) 5 0 2、可程式化微處理器 (V P) 504、異質可重組態化（het erogeneous re-conf igurable)多重處理邏輯電路5 0 6及匯流排5 0 8。 其中，匯流排5 0 8用以提供電性連接可程式化數位信號處 j理器5 0 2、可程式化微處理器5 0 4及異質可重組態化多重處 理邏輯電路50 6。異質可重組態化多重處理邏輯電路5 0 6包 括異質信號處理核心5 1 0、可程式化數位信號處理核心5 1 2 |及可程式化微處理器核心5 1 4之設定與可重组態化資料路 由器（未顯示於第5圖中），且可重組態化資料路由器係 用以提供電性連接於異質信號處理核心5 1 0。此外，可程 |式化微處理器5 0 4將經由數個控制匯流排（未顯示於第5圖 中）控制可重組態化資料路由器及異質信號處理核心 TW0724PA(工硏院_電通所）.ptd 第9頁 1228361 五、發明說明（7) - 訊系統所需之軟體無線電架構。其中，本發明之無線數位 通訊系統可以重置及再程式化無線數位通訊系統之元件， 以執行不同無線通訊標準、服務及應用。此外，本發明之 核心導向運算單元方塊為芒礎的軟體無線電多階層化架構 可以改善運算效率並提供架構彈性。另外，本發明提供一 階層式記憶體結構、一階層式路由器結構及一階層式匯流 排結構，以建立一相互連接網路並增加運算資源之間之通 汛通道之效率。此外，本發明提供一效能回饋及判斷資源 管理機制，用以調整系統性能以達到資源利用最佳化之目 根據本發明的目的’提出一種可升級化及可伸展 (extendable)化之多階層無線數位通訊系統，各階層包 括數個可組態化運算單元、數個資料流元件及數個控制流 兀件三此些可組態化運算單元用以執行無線數位通訊功 能，資料流元件用以形成此些可組態化運算單元之間之路 徑’且此些資料流元件係可儲存資料。數個控制流^件用 以形成此些運异卓元之間之一信號交換網路 (signaling-exchange network) 〇 根據本發明的目的，提出一種可程式及可重組態一可 升級化及可伸展化之無線數位通訊系統中之元件之^法， 用以執行無線通訊標準、服務及應用。首先，確認將被進 行之標準、服務或應用。接著’編譯一相對應於已被確認 之標準、服務或應用程式之軟體。然後，決定數個硬體資 源之使用。接著’重置此些硬體資源以執行已被確認之標

TW0724PA(工硏院_電通所）.p t d 第11頁 1228361

五、發明說明（8) 準、服務或應用。 為讓本發明之上述目的 懂，下文特舉一較佳實施例 明如下。 特徵、和優點能更明顯易 並配合所附圖式，作詳細說 【實施方式】 ^ 本發明特別設計一無線數位通訊系統之核心導向運管 單元方塊為基礎軟體無線電多階層化架構，具有可組離i 再程式（re-programming)無線數位通訊系統之數個^ 件，以執行多重無線通訊標準、服務及應用。 本發明說明再程式及重組態此些元^，以執行盔線、南 訊標準、服務及應用之技術。其中，核心導向運算單元^ ，為基礎SDR多階層化架構可以改善運算效率及保持架構 彈性。為了提供可應用於基地台上之Sdr平台之彈性，本 t月了以使用％式可程式化閘陣列（j i e 1 d p r 0 g r a m m a b 1 e gate ay ay，FPGA)以提供足夠彈性給業者廠商所使用之 可重組態化硬體（re —c〇nfigurable hardware)。此外，

為了增加F P G A之效率，與本發明之方法一致之架構將可使 用FPGA業者薇商所提供之有效運算單元方塊，以改善FpGA ^ ΐ ^ ( Uti 1 Uy)。與有效運算單元方塊聯繫之額外少 里邏輯（additional giue i〇gic)係可建立資料路徑， 以提供不同標準、應用程式及服務。 、 本發明之架構及方法係可提供一階層記憶體 (layer-mem〇ry)結構、一階層式路由器結構及一階層式

TW0724PA(工硏院_電通所）.ptd 第12頁 1228361__ 五、發明說明（9) 匯流排結構，以建立相互連接網路，且此相互連接網路將 符合無線數位通訊系統及運算資源之間之地區（local ity )的特性。同時，有階層體系（hierarchical)之相互連 接網路係可增加位於運算資源之間之通訊通道（channel * )之效用。另外，本發明之核心導向運算單元方塊為基礎 SDR多階層化架構具有一效能回饋及判斷資源管理機制 (performance feedback-decision resource m a n a g e m e n t m e c h a n i s m)，用以調整系、統性能並達到最佳 化之目標。 請參照第6圖，其繪示乃依照本發明之較佳實施例之 無線數位通訊系統之核心導向運算單元方塊為基礎軟體無 _ 線電（SDR)多階層化架構6 0 0的方塊圖。在第6圖中，射 頻前級（RF front-end) b02包括天線6 0 4、RF模組6 06、 數位式頻率上移轉換器（digital up-converter，DUC) 6 0 8及數位式頻率下移轉換器（d i g i t a 1 down-converter’ DDC) 610。其中，DUC 6 08可以是類比

數位轉換^§ ( analog to-digital converter，A/D) ’ 而 D D C 6 1 0可以是數位類比轉換器（d i g i t a 1 -1 o - a n a 1 o g converter，D/A)。實際上，射頻前級波形處理核心602 所包含之元件將隨著不同之頻帶及頻率之需求而改變，不 同之元件組合將會影響射頻前級波形處理核心6 〇 2之性 W 能，且不同無線數位通訊標準、應用程式及服務也會影響 射頻前級波形處理核心6 0 2之需求及性能。SDR多階層化架 構6 0 0將使用預先設計及預先測試之射頻前级波形處理核

TW0724PA(工硏院_電通所）.ptd 第13胃 1228361 五、發明說明（10) 心6 0 2以執行射頻前級波形處理之功能。 I 本發明藉由組合可重組態化核心及可再程式化核心之 |方式執行基頻之功能。SDR多階層化架構6 0 0包括一場式可 |程式化閘陣列庫（FPGA pool) 6 12及，數位信號處理器 (digital signal processor，DSP)庫 614，而 FPGA庫 6 1 2及DSP庫6 1 4皆具有數個硬體裝置，用以被選擇並提供 不同之應用及服務。有效之硬體裝置邛以選自FPGA庫612 及DSP庫6 1 4中，以提供可組態化硬體資源及可程式化數位 |信號處理器資源，而可重組態化核心將運作於FPGAs上， 且可再程式化核心將運作於DSPs上。第6圖之FPGA庫61 2及 | D S P庫6 1 4所包含之此些核心係可執行於此些裝置内之子作 業，每一應用程式係可被分解為一系列之子作業。 FPGA庫61 2具有一可重組態化核心616，而可重組態化 |核心 61 6包含處理元件（processing elements，PE) 618、交換機匯流排（switch bus，SB) 619、階層1記憶 |體（layer 1 memory) 6 2 0及交換矩陣（switching matrixes) 62 2。每一 PE 6 18係一用以建立所需求硬體功 |能之基本邏輯要素’在SDR多階層化架構6 〇 〇中，每一 pe 6 18係定義為一 FPG A業者廠商所提供之運算單元方塊，且 i此些來自於FPGA業者廠商（vendors)之運算單元方塊均 Ιίΐ最m:”pGA架構，運算單元方塊又包括加

法态、乘异斋 相關态或固定脈衝響應淚波哭（F I R hiHr)等ΓΓ運算單元方塊可以再5被二用，並可以 被修改，以形成不同功能、改變參數後再重新下載。可重 第14頁 TW0724PA(工硏院_電通所）.ptd 1228361

組態化核心6 1 6可提供不同專用功能之硬體，並且取 供不同無線數位通訊標準、應用及服務之AS I C。 階層1記憶體6 2 0能夠提供快速的多連接埠記憶體，

以通過及弓丨導PEs 61 8之間的標記令符（t〇kens)，而ρ匕 層1記憶體62 0可與交換矩陣6 2 2同時運作以調整PEs之間l 資料載送及信號流。可重組態化核心6 1 6係藉由相互連接、 PEs 6 1 8及使用少量邏輯（如連接元件及不同匯流排架構 )以設置所需功能，便可執行需要之硬體功能。其中t，可 再程式化核心6 2 4係一執行於DSP庫6 1 2上之軟體作業，用 以執行數位信號處理之低頻寬功能，如自動頻率控制、通 道估算及壓縮編碼/解壓縮解碼 (compressor/decompressor， CODEC)等功能。藉由設定 RF前級核心6 0 2、重置可重組態化核心6 1 6之重置及再程式 可再程式化核心6 2 4之方式，使得本發明將獲得一新的基 頻功能。因此，本發明將可執行新的無線數位通訊標準、 應用或服務。

相互連接網路6 3 0係藉由組合階層式記憶體結構、階 層式路由器結構及階層式匯流排結構之方式以進行資訊交 換、設置及信號之作業。階層式記憶體結構用以通過及引 導核心之間的標記令符，而階層式路由器結構用以相互連 接核心之間的資料及控制埠，且階層式匯流排結構用以傳 送核心之間的信號。為了達到伸展能力之目的，本發明係 設計一全域路由器及全域匯流排，而全域路由器及全域匯 流排可以操作尚未定義（u n d e f i n e d)階層之間的相互連

TW0724PA(工硏院_電通所）.ptd 第15頁 1228361 五、發明說明（12) 接及信號。其中，硬體管理器632 (未於第6圖 測及控制地區性的路徑資源’以獲得路徑之出 連接網路630使得運算單元方塊為基礎SDR多4匕=互 6 0 0可以與多階層核心導向運瞀罝；古治炎A /化木構 他階層進行通訊。 疋木稱之兵 請參照第7圖，其繪示乃用以執 訊系統之核心導向運算單元方坱A其泷社“、線數位通 々現马暴礎SDR多階®仆妲播 6 0 0的硬體結構700的方塊圖。.筮7闽占 丨自增化木構 用FPGAS及DSPs為可組態化及可在圖匕中株硬體結構7〇〇採 之彈性，且硬體結構m利用= 獲得較佳 化運算單元方塊以獲得更好之效率。多階 ^ 構成一平台所需之資源使用，而舻嬙勒—由+ f 70 2用以 向根據執订中之標進的遴潍 性以增加或刪除階層資源，而形成完整的 通’夺 構700可以同時執行一個或多個無線數位通訊^硬

提供更多無線數位通訊標準。 亚J 間 _ 主機测以管理階層之間的資源， 效^控制器70 6係經由資料埠（data port dp)層^8 及控制璋（control P〇rt，cp) 71〇而監測全 之狀態。階層4 ( L4)記憶體712用〜由:724 數，主機704利用橋接器（br =二枓及參 y制多階層資源7 0 2之开杜 χ 、流排7 1 5 控制夕P白層貝，，02之兀件。橋接器714可以 以監測及控制多階層資源7〇2之元件， ^存取槔 管理記憶體資源、路由器資源及匯流排資源。糸有糸統地

1228361 Ι^Γ(14) 變長度資料埠7 〇 8與可變長度控制埠7 1 〇。硬體管理器6 3 2 I監測及控制區域路徑資源，用以達到路徑之最佳化。 第6圖之可重組態化核心6 1 6係一由不同設置元件所執 |行之南頻寬密集（high-bandwidth-intensive)功能，尤 |其是由不同複雜型可程式：L邏輯元件（c〇mpiex programmable logic device，CPLD)業者廠商所提供之 FPGAs’ 業者廠商例如是 Alter Corp· of San J〇se，或 California or Xilinx， Inc· of San Jose，

California.可重組態化核心61 6係一功能性硬體模組， 用以執行具有時間限制（timing-critical)或高頻寬需 i求之數位邏輯。對於CPLD業者廠商對其可組態化元件架而構 |最瞭解之緣故，CPLD業者廠商將提供於晶片面積考量 area-sense)或時脈考量（"timing-sense)下具最佳化 |之運算單元方塊。運算單元方塊將被視為基本硬&要素並 丨組合以建立參數化特定硬體功能，例如數位脈衝整形 / pulse Shaping)功能、展頻/解展頻功能或數位數據機 等。可重組態化核心係可秒選擇由可重組態化核心程式庫 (library)之運算單元方塊所組合，用以建立需要之硬 |體及提升F P G A之效能。 可再程式化核心624係一由不同數位信號處理器（Dsp )業者廠商所提供之低頻寬密集 (low-bandwidth-intensive)功能，DSP業者廠商例如是

Texas Instrument, Inc. of Dallas, Texas, Applied Dynamics International， Inc. 〇f Ann Arbor,

TW0724PA(工硏院_電通所）· ptd 第18頁 1228361 五、發明說明（16) |構同時執行一或多個現有無線數位通訊標準，並提供未來 |無線數位通訊標準的實現。核心可以執行高運算量 (computation-intensive)的處理功能，可以由 FpG^ 式碼或DSP程式碼與FPGA及DSP之間的彼此合作來執行。根 |據哪一個標準或服務將被執行，適當之核心係由不同核心 |程式庫中被選出，用以符合特定之標準或服務規格。可組 態化核心6 1 6之組態資料及轨行於可程式化核心6 2 4上之可 |執行程式碼係儲存於L3記憶體7 2 0。在重組態各別之可組 態化核心6 1 6及可程式化核心6 2 4後，彼此間之信息交換將 |經由硬體架構7 0 0之相互連接及標誌令符之引導而結合在 -起。 第6圖之相互連接網路6 3 0包含階層式記憶體結構、階 |層式路由器結構及階層式匯流排結構，而相互連接網路 6 3 0用以連接RF前級波形核心6 0 2、可重組態化核心6 1 6、 |可再程式化核心6 2 4及硬體管理器6 3 2。核心係可由不同之 核心程式庫被選出，而每一核心係可被相對應之軟體作業 I控制。藉由從核心程式庫選出合適之核心，硬體架構之功 能將輕易地由一無線數位通訊系統轉換至另一個系統。 請參照第8圖，其繪示乃進行於第7圖之硬體架構7 0 0 I中之執行程序8 0 0的方塊圖。在第8圖中，動態程式庫8 0 2 包含無線電功能信號處理模組、即時控制模組及硬體界面 |模組。動態程式庫8 0 2具有即時操作功能之真實功能之連 |接資訊，此技術係已經被使用於作業系統中之動態連接資 I訊。應用程式8 0 4能夠經由〆編譯器被編譯成一可執行檔

TW0724PA(工硏院_電通所）.ptd 第20頁 1228361 五、發明說明（17) 案806，應用程式80 4可以是寬頻分碼多重存取（％^(1以^(1 code-division multiple access’ fCDMA)及無線區域網 。動態程式庫8 0 2之下載功能使得可重組態管理器8丨〇由 一網路下載一新程式庫或由一儲存單元下載一程式庫至硬 體單元中。由可執行檔案8 0 6所產生之需求資源參數81 2將 被傳送至可重組態管理器810中，用以產生特定應用程式 之應用程式界面設定檔（pr 〇 f i 1 e s) 8 1 4。同時，位於即 時操作時間上之可執行檔案806包括特定空中界面 air-interface)應用程式之硬體相關程式之連接資 訊，而硬體相關程式例如是DSP程式碼及硬體描述語言 hardware description language， HDL)程式碼 。 並 且，可孰行檔案8 0 6係由已編譯應用程式及來自於動態程 式庫8 0 2之無線通訊功能函數所產生。 AP I設定檔8 1 4能夠被轉換成作業系統（〇s) 8 1 6或第7 圖之硬體管理器6 3 2。硬體管理器6 3 2根據無線電環境及資 源效用之當時狀態進行軟體架構及硬體架構之間的映射 、mapp i ng)。硬體管理器6 32包含無線電資源使用控制驅 動程式8 2 2、環境發現驅動程式8 2 4、硬體組態驅動程式 8 2 6及下載驅動程式8 2 8。無線電資源使用控制驅動程式 8 2 2用以記錄及保持硬體資源中之效用表，而環境發現驅 動程式8 2 4用以監測及記錄當時無線電環境。根據無線電 資源使用控制驅動程式8 2 2經由硬體抽象層（h a r d w a r e abstraction layer，HAL) 83 0之映射而所提供之硬體資 源效用資訊之狀態，則HAL API 832至HAL驅動程式834之

ΪΗ TW0724PA(工硏院_電通所）.ptd 第21頁 1228361 五、發明說明（18) 間所形成之一對一路徑係可以被事先預定。HAL 8 3 0係電 腦程式之一層，用以允許一作業系統與一硬體裝置互動， 而此硬體裝置係位於一普通或抽象層上，反而不是位於詳 述之硬體層上。 硬體組態驅動程式8 2 6用以進行AP I設定檐8 1 4及HAL驅 動程式8 3 4中之有效的映射，而下載驅動程式8 2 8用以下載 可執行檔案8 0 6於HAL驅動程式8 3 4於所選擇的支援驅動程 式中之選擇保存程式中。當硬體組態驅動程式8 2 6及下載 驅動程式執行上述程序後，不同種類之HAL驅動程式834將 被下載於多階層化架構7 0 0中之特定硬體裝置中，以致於 本發明可以同時執行一或多的無線數位通訊標準，並且提 供未來無線數位通訊標準的實現。其中，上述之不同種類 之HAL驅動程式834可以是ADC驅動程式、DAC驅動程式及數 據機驅動程式’且特定硬體裝置可以是放大器836、fpg a 8 3 8及 DSP 840 ° 的 進行於功能及核心之間的映射將會隨著不同之鉦 ，通訊二用程式之需求而改變。本發明所揭； (standard-dnven)架構之判斷標守门 # ^ ^ ^ ^ ^ 4 ( thr〇ughput)^Yff ^ (latency) ' I/O接腳數、面積、記 ，夺間 及功率消耗。根據無線電環境及資源^用=求、效，需求 6 3 2能夠協調有效資源是否可以較佳μ々 ’硬體官理器 的這些參數記錄狀態下所需的服務。也付合某些事先定義 夠經由可重組態化及可再程式化 & * ’同樣之平台能 <特疋硬體資源之執行程

1228361 ------— 五、發明說明（2〇) _____ 6现二'體作業及資源管理。 I立體“ ΐ第丄°雲；J繪示乃第9圖之階層體系結構_的 分別為運算單元中，此架構將資Ϊ分成三部分，其 波形處理核心6〇2、流及控制流。運异單元包含RF前級 | 6 24。此些核心通當;重組態化核心616及可再程式化核心 |數位通訊功能之作業。仃波形處理及數位信號處理等無線 丨換網Ϊ:以ίίΐ存將定”資料流，以形成資料交 :料泣r 9 $器結構。所需求之路徑及儲存將定義出 貝；、"比’以 > 成k號交換網路（s i gna 1 i ng — exchange network)於運异單元之間，並且控制流亦包括階層式記 憶^結構及階層式匯流排結構。第丨〇圖所示之核心可以是 RF#〗級波形處理核心6 〇 2、可重組態化核心6 1 6或可再程式 化核心6 2 4。此些核心被聚集而建立功能性方塊，以同時 執行一至數個當時無線數位通訊標準及提供未來無線數位 |通訊標準。 當一新的標準、應用或服務的某一事件發生時，本發 |明將選擇一相對應之參數及資源以符合需求。參數包含資 料流量、延遲時間、I / 0接腳數、面積、記憶體需求、效 能需求及功率消耗，而資源包含硬體資源及軟體資源。此 架構所提供之硬體資源包含RF前級波形處理核心6 0 2、可 重組態化核心6 1 6、可再程式化核心6 2 4、階層式記憶體結 構、階層式路由器結構及階層式匯流排結構，用以提供硬

TW0724PA(工硏院_電通所）.Ptd 第24頁 1228361_ ____ 五、發明說明（21) 體需求並形成事件導向平台。而硬體管理器63 2之可執行 軟體資源用以處理無線數位通訊之可觀察及可控制之功 能。可重組態化核心6 1 6及可再程式化核心6 2 4係被設計成 一參數基礎的硬體結構，此參數乃基於特定演算法之最佳 化而下載於F P G A及D S P。為了區離資料流及控制流以提高 核心之間的作業速度，本發明將提供一外頻 (〇 u t - 〇 f - b a n d)技術。此架構使用外頻技術，並且配合 階層式路由器結構、階層式匯流排結構、不同長度之資料 埠7 0 8及不同長度之控制埠7 1 0，以協調資料流及控制流之 間的不同速度。 效能回饋及判斷資源夢理機制經由效能計算器7 2 6監 測及分析部分參數，用以決定哪個資源之效用應該被改 變’以達到最佳化之目標。請參照第丨丨圖，其繪示乃動態 硬體組怨1 1 0 0之執行程序的流程圖。在第1 1圖中，在效能 估算（1 1 0 2)的步驟中，本發明係經由效能計算器7 2 6監 測效能。效能計算器7 2 6所估算之結果將被編譯成一狀態 報告（1 104)，且此狀態報告（11〇4)將儲存於L3記憶體 72 0中。無線電管理資訊庫（radio management information base，RMIB) 1106係一無線電聯繫相關效能 參數之資料庫，而效能參數是如信號雜訊比 (signal-to-noise radio，SNR)及通道脈衝響應 ( channel impulse response，CIR)等參數。然後，記 錄於狀態報告（1 1 〇 4)中之估算結果將與記錄於RM I B 1 1 0 6中之相對參數進行比較。倘若比較之結果大於事先預

TW0724PA(工硏院_電通所）.ptd 第25頁 1228361 五、發明說明（22) 定值（1 1 0 8)，本發明將導致中斷情況以通知硬體管理器 6 3 2 ( 1 1 1 0)，否則的話，回到效能估算（1 1 0 2)的步 驟。 然後，硬體管理器6 3 2將根據所導致之中斷情況而通 知SDR—般管理器（111 2)，且SDR—般管理器（11 1 2)將 讀取來自於狀態報告（11 1 4)之詳細狀態資訊。接著，分 析此詳細狀態資訊並選出合適之演算法，以產生一新的組 態結構，SDR—般管理器（1 11 2)指示可重組態管理器8 1 0 改變當時之組態結構（1 1 1 6)。然後，可重組態管理器 8 1 0將產生一修正演算法檔案（111 8)。接著，可重組態 管理器8 1 0將通知硬體管理器6 3 2以處理新的組態結構 (1 1 2 0 )。無線電資源使巧資訊庫（r a d i 〇 r e s 〇 u r c e utilization information base，RRUIB) 112 2係一記錄 於全部硬體資源之效用表中之資料庫，而硬體管理器6 3 2 保存全部硬體資源，且無線電資源使用控制驅動程式8 2 2 將保存此些硬體資源效用表。然後，當硬體管理器6 3 2接 收此修正演算法檔案後，硬體管理器6 3 2將讀取RRU I B 1 1 2 2之已保存資源效用表並檢驗是否有足夠之硬體資源可 以執行此修正演算法檔案（11 2 4)。倘若可用之資源不能 夠處理修正演算法檔案時，硬體管理器6 3 2將發送一狀態 報告以通知SDR—般管理者（1 1 1 2)，並且說明目前所保 存之硬體資源無法支持所需求之演算法以改善效能。 倘若硬體管理器6 3 2所管理之可用硬體資源能夠執行 修正演算法檔案時，硬體管理器6 3 2將開始進行核心合成

TW0724PA(工硏院_電通所).ptd 第26頁 1228361

synthesis)之作業（li26)。核心合成係一即時程 序’用以選出效用較佳之硬體運算單元方塊及軟體作業並 執行所需要之演算法。目前有2個程式庫可以提供所需求^ 之已最佳化硬體資源運算單元方塊及軟體作業。一個是運 异單元方塊為基礎之程式庫11 2 8，用以支持不同可組態带 $所提供之不同種類之最佳化硬體運算單元方塊，而 單元方塊為基礎之程式庫1 1 28可以來自於CPLD業者廠商了 如ALTERA，Xilinx及Lucent·另一個程式庫為子程式為基 礎之程式庫（subroutine based library) 1130，用以 ^ 持=同可程式化裝置所提供之許多不同種類之最佳化硬體 子程式’而子程式程式庫1130可以來自DSP業者廠商，如 TI，Motorola及ADI.待由運算單元方塊為基礎之程式 中選出合適之最佳化運算；元方塊（1128)及由子程 基礎之程式庫中選出軟體作業（113〇)後，本發明將可二 成新的演算法。硬體管理器6 32之硬體組態驅動程式82& 與可支持驅動程式進行映射（11 3 2)。硬體管理器β 3 2之、 下載驅動程式8 2 8係用以重組態及再程式化相對之可組離 核心及可程式化核心（11 3 4)。 恕 (closed-loop)程序，其包含效能之估算、新演算法檔 案之產生、無線電資源使用之檢驗、新演算法檔案核心 合成與目標核心之可重置及可再程式。經由無線電資琢 用控制驅動程式822、硬體組態驅動程式826及下載驅動 式8 2 8之共同運作後’硬體資源能夠更有效地被利用。另王 動態硬體組態11 0 0之執行程序係一封閉迴圈

1228361 五、發明說明（24) 外，本發明藉由執行動態硬體組態11〇〇之封閉迴圈程序以 達到效能回饋及判斷資源管理機制，並且最後下載可執行 檔案士具區域内之可重置元件。當本發明使用效能回饋及 判斷資源管理機制時’無線電連接之當時狀態能夠立刻被 傳送。如SNR及C I R等無線電連接效能相關參數將經由效能 計算器7 26被回傳，用以決定哪一個資源之效用應該動態 地改變，而滿足無線電連接之無線通道動態變化特性，並 且達到最佳化之目標。 由於本發明之架構使用不同可組態化元件業者廠商所 ϊ ΐ之事先設定最佳化之運算單元方塊，此架構係利用運 具早兀方塊為基礎架構。請參照第丨2圖，其繪示乃本發明 之運算單元方塊為基礎可組態化設計之執行程序12〇〇的方 塊圖。在第1 2圖中，標準或服務可以區分為ρ個方塊，而 此Ρ個方塊分別定義為API 1 12〇2，…ΑΡΙ ρ 12 匕ίΐ功能。&資料流量、延遲時間、複雜 度及力率湞耗寺不同設計限制，將利用不同演算法，以 >貝^法方式為基礎下之來執行之許多版本。， Κ = 相同功能性方塊之候選❹^ 上.1 1 2 0 4及决异法u 1 20 6之間所選出。另一方面，用以 T 了 2=p寅t目同功能性方塊之候選者係由演算法Ρ· 1 1 Ζ 1 ϋ及肩异法Ρ · Ν ；[ 2 1 2之間所選出。 此架構係以業者廠商所定義之運算單元方塊程式庫 (ven or def lned macr〇 Ubrary) 1214為目標程式庫來

Hi TW724PA(工硏院_電通所）.pt(i

SH 第28頁 1228361 五、發明說明（25) 合 個 成設計。業者廠商所定義之運算單元方塊程式庫包含 業者廠商程式庫，分別被命名為業者廠商1運算單元3 程式庫1216、業者廠商2運算單元方塊程式庫 程 件 1218.....業者廠商Μ運算單元方塊程式庫1 2 2 0，且此此 式庫係由如A L T E R A，X i 1 i ηX及L u c e n t等不同可組態化〜一 —業者薇商所提供。演算法丨· 1丨2 〇 4係經使用業者礙商f 定義之運算單元方塊程式庫1214之方式被合成（l 222j j 被佈局與繞線（placed ancj routed，P&： R) ( 1224) ^ 可執行之演算法1. 1 1 2 0 4之許多版本可以被產生。 例而言’ ALTERA版本演算法1 · 1係一經由ALTERA運算單-牛 方塊程式庫所產生之演算法丨1 12〇4中之一可執行版疋 其中，硬體管理器6 32或許已選出一 Xilinx版本演算法。 或一 Lucent版本演算法1β1。同時，其他屬於API 1 · 1 之演算法係可執行與演算法丨· 1丨2〇4相同之功能，但q 帶有不同設計限制及適用於不同無線電環境。演算法f Μ 1 2 0 6也能夠被合成（1 22 2)與p& R( 1 224)，以產生不= 業者廠商版本執行動作並實現不同狀態下之演算法1 ϋ 1206。以不同業者廠商所支持之運算單元方塊程式庫 礎之API 1 1 2 0 2之不同演算法之已編譯結果將被聚集了 ς 形成API 1相關運算單元方塊細胞（cel丨）程式庫 2:之41^}-八:、3，“及心11)12〇8具有它們自己本身 相對之運介早兀方塊細胞程式庫，正如Αρι p 12〇8呈 API P相關運算單元方塊細胞程式庫1 2 32。藉由聚集由a 1 1 2 0 2至API P 1 2 0 8中之全部Αρι相關運算單元方塊細胞 1228361 五、發明說明（26) 程式庫後’運算單元方塊為基礎之程式庫丨丨2 8係可被產生 以執行基本功能性方塊，且此些方塊之不同組合能夠執行 所選出之標準、服務及應用。

請參照第1 3圖’其繪示乃本發明之無線數位通訊系統 之核心導向，算單元方塊為基礎SDR多階層化架構1 3 00的 方塊圖。在第1 3圖中，SDR多階層化架構丨3 〇 〇係一類似機 殼（chassis-like)之結構。多階層資源13〇2係與背面板 (back-plane) 1 3 04連接，且背面板13〇4包含全域匯流排 7 1 5及全域路由器7 2 4。多階層資源丨3 〇 2之每一層係一基本 元件，用以作業於此機殼上並能夠提供無線隨插即用 (pi叩-and-play)功能。可以獲得無線隨插即用之一種 方式係提，一事件引發（event_triggered)結構，而另 一方式則疋火線插入（hard- i nsert i on)及資源檢測。既 然此事件引發結構可以被提供於此架構中，當標準、應用 或服務之一新事件發生時，硬體管理器6 3 2之環境發現驅 動程式824係被引發，且相對之參數及資源將被切換以支 持所需求之效能。

此程序所確定之有效資源包含靜態硬體組態之執行 序8 0 0及一有彈性之運算單元方塊為基礎架構之執行程序 1 2 0 0，且有效資源係此架構所提供之事件引發結構之一部 份。另一部份用以提供一效能回饋及判斷資源管理機制， = 硬體組態1100之—執行程序，以微調系統 效此並彳又付取佳化之目標。當電信服務業者廠商相要 服務之能力以提供額外使用者之服務時，火線插二及

1228361 五、發明說明（28) 業。藉由遙控天線埠（remote antenna port，RAP) 1306 之使用，新架構可以被當作一中央控制基地站設定中心 (central-control led base-station set center)，用 以取代基地站之基頻信號處理之功能。也就是說，基地站 之原本位置係用以轉換來自於天線及RF模組之波形。信號 處理之其他作業將被移動至中央控制基地站設定中心，以 管理硬體及軟體資源。

當位於基地站所在之原本位置上之RF前級波形核心提 供一 RF前級功能時，複雜的信號處理功能將被移至中央控 制基地站設定中心，並且執行於不同階層中，以達到執行 多標準、應用及服務之不同目的。遙控天線將可代替無法 處理基頻功能之原本基地站，以處理類比波形處理。因 此，原本基地站之重量、大小及複雜度將會萎縮。來自於 遙控天線之不同地方之數位信號將可經由一可變長度遙控 天線埠來接收，並且數位信號將被聚集於中央控制^地= 設定中心共同處理。 土 本發明上述實施例所揭露之無線數位通訊系統之軟」 無線電具有下列優點： ' ' / 1 ·無線數位通訊系統可以重置及再程式無線數位通 巩糸統之TL件，以執行無線通訊標準、服務及應用。

2.本發明之核心導向運算單元方塊為基礎u多 化架構可以改善效率及彈性之間的矛盾。 夕丨白 3 ·本發明提供一階層式記憶體結構、一 器結構及-階層式匯流排冓，以建立相互連接、式路路並由

1228361 五、發明說明（29) 加位於運算資源之間之通訊通道之效用。 4 ·本發明具有一效能回饋及判斷資源管理機制，用 以調整系統性能並達到最佳化之目標。 綜上所述，雖然本發明已以一較佳實施例揭露如上， 然其並非用以限定本發明，任何熟習此技藝者，在不脫離 本發明之精神和範圍内，兮可作各種之更動與潤飾，因此 本發明之保護範圍當視後附之申請專利範圍所界定者為 準〇

TW0724PA(工硏院—電通所）.ptd 第33頁 1228361 圖式簡單說明 第1圖繪示乃用以執行單一通訊標準的一般無線數位 通訊系統的方塊圖。 第2圖繪示乃用以執行多重通訊標準之一般無線數位 通訊系統的方塊圖。 第3圖繪示乃一般多重標準通訊設備之控制架構的方 塊圖。 第4圖繪示乃不同硬體所呈現之效率及彈性之相對關 係圖。 第5圖繪示乃實現多重通訊標準之無線數位通訊裝置 的方塊圖。 第6圖繪示乃依照本發明之較佳實施例之無線數位通 訊系統之核心導向運算單元方塊為基礎SDR多階層化架構 的方塊圖。 第7圖繪示乃用以執行第6圖之無線數位通訊系統之核 心導向運算單元方塊為基礎SDR多階層化架構的硬體結構 的方塊圖。 第8圖繪示乃進行於第7圖之硬體架構中之執行程序的 方塊圖。 第9圖繪示乃第6圖之核心導向運算單元方塊為基礎 SDR多階層化架構之階層體系結構的方塊圖。 第1 0圖繪示乃第9圖之階層體系結構的立體方塊圖。 第1 1圖繪示乃動態硬體組態之執行程序的流程圖。 第1 2圖繪示乃本發明之運算單元方塊為基礎可重組態 化設計之執行程序的方塊圖。

TW0724PA(工硏院_電通所）.ptd 第34頁 1228361 圖式簡單說明 第1 3圖繪示乃本發明之無線數位通訊系統之核心導向 運算單元方塊為基礎SDR多階層化架構的硬體結構的方塊 圖。 圖式標號說明 1 0 0、2 0 0 :無線數位通訊系統 1 0 2、6 0 4 :天線 104:射頻（RF)子系統 106 :中頻（I/F)子系統 108 :類比數位轉換器（A/D)子系統 1 1 0 :專用邏輯元件 1 1 2、5 0 8 :匯流排 1 1 4 :可程式化邏輯元件 116、840:數位信號處理器（DSP) 1 1 8 :微處理器 1 2 0 :軟體部 122、816:作業系統（OS) 124 應 用 程 式 202 專 用 邏 輯 元 件 庫 300 控 制 架 構 500 無 線 數 位 通 訊 裝 置 502 可 程 式 化 數 位 信 號 處 理器 504 可 程 式 化 微 處 理 器 506 異 質 可 重 組 態 化 多 重 處理邏輯電路

TW0724PA(工硏院_電通所).ptd 第35頁 1228361 圖式簡單說明 5 1 0 :異質信號處理軟體核心 5 1 2 :可程式化數位信號處理核心 5 1 4 :可程式化微處理器核心 5 1 6 :可執行程式碼 518、 610:數位式頻率下移轉換器（DDC) 519、 6 0 8:數位式頻率上移轉換器（DUC) 6 0 0、1 3 0 0 :軟體無線電多階層化架構 6 0 2 :射頻前級波形處理核心 6 0 6 :射頻模組 612 :場式可程式化閘陣列（FPGA)庫 614 ··數位信號處理器（DSP)庫 6 1 6 :可重組態化核心 618 ··處理元件（PE) 619 :交換機匯流排（SB) 6 2 0 :階層1記憶體 6 2 2 ·•交換矩陣 6 2 4 :可再程式化核心 6 3 0 :相互連接網路 6 3 2 :硬體管理器 7 0 0 :硬體結構 702、 1302:多階層資源 7 0 4 :主機 7 0 6 :效能控制器 7 〇 8 :資料埠

T1V0724PA(工硏院—電通所).ptd 第36頁 1228361 圖式簡單說明 710 : 控制埠 712 ： 階層4記憶體 714·· 橋接器 715 ： 全域匯流排 71 8〜 7 1 9 :階層2記 憶 體 7 2 0 ： 階層3記憶體 7 2 2 ： 區域路由器 724 ： 全域路由器 7 2 6 ： 效能計算器 72 9 ： 區域匯流排 8 0 0 ^ 1 2 0 0:執行程 序 8 0 2 ： 動態程式庫 804 ： 應用程式 8 0 6 ： 可執行槽案 8 0 8 ： 編譯器 810 ： 可重組態管理 器 812 ： 資源參數 814 ： 應用程式界面 ( API)設定檔 8 2 2 ： 無線電資源使 用 控制驅動程式 82 4 ： 環境發現驅動 程 式 8 2 6： 硬體組態驅動 程 式 8 2 8 ： 下載驅動程式 8 3 0 ： 硬體抽象層（ HAL)

1HI TW0724PA(工硏院_電通所）_ptd 第37頁 1228361__ 圖式簡單說明 8 3 4 : H A L驅動程式 8 3 6 :放大器 8 3 8 :場式可程式化閘陣列 9 0 0 :階層體系結構 110 0:動態硬體組態 1106：無線電管理資訊庫（RMIB) 1 122 :無線電資源使用資訊庫（RRUIB) 1128:運算單元方塊為基礎之程式庫 113 0：子程式為基礎之程式庫 1202: API 1 1 2 0 4 :演算法1. 1

1 2 0 6:演算法1. N

1208： API P 1 2 1 0 :演算法P. 1

1212:演算法P. N 1214:業者廠商所定義之運算單元方塊程式庫 1 2 1 6 :業者廠商1運算單元方塊程式庫 1 2 1 8 :業者廠商2運算單元方塊程式庫 1 2 2 0：業者廠商Μ運算單元方塊程式庫 1 2 3 0 : ΑΡ I 1相關運算單元方塊細胞程式庫 1 2 3 2 : ΑΡ I Ρ相關運算單元方塊細胞程式庫 1 3 0 4:背面板 1 3 0 6:遙控天線珲

TW0724PA(工硏院_電通所）.p t d 第38頁

Claims (1)

12¾ 83^1 六、申請專利範圍 1. 一種無線數位通訊系統，包括： 複數個硬體資源平台卡（s 1 i c e )，各該硬體資源平 台卡包括： 複數個可組態化運算單元，用以執行無線數位通 訊功能之作業； 複數個資料流元件，用以形成該些可組態化運算 單元之間之複數個路徑，且該些資料流元件係可儲存資 料；以及

複數個控制流元件，用以形成該些運算單元之間 之一信號交換網路。 2. 如申請專利範圍第1項所述之無線數位通訊系統， 其中該些硬體資源平台卡之至少一硬體資源平台卡係可與 另一硬體資源平台卡進行通訊。 3. 如申請專利範圍第1項所述之無線數位通訊系統， 其中該些可組態化運算單元包括一射頻前級波形處理核心 組、一可重組態化核心組及一可再程式化核心組。

4. 如申請專利範圍第1項所述之無線數位通訊系統， 其中該些資料流元件包括一階層式記憶體結構及一階層式 路由器結構。 5. 如申請專利範圍第1項所述之無線數位通訊系統， 其中該些控制流元件包括一階層式記憶體結構及一階層式 匯流排結構。 6. 一種無線數位通訊系統中之元件可程式及可組 態、可升級化及可伸展化之方法，用以執行複數個無線通

第39頁 i2麵r 六、申請專利範圍 訊標準、服務及應用，該方法包括： 確認將被進行之該標準、該服務或該應用； 編譯一相對應於已被確認之該標準、該服務或該應用 程式之軟體； 決定複數個硬體資源之使用；以及 重置該些硬體資源以執行已被確認之該標準、該服務 或該應用。

第40頁