TWI222089B - Multilevel interdigitated metal capacitor structure - Google Patents

Multilevel interdigitated metal capacitor structure Download PDF

Info

Publication number
TWI222089B
TWI222089B TW92103956A TW92103956A TWI222089B TW I222089 B TWI222089 B TW I222089B TW 92103956 A TW92103956 A TW 92103956A TW 92103956 A TW92103956 A TW 92103956A TW I222089 B TWI222089 B TW I222089B
Authority
TW
Taiwan
Prior art keywords
type electrode
numbered layers
odd
electrode
layers
Prior art date
Application number
TW92103956A
Other languages
English (en)
Other versions
TW200416757A (en
Inventor
Tse-Lun Tsai
Yu-Tai Chia
Jyh-Chyurn Guo
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW92103956A priority Critical patent/TWI222089B/zh
Publication of TW200416757A publication Critical patent/TW200416757A/zh
Application granted granted Critical
Publication of TWI222089B publication Critical patent/TWI222089B/zh

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

1222089 五、發明說明(1) 發明所屬之技術領域: 本發明係有關於一種多層又合(Interdigitated)金屬電容 結構’特別是有關於一種相鄰層之電極彼此垂直之多層叉 · 合金屬電容結構。 先前技術: · 隨著積體電路之積集度持續提升的同時,使得廣泛應用在 積體電路上之被動元件,例如電容器等,也隨之不斷地朝 提升積集度的趨勢發展。因應此一趨勢,目前已發展出一 種由數層金屬堆疊而成之多層叉合電容結構。由於,此種 多層叉合電容結構可由多層金屬電極堆疊而成,因此具有 較高之積集度,使得單位面積具有較高之電容密度。此 外,由於此種多層又合電容結構在製作上可使用現有光罩 與製程步驟,因此可降低製程成本。
請參照第1圖,第1圖係繪示習知多層又合金屬電容結構的 上視示意圖。由於,目前之多層叉合金屬電容結構的每一 層的梳狀結構均互相平行且上下堆疊,因此在第1圖中之多 層叉合金屬電容結構上視圖可代表最上層之叉合金屬電容 結構的上視圖,亦可代表每一層又合金屬電容結構的上視 圖。此層叉合金屬電容結構主要係由電極1〇4與電極112所 構成’其中電極112為正極,而電極1〇4為負極。電極104包 括柄部100與多個梳狀部102,其中這些梳狀部1〇2彼此平行 且相隔一定距離並接合於柄部1〇〇之一邊上。同樣地,電極 112也是由柄部丨〇8與多個梳狀部11〇所構成,其中這些梳狀 部110互相平行且彼此之間相隔一定距離而接合於柄部1〇8
第5頁 1222089 五、發明說明(2) --- 之一邊上。 此外,電極104之柄部loo的下方更具有多個介層窗 (Via) 106位於兩層電容結構之間的介電材料層(未繪示) 中,用以電性連接電極1〇4與其正下方之同極性電極(請參 見第2圖,僅繪示其中之梳狀部118)。且,電極112之柄部 108的下方亦具有多個介層窗114位於兩層電容結構之間的 介電材料層,用以電性連接電極112與其正下方之同極性電 極(請參見第2圖,僅繪示其中之梳狀部116)。電極1〇4之梳 狀部102與電極112之梳狀部11〇相互叉合,而使梳狀部1〇2 與梳狀部11 0父錯排列。另外,電極1 〇 4與電極11 2之間更填 充有介電材料(未繪示),而電極1〇4、電極112、以及介於 電極104與電極112之間的介電材料則構成一層叉合電容4士 構。 ° 接著,請參照第2圖,第2圖係繪示沿第1圖之多層又合金屬 電容結構之I - I剖面線所獲得之剖面示意圖,其中為了清 楚表示電極之堆疊方式,並未緣示出兩層電極之間的介電 材料層。由於同極性之電極的梳狀部互相平行且上下堆 疊,因此最上層之電極112的梳狀部11〇以及電極1〇4的梳狀 部102分別堆疊在其下一層之電極的梳狀部116以及梳狀部 11 8上,而梳狀部11 6以及梳狀部丨丨8則分別堆疊在其下一層 之電極的梳狀部1 2 0以及梳狀部12 2上。 由於每一層又合電容的梳狀結構電極均需互相平行堆疊, 於疋在製作上相當容易因製程誤差而導致電極位置產生偏 移’因此製程窗(Process Window)會縮小,且製程困難度
第6頁
電極位置的偏移不僅會導致層與層之間 ,更會影響整個電容結構之總電容值。 亦會大幅提高。而 的電容值產生變化 發明内容: 鑒於上述習知多層又合金屬電 金屬電極的梳狀結構必須平行 製作過程中發生對準誤差,而 生變化’進而影響總電容值。 容結構中,任兩相鄰層中之 且疊合,如此一來,極易在 導致層與層之間的電容值產 因此,本發明的主要目的之一就是在提供一種多層叉合金 屬電容結構,其任兩相鄰層之電極的梳狀結構互相垂直, 而可不用如同習知技術般需使每一層皆準確對準。故,不 僅製程簡單易於實施,且具有較廣之製程窗。 本發明之再一目的就是在提供一種上下兩相鄰層之電極梳 狀結構互相垂直的多層又合金屬電容結構,可有效改善對 準誤差問題。因此’可降低因上下層電極對準誤差所造成 之電容值變化。 根據以上所述之目的,本發明更提供了一種多層叉合金屬 電容結構,至少包括複數個奇數層;複數個偶數層分別位 於母二個奇數層之間’其中每一個奇數層與每一個偶數層 均至少包括一第一型電極以及一第二型電極,且此第一型 電極以及第二型電極均至少包括一第一部分以及相互平行 之複數個第二部分’這些第二部分相隔一預設距離分別接 合在第一部分之一邊上,而第一型電極的這些第二部分與 第二型電極之第二部分互相平行又合,且每一個偶數層之 第一型電極與第一型電極之第二部分垂直於每一個奇數層
第7頁 1222089 五、發明說明(4) _ 之第一型電極與第二型電極之第— · 別,於相鄰之奇數層與偶數層以J數個介層窗分 數層之第-型電極與每-個偶:;=電=接每 :極;以及複數個介電層分別之第二型 電極與第二型電極之間、每一個偶數 J數層之第一型 二型電極之間、以及相鄰之奇數 —型電極與第 ”’奇數層之第,極舆平 ;:舆:;層之第一型電極舆第二型電 分垂直,因&,不僅具有較大之 較穩定之電容值。 踢又』孜传 實施方式: :::揭露-種多層又合金屬電容結構,叾兩相鄰層之金 屬電谷的梳狀結構互相垂直,因此可獲得較大之製程窗, 並可降低整體電容值的變化《為了使本發明之敘述更加詳 ,與完備,可參照下列描述並配合第3圖至第6圖之圖示。 請參照第3圖,第3圖係繪示本發明之一較佳實施例之多層 又合金屬電容結構的透視圓,其中為了清楚說明僅繪示此 多層叉合金屬電容結構之其中兩層電容結構,且並未繪示 兩層電容結構間之介電層。且請一併參照第4圖以及第5 圖,其中第4圖係繪示本發明之一較佳實施例之多層叉合金 屬電容結構奇數層的上視示意圖,第5圖係繪示本發明之一 較佳實施例之多層叉合金屬電容結構偶數層的上視示意 圖。在奇數層216中,至少包括電極204以及電極212。其 FH·! 第8頁 1222089 五、發明說明(5) 中,電極204至少包括柄部200以及複數假互相平行之梳狀 部2 0 2。此外,柄部2 0 0呈L型,且係由分別與梳狀部2 〇 2垂 直以及平行之兩部分所接合而成。而這些梳狀部2 〇 2以一預 設距離的間隔接合於柄部200之其中一部分的一邊上。相同 地,電極212至少包括柄部208以及複數個互相平行之梳狀 部210。其中’柄部208呈L型,且係由分別與梳狀部21〇垂 直以及平行之兩部分所接合而成。而且,這些梳狀部21〇也 是以一預設距離的間隔接合於柄部208之其中一部分之一邊 此外,電極204之梳狀部202與電極212之梳狀部210相互叉 合,而使梳狀部202與梳狀部210呈交錯排列,如第4圖所 示。而為了清楚表示電極204與電極212之結構與排列,因 此在第3圖與第4圖中並未緣示出電極204與電極212之間所 填充之介電材料。其中,電極204、電極212、以及介於電 極204與電極212之間的介電材料構成此奇數層216之叉合電 容結構。 同樣地,在偶數層218中,至少包括電極224以及電極230。 其中,電極224至少包括呈L型之柄部220以及複數個互相平 行之梳狀部2 2 2。其中,柄部2 2 0係由分別與梳狀部2 2 2垂直 以及平行之兩部分所接合而成。而且,這些平行之梳狀部 222以一預設距離的間隔分別接合在柄部220之其中一部分 的一邊上。電極230至少包括L型之柄部226以及複數個互相 平行之梳狀部228。其中,L型之柄部220與L型之柄部226均 係由兩部分所接合而成。而這些平行之梳狀部2 2 8同樣係以
1222089 五、發明說明(6) 一預設距離的間隔分別接合於柄部2 2 6之其中一部分的一邊 上。 此外,在偶數層218中,電極224之梳狀部222與電極230之 梳狀部2 2 8彼此叉合,而使梳狀部2 2 2與梳狀部2 2 8相互交錯 排列,如第5圖所示。在第3圖與第5圖中,並未繪示出電極 224與電極230之間所填充之介電材料,以更清楚表示電極 224與電極230之結構與排列。其中,電極224、電極230、 以及電極224與電極230之間的介電材料構成偶數層218之又 合電容結構。 在奇數層216與偶數層218中,電極204與電極224之極性相 同,而電極212與電極230之極性相同,且電極204以及電極 224之極性與電極212以及電極230之極性不同。亦即,當電 極204與電極224之極性為正極時,電極212與電極230之極 性為負極;而當電極204與電極224之極性為負極時,電極 212與電極230之極性則為正極。 奇數層216與偶數層218之堆疊方式係使奇數層216之電極 204之梳狀部202與電極212之梳狀部210垂直於偶數層218之 電極224之梳狀部222與電極230之梳狀部228,如第3圖所 示。其中,奇數層216與偶數層218利用位於奇數層216與偶 數層218間之介電材料層中之介層窗206與介層窗214間來進 行奇數層216與偶數層218之同極性電極的電性連接。介層 窗206可接合奇數層216之電極204中與梳狀部202垂直的柄 部200以及偶數層218之電極224中與梳狀部222平行的柄部 220 ;而介層窗214可接合奇數層216之電極212中與梳狀部
第10頁 1222089 五、發明說明(7) 210垂直的柄部208以及偶數層218之電極230中與梳狀部228 平行的柄部226,如第3圖所示。然而,介層窗2〇6亦可接合 奇數層2 1 6之電極2 0 4中與梳狀部2 〇 2平行之柄部2 0 0以及偶 數層218之電極224中與梳狀部222垂直的柄部220 ;而介層 窗214可接合奇數層216之電極212中與梳狀部210平行的柄 部208以及偶數層218之電極2 30中與梳狀部228垂直的柄部 226,本發明並不限於此。 也就是說,當介層窗206之一端接在奇數層216之電極204中 與梳狀部202垂直的柄部2〇〇時,介層窗206之另一端則接在 偶數層218之電極224中與梳狀部22 2平行之柄部220 ;而當 介層窗206之一端接在奇數層216之電極204中與梳狀部202 平行的柄部200時,介層窗206之另一端則接在偶數層218之 電極224中與梳狀部222垂直的柄部220。同樣地,當介層窗 214之一端接在奇數層216之電極212中與梳狀部21〇垂直的 柄部208時,介層窗214之另一端則接在偶數層218之電極 23〇中與梳狀部228平行的柄部22 6 ;而當介層窗214之一端 接在奇數層216之電極212中與梳狀部210平行的柄部208 時’介層窗214之另一端則接在偶數層218之電極2 30中與梳 狀部228垂直的柄部226。
請參照第6圖,第6圖係繪示沿第3圖之多層又合金屬電容結 構之Π - Π剖面線所獲得之剖面示意圖。奇數層2丨6之電極 204的梳狀部202與電極212的梳狀部210交錯排列,偶數層 21 8之剖面結構則根據剖面線所在之位置而決定,可以是電 極230的一部分、電極224的一部分、或者是介於電極230與
第11頁 ΙΖΖΖΌ^ 五、發明說明(8) 電極224之間的介電材料層。舉古 剖面線係位於偶數層218之電極2 °在二 Π剖面線下所獲得之偶 ::疋在此n- 228的其中之—以及柄部m的」:;構為電極23。之梳狀部 ,發明之一特徵就是本發明之多層又 數層與偶數層之雷榣的始肋却、 金屬電谷、、々構的奇 層又合金屬電容結構相垂直,因此與習知多 容易製作。 ,具有較大之製程窗,且較 值得注意的一點熹,尤μ、+、> i 之又合電極之太而述實施例中,奇數層與偶數層 數層與偶數層之又合1 電::方:依=程:求-併調整奇 之又合電極的梳狀部呈垂;=即;需==數層 舉例說明,並非用以限定本發明。 斤迷僅係用以 綜合以上所述,本發明夕 合金屬電容結構Π相;;本發明之多層叉 ra lL β ^ Λ 押屬之電極的梳狀結構互相垂直, 製程窗’且製程簡單易於實施。 是因為本發明之多層叉合金屬電容結 效改善對準誤差問題,達到改善因:下準 致之電容值變化的目的。 桠對早誤差所導 如熟悉此技術之人員所暸魬沾 M L ^ _ 佳實施例而已,並非用二上,僅為本發明之較 其它未脫離本發明所揭示;;巧利範圍;凡 錦,均應包含在下述之4;:::内元成之等效改變或修 1222089
本發明的較佳實施例已於前述之說明文字中 做更詳細的闡述,其中: 補以下列圖形 圖式簡單說明 第1圖係繪示習知多層又合金屬電容結構的立 第2圖係繪示沿第i圖之多層合金屬 不思圖; 線所獲得之剖面示意圖; 屬u結構之卜1剖面 =3圖係繪示本發明之一較佳實施例之多層叉合金屬電容結 透視圖,其中為了清楚說明僅繪示此多層叉合金屬電 谷^構之其中兩層電容結構,且並未繪示兩層電容結構間 之介電層; 第4圖係綠示本發明之一較佳實施例之多層叉合金屬電容結 構奇數層的上視示意圖; 第5圖係繪示本發明之一較佳實施例之多層叉合金屬電容結 構偶數層的上視示意圖;以及 第6圖係綠示沿第3圖之多層又合金屬電容結構之Π - Π剖面 線所獲得之剖面示意圖。 圖號對照說明: 100柄部 1 °4 電極 108柄部 112電極 116梳狀部 120梳狀部 柄部 204電極 10 2 梳狀部 106 介層窗 no 梳狀部 114 介層窗 118 梳狀部 122 梳狀部 2 0 2 梳狀部 2 0 6 介層窗
第13頁 1222089 圖式簡單說明 208 柄部 210 梳狀部 212 電極 214 介層窗 216 奇數層 218 偶數層 220 柄部 222 梳狀部 224 電極 226 柄部 228 梳狀部 230 電極 痛
第14頁

Claims (1)

1222089 六、申請專利範圍 1· 一種多層又合(Interdigitated)金屬電容結構,至少包 括: 複數個奇數層; 複數個偶數層分別位於每二該些奇數層之間,其中每一該 些奇數層與每一該些偶數層均至少包括一第一型電極以及 一第二型電極,且該第一型電極以及該第二型電極均至少 包括一第一部分以及平行之複數個第二部分相隔一預設距 離分別接合在該第一部分之一邊上,而該第一型電極之該 些第二部分與該第二型電極之該些第二部分互相平行叉 合’且每一該些偶數層之該第一型電極與該第二型電極之 δ亥些第二部分垂直於每一該些奇數層之該第一型電極與該 第一型電極之該些第二部分; 複數個介層窗(Via)分別位於相鄰之該些奇數層與該些偶數 層之間’用以分別電性連接每一該些奇數層之該第一型電 極與每一該些偶數層之該第一型電極,以及每一該些奇數 層之該第二型電極與每一該些偶數層之該第二型電極;以 及 複數個介電層分別位於每一該些奇數層之該第一型電極與 該第二型電極之間、每一該些偶數層之該第一型電極與該 第二型電極之間、以及相鄰之該些奇數層與該些偶數層之 間。 2·如申清專利範圍第1項所述之多層叉合金屬電容結構,其 中每一該些奇數層之該第一型電極與該第二型電極之該第
第15頁 1222089 六、申請專利範圍 ::::及每一該些偶數層之該第一型電極與該第二型電 極之該苐一部分均具有一第一結構以及一第二妹 第一結構與該第二結構呈L型接合。 、"’ “ 3·如申請專利範圍第2項所述之多層又合金屬電容結構,其 中該些介層窗位於每一該些奇數層之該第一型電極之該第 一部分的該第一結構,以及該第二型電極之該第一部分的 該第一結構上。 4·如申請專利範圍第3項所述之多層又合金屬電容結構,其 中該些介層窗接合每一該些偶數廣之該第一型電極之該第 一部分的該第二結構,以及該第二型電極之該第一部分的 該第二結構。 5 ·如申請專利範圍第2項所述之多層又合金屬電容結構,其 中該些介層窗位於每一該些奇數層之該第一型電極之該第 一部分的該第一結構,以及該第二型電極之該第一部分的 該第二結構。 6·如申請專利範圍第5項所述之多層又合金屬電容結構,其 中該些介層窗接合每一該些偶數層之該第一型電極之該第 一部分的該第二結構,以及該第二型電極之該第一部分的 該第一結構。
第16頁 六、申請專利範圍 7·如申請專利範圍第2項所述之多層又合金屬電容結構,其 中該些介層窗位於每一該竣奇數層之該第一型電極之該第 —部分的該第二結構,以及该第二型電極之該第一部分的 該第一結構上。 8.如申請專利範圍第7項所述之多層又合金屬電容結構,其 中該些介層窗接合每一該毖偶數層之該第一型電極之該第 一部分的該第一結構,以及該第二型電極之該第一部分的 該第二結構。 9·如申請專利範圍第2項所述之多層又合金屬電容結構,其 中該些介層窗位於每一該些奇數層之該第一型電極 、 邛分的該第二結構,以及該第二型電極之該 該第二結構上。 /第部分的 電容結構, 型電極之該 該第一部分 電容結構, ’誘第一型 10·如申請專利範圍第9項所述之多層又合金屬 其令該些介層窗接合每一該些偶數層之該第— 第一部分的該第一結構,以及該第二型電 的該第一結構。 之 如申請專利範圍第1項所述之多層又合金屬 ς中在每一該些奇數層以及每一該些偶數層中 極為正極,且該第二型電極為負極。 1222089 、申請專利範圍 1 2 ·如申请專利範圍第1項所述之多層又合金屬電容結構, 其中在每一該些奇數層以及每一該些偶數層中,該第一型 電極為負極,且該第二型電極為正極。 13· —種多層又合金屬電容結構,至少包括·· 複數個奇數層; $數個偶數層分別位於每二該些奇數層之間,其中每一該 ,奇數層與每一該些偶數層均至少包括一第一型電極以及 :第二型電極,且該第一型電極以及該第二型電極均至少 ^括一第一部分以及平行之複數個第二部分相隔一預設距 別接合在該第一部分之一邊上,而該第一型電極之該 二第一,分與該第二型電極之該些第二部分互相平行叉 且每一該些偶數層之該第一型電極與該第二型電極之 f些第二部分垂直於每一該些奇數層之該第一型電極與該 一型電極之該些第二部分; 個·介電層分別位於每一該些奇數層之該第一型電極與 =一 ^型電極之間、每一該些偶數層之該第一型電極與該 一型電極之間、以及相鄰之該些奇數層與該些偶數層之 間;以及 複數個介層窗用以 型電極與每一該些 奇數層之該第二型 極, 分別電性連接每一 偶數層之該第一型 電極與每一該些偶 該些奇數層之該第一 電極,以及每一該些 數層之該第二型電 其中,每一該些奇數層之該第一型電極與該第二型電極之
第18頁 1222089 、申請專利範圍 該第 部分以及每一該些偶數層之該第一型電極與該第二 具^一第一結構以及一第二結構, 且該第一結構與該第二結構呈L型接合,而該些介層窗分別 接合相鄰之該些奇數層與該些偶數層,且該些介層窗分別 位於每一該些奇數層之該第一型電極中該第一部分之該第 一結構與該第二結構二者擇一以及該第二型電極中該第一 部分之該第一結構與該第二結構二者擇一。 14·如申請專利範圍第13項所述之多層叉合金屬電容結構 其中當該些介層窗位於每一該些奇數層之該第一型電極中 該第一部分之該第一結構,以及該第二型電極中該第一部 分之該第一結構上時,該些介層窗接合每一該些偶數層之 該第一型電極中該第一部分之該第二結構,以及該第二型 電極中該第一部分之該第二結構。 15·如申請專利範圍第13項所述之多層叉合金屬電容結構 其中當該些介層窗位於每一該些奇數層之該第一型電極中 該第一部分之該第一結構,以及該第二型電極中該第一部 分之該第二結構時,該些介層窗接合每一該些偶數層之該 第一型電極中該第一部分之該第二結構,以及該第二型電 極中該第一部分之該第一結構。 16·如申請專利範圍第13項所述之多層又合金屬電容結構 其t當該些介層窗位於每一該些奇數層之該第一型電極中
1222089 六、申請專利範圍 該第一部分之該第二結構,以及該第二型電極中該第一部 分之該第一結構上時,該些介層窗接合每一該些偶數層之 該第一型電極中該第一部分之該第一結構,以及該第二型 電極中該第一部分之該第二結構。 17. 如申請專利範圍第13項所述之多層叉合金屬電容結構, 其中當該些介層窗位於每一該些奇數層之該第一型電極中 該第一部分之該第二結構,以及該第二型電極中該第一部 分之該第二結構上時,該些介層窗接合每一該些偶數層之 該第一型電極中該第一部分之該第一結構,以及該第二型 電極中該第一部分之該第一結構。 18. 如申請專利範圍第13項所述之多層叉合金屬電容結構, 其中在每一該些奇數層以及每一該些偶數層中,該第一型 電極為正極,且該第二型電極為負極。 1 9.如申請專利範圍第1 3項所述之多層叉合金屬電容結構, 其中在每一該些奇數層以及每一該些偶數層中,該第一型 電極為負極,且該第二型電極為正極。
第20頁
TW92103956A 2003-02-25 2003-02-25 Multilevel interdigitated metal capacitor structure TWI222089B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW92103956A TWI222089B (en) 2003-02-25 2003-02-25 Multilevel interdigitated metal capacitor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW92103956A TWI222089B (en) 2003-02-25 2003-02-25 Multilevel interdigitated metal capacitor structure

Publications (2)

Publication Number Publication Date
TW200416757A TW200416757A (en) 2004-09-01
TWI222089B true TWI222089B (en) 2004-10-11

Family

ID=34432941

Family Applications (1)

Application Number Title Priority Date Filing Date
TW92103956A TWI222089B (en) 2003-02-25 2003-02-25 Multilevel interdigitated metal capacitor structure

Country Status (1)

Country Link
TW (1) TWI222089B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8116063B2 (en) 2007-10-09 2012-02-14 Realtek Semiconductor Corp. Semiconductor capacitor structure and layout pattern thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8116063B2 (en) 2007-10-09 2012-02-14 Realtek Semiconductor Corp. Semiconductor capacitor structure and layout pattern thereof

Also Published As

Publication number Publication date
TW200416757A (en) 2004-09-01

Similar Documents

Publication Publication Date Title
TWI342064B (en) Integrated circuit chips
US7348624B2 (en) Semiconductor device including a capacitor element
JP5417637B2 (ja) 積層型チップキャパシタ
US5978206A (en) Stacked-fringe integrated circuit capacitors
CN100477214C (zh) 集成电路的电容器结构及其制造方法
US20070190760A1 (en) Integrated parallel plate capacitors
JP2004502315A (ja) セラミック多層キャパシタアレイ
KR101024652B1 (ko) 캐패시터 구조체
MY131846A (en) Multi-layer capacitor and method for manufacturing same
CN100359692C (zh) 多层叉合金属电容结构
TWI222089B (en) Multilevel interdigitated metal capacitor structure
US7327011B2 (en) Multi-surfaced plate-to-plate capacitor and method of forming same
JP2000315625A (ja) 層状コンデンサ装置
JP2005108989A5 (zh)
US20090225490A1 (en) Capacitor structure
TWI675478B (zh) 金屬-氧化物-金屬電容結構
JP5774544B2 (ja) コンデンサ構造
JPS5958805A (ja) 積層インダクタ
CN110858580A (zh) 介质电容
US7342766B2 (en) On-chip capacitor
CN2746498Y (zh) 多层叉合金属电容结构
JPH0440265Y2 (zh)
TWI484643B (zh) 電容結構
US10418179B2 (en) Multilayer thin-film capacitor
TWI253313B (en) Embedded multi-layer capacitors of a printed circuit board and manufacturing method therefor

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent