TW591237B - Semiconductor wafer and testing method for the same - Google Patents

Description

案號 91117403 IT發调説萌(i) 【發明領域】 本發明係有關於一種半導體晶圓 的方法。 【先前技術】 半導體積體電路的製造需要多個 封裝以及測試。測試可分成功能性 (parametric )以及燒機（burn—in 中，該半導體元件可能以晶圓、晶 °式。雖然封裝係為一個相對而言較製造業者仍經堂名壯 ^ ^ ^ , 书在封裝之後（也就 適性質和功能之前）才進行測試。 趨複雜化，雄蚀喪〗、生 逆使製造業者必須在封 晶片型態的裝置進行測試，如此一 正常#作之元件的可能。此外，隨 現由於每一半導體元件僅為多個 片的其中之一，卻可能因這其中之 造無法正常操作而遭到淘汰，大大 ”曰曰:圓尺寸的測試在此更為必要 一般而言，積體電路係被製造於 晶圓一般而言包含50到1〇〇〇個獨立 體電路之間係為稱為道標（street 立的積體電路分隔開。然後在一個 梯分割晶圓，分離晶圓上的獨立積

及測試切割後半導體晶圓 製程，包含設計、製造、 (functional )、參數性 )的方法。在這些方法 片或封裝構造的型態測 昂貴的步驟，但是半導體 是擔保半導體裝置具有合 隨著半導體元件的結構曰 裝製程之前對晶圓裂態& 來，便能降低封裝到無法 著多晶片封裝構造的出％ 設置在多晶片承載件Λ = a?構 一有損壞而使整個封# 0 地浪費製造成本，因此曰曰 ^ /倜 一半導體晶圓上，# ^ 治積體電路。晶圓上& ^ indices)的空間’介 分割的製程中，沿著 體電路形 該道

λπρ；98. Ptc

戍聲;，⑵ 偏晶片。 因此铼亡的獨立積體電路係以陣列的方式整齊地分佈， 目騎，曰曰r圓層次的測試能大幅降低測試的時間以及花費。 之〜係：^ 3:則式係在前述分割製程之前進行，最大的原因 晶片，二曰曰二'則甙係利用以整個晶圓之中心為準，定位各個 構有些i=ί分!1製程後得到的晶片與與原來未分割前之座 成後大困擾…，沒些個別晶片的微小差異在測試過程中卻造 連接接駐料二使得晶圓上之部分待測晶片無法與測試機台的 片。舍::背、’ 2致於無法測試或是無法正確地測試該晶 重要原】，，注意！!是，分割製程也是造成積體電路損壞的 在分匈4 目丽採用在分割製程之前測試，雖然能確定 經過1宝丨刚士哪些積體電路的性質和功能健全，卻不能確定 ^刀割之中，這些積體電路是否會受到損傷。 【發:月ί:】一種測試方法用以克服或至少改善上述問題。 服ί tt::t提供一種測試分割後之晶圓的方法，能， 方二、$丨二Z二:程造成的晶片位移問題，且仍容許以系列# 費。 曰曰片’而降低整體測試的時間以及茬 為了達成上述及其他之目的 丄々 元件，其包含複數個區域，且右2明提供種半導體晶圓 每一區域中。本發明之特徵係^數個陣列排列之晶片設於 冰私兮曰圓夕夂 為至少有二個準標（fiducial mark)设於δ亥曰曰固之母—區域中。根據本發

I 00528. ptc 補充 月 修正 曰 A號9川7繼 五、發明說明（3) 月之 K ；^例’該至少二個準標待位於备—p 該準標係可為十字开η “ 母£域的兩對角 句卞子形或其他形狀之圖案。 :::另包含一種測試方法，用以測試分割後之晶圓，該 备’一 ^ :下步驟。首先，將分割後晶圓劃分為多個區域， 含複數個晶片以及至少兩個準標，每-晶片包含 ==，該接！可為突塊接點。該至少兩個準標不限於 /的亩^秦上之十字形或其他形狀之圖案，亦可為晶圓上晶 m角邊緣或線路特徵。接著，尋找該晶圓之多個區域之 夕兩個準標，藉此利用一圖案辨識系統（pattern rrr—niiiQn/ystem)得到該區域中每—晶片之座標，據此 欢測益之連接接點，使該檢測器之連接接點與該第一 區域中晶片的接點電性連接。之後，再尋找該晶圓之其他任 口區域=至少兩個準標，藉此利用該圖案辨識系統得到其他 區ί中晶片之座標，據此置放該檢測器之連接接點，使該檢 測器之連接接點與每一區域中晶片的接點形成電性連接。 本發明另提供一種決定晶圓上劃分區域數目的方法。首 先’將一分割過之晶圓界定成η個區域，其中每一個區域包 含複數個陣列排列之晶片以及至少兩個準標。接著，尋找位 於該分割過晶圓η個區域之一的至少兩個準標，藉此利用一 圖案辨識系統（pattern recognition system)得到該區域 中每一晶片的座標。根據前一步驟所得之該區域中每一晶片 的座標’使該檢測器之連接接點靠近每一晶片的接點，並同 時評估該檢測器之連接接點與晶片接點之間

00528. ptc 第8頁

的位置偏差·，若所得之位置偏差大於一預先設定可容 值，則以每次至少增加一個晶圓分割區域的方式，重禮i 界定區域、獲得座標以及評估位置誤差之步驟，直曰= 上每一晶片之接點在評估位置誤差之步驟所得之位置^ = 於該預先設定可容許偏差it，此時該晶圓係、劃分個區’、 域。因此，該晶圓之最佳劃分區域數目即為f。接著， 月丨J述的測試方法，依次測試每一區域中之晶片。 本發明提供之測試方法可兼顧晶圓層次測試的特性，以 列的方式測試-晶圓上所有晶片，又能具有晶片層次债測的 特性，確認每一晶片是否為可正常操作的晶片，以得到已知 良好晶片（Known Good Die， KGD)。 為了讓本發明之上述和其他目的、特徵、和優點能更明 顯，下文特舉本發明較佳實施例，並配合所附圖示，作 說明如下。 【發明說明】 參照第1圖，標號100的元件係為本發明—實施例之半導體 晶圓元件二該半導體晶圓元件⑽主要包含包含複數個區域 M-Au ’且每一個區域都有兩個十字形準標1〇2位於每一區域 的兩對角。第2圖係為A2區域的放大圖，有複數個陣列排列 之晶片104設於A2區域中。該準標係亦可為其他形狀之圖 利用刖述之半導體晶圓元件j 〇〇，本發明提供—種測試方 法，用以測試分割後之晶圓。如第i圖所示，一般而言，晶 圓的分割製程係將待分割之晶圓丨〇 〇黏接在一膠帶

案號 91117403__年月日_修正___ 五、發明說明（5) 106上，並將該膠帶固定於一晶圓架1〇8 (wafer frame )中 央開口處11 0，再將該晶圓架1 〇 8固接於一分割機器，以刀具 沿著晶圓上之道標112 (street indices)分割（如第2圖所 示），得到複數個晶片1 0 4 (如第3圖所示）。如第3圖所 示’該晶圓100雖然已被分割成複數個晶片1〇4，由於仍黏接 在膠帶1 0 6上，因此仍保持原來陣列式的分佈，但是經過刀 具分割後將造成各個晶片間相對位置的改變。本發明利用前 述晶圓元件1 0 0，分別對個別區域\ —Ai6的晶片進行定位，提 供操作者在測試分割後之晶圓上的晶片時，能較準確地定 位，藉此克服或改善分割製程造成的晶片位移問題。 本發明提供之測試方法包含以下步驟，首先，提供前述之 劃分為多個區域的分割後晶圓，如第1圖所示，在該實施例 中5玄晶圓被劃分成區域\ _A16，如第3圖所示，每一區域皆包 含複數個晶片1 0 4以及至少兩個準標1 〇 2。在此方法中，該至 少兩個準標僅需用以定位該區域即可，因此該至少兩個準標 不限於外加之圖案，亦可為每一區域之至少兩對角之晶片的 直角邊緣或線路特徵。參見第4圖，每一晶片1 〇4包含複數個 接點11 4。 接著’選擇欲定位之區域（例如A2 )，尋找A2區域的兩個 十字形準標1 0 2，藉此利用一圖案辨識系統（p a 11 e r η recognition system )得到A2區域中每一晶片i〇4之座標。 如第4圖所示，根據、區域中每一晶片1〇4之座標置放一檢 測器11 6，使該檢測器1丨6之連接接點丨丨8與、區域中晶片

00528. ptc 第10頁

1 04的接點11 4電性連接。該檢測器丨i 6可以是經常用於晶圓 層次測试系統（wafer levei testing system)之摘測卡 (probe card ) 〇 應注意的是’在獲得、區域中每一晶片丨〇4的座標後，根 據檢測器11 6本身的設計，可一次同時偵測區域中所有晶片 1 04之接點11 4，或是分次偵測部分或單一晶片丨〇4之接點 114 ° 接下來’可對下一區域（、區域）進行上述定位以及偵測 的動作’以此類推直到該晶圓丨〇 〇上所有區域的晶片丨〇 4都被 測試完為止。 由於本發明係利用小區域定位之方式降低分割後晶片定位 的誤差’因此本發明另提供決定晶圓上劃分區域數目的方 法。首先’提供一分割過之晶圓丨〇 〇，該晶圓丨〇 〇包含複數個 陣列排列之晶片1 04，每一個晶片具有複數個接點i i 4。然 後’參照第6a圖，將該分割過之晶圓1〇〇界定成4個區域Αι ’ —A/ ’其中每一個區域包含至少兩個準標1〇2。先尋找位於 該分割過晶圓4個區域iAi ’的至少兩個準標，藉此利用圖案 辨識系統得到Ai ’區域中每一晶片1 〇 4的座標。 參照第6b圖，根據前一步驟所得之^，區域中晶片丨〇4的座 標’使該檢測器11 6之連接接點靠近晶片1 〇4的接點11 4，並 同時評估該檢測器1丨6之連接接點1 1 8與晶片1 〇4的接點11 4之 間的位置偏差。根據本發明一實施例，檢測器丨丨6之連接接 點11 8最佳係對準晶片i 〇4的接點i! 4之中心，

00528. ptc 第11頁 5m 補鳥 1 91117· 年 月 曰 修正 五 、發明說明（7) 因此’檢測器11 6之連接接點11 8與晶片1 04的接點11 4中心的 差距t’即定義為檢測器116之連接接點118與晶片1〇4的接點 11 4之間的位置偏差。 前述的評估步驟中，若所得之位置偏差t，大於該晶片接點 11 4的半徑（或寬度的一半）t，則檢測器丨丨6之連接接點u 8 勢必無法順利與晶片104的接點114發生電性連接，因此要繼 續縮小晶圓100上定位區域Αι，—的範圍，也就是需增加晶 圓分割區域的數目，並針對新界定之區域重複進行定座標以 及評估位置誤差之步驟，直到該晶圓上每一晶片之接點^評 估位置誤差之步驟所得之位置偏差t，小於該預先設定可容許 ，，值t之後，此時該晶圓被劃分之區域數目即為最佳之劃 :^ 目。然後，同一批次的晶圓，皆可根據該最佳之劃 为:域數目而繼續進行前述分區定位以及晶片測試之步驟: 曰ίΠί);一種晶圓層次的測試方法，可克服或至少改善 :、高：°後因、晶片產生位移而造成的定位問題，這個方法 ^^"Γ於測試裸晶圓（bare wafer)，亦適用於測試已锃 5 \化之曰曰曰® (如第5圖所示），使檢測器116之連接接點 的電：連利接與分割後之突塊化晶圓的突塊接點1 2。形成暫時性 本ΪΞ本2 =前述較佳實施例揭示，然其並非用以限定 ♦知乃’任何熟習此技蔽 疋 内，卷1议π者在不脫離本發明之精神和範圍 Ζ田可作各種之更動與修改。因此本發明之伴嘈r图= 後附之中請㈣範㈣界定者為 ^保h圍虽視

案號91117403_年月曰 修正_ 圖式簡單說明 【圖示說明】 第1圖：根據本發明一實施例之半導體晶圓及其他固定元 件之上視圖， 第2圖：第1圖半導體晶圓A2區域分割前之放大上視圖； 第3圖：第1圖半導體晶圓A2區域分割後之上視圖； 第4圖：根據本發明之一實施例，檢測器與待測晶片形成 暫時性電性連接之剖面圖；以及 第5圖：根據本發明另一實施例，檢測器與待測突塊化晶 片形成暫時性電性連接之剖面圖 第6a圖：根據本發明另一實施例之半導體晶圓元件之上視 圖；以及 第6b圖：根據本發明之一實施例，檢測器靠近第6a圖半導 體晶圓結構Ai ’區域之待測晶片以評估位置偏差之步驟的剖 面圖 。 【圖號說明】 100 半導體晶圓 102 準標 104 晶片 106 膠帶 108 晶圓架 110 開口 112 道標 114 接點 116 檢測器 118 連接接點 120 突塊接點 Ai 〜An B 區域 ，〜 A4， 區域

00528. ptc 第13頁

Claims (1)

1. 591237 r ： .V.·'.;

   I-91117403 六、申請專利範圍 1、 一種半導體晶圓，其包含： 複數個區域； 複數個陣列排列之晶片設於每一區域中；以及 至少二個準標（fiducial mark)設於每一區域中。 2、 依申請專利範圍第1項之半導體晶圓，其中該至少二 標係位於每一區之兩對角。 > 3、依申請專利範圍第i項之半導體晶圓，其中該至少二 標係為圖案。 一LJ準 4、 依申請專利範圍第3項之半導體晶圓，其中該至少二個 標係為十字形圖案。 / 5、 一種半導體晶圓測試方法，其包含下列步驟： 提供一分割過之晶圓包含至少一第一區域以及一第二區 域，其中該第一區域以及第二區域皆各包含至少兩個準標以 及複數個陣列排列之晶片，每一個晶片具有複數個接點Γ 提供一檢測器具有複數個連接接點； 哥找該晶圓之第一區域的至少兩個準標，藉此利用一圖案 辨谶系統（pattern recognition system)得到該第一區域 中每一晶片的座標； 根據第一區域中每一晶片的座標置放該檢測器之連接接 點，使該檢測器之連接接點與該第一區域中晶片的接點電性

   00528. ptc 第14頁 591237 ,々-r ’年V 于 ._ _t案號91117403_年月曰 修正_ 六、申請專利範圍 連接； 尋找該晶圓之第二區域的至少兩個準標，藉此利用該圖案 辨識系統得到該第二區域中每一晶片的座標；以及 根據第二區域中每一晶片的座標置放該檢測器之連接接 點，使該檢測器之連接接點與該第二區域中晶片的接點電性 連接。 6、 依申請專利範圍第5項之半導體晶圓測試方法5其中該 晶片之接點係為突塊接點。 7、 依申請專利範圍第5項之半導體晶圓測試方法，其中該至 少二個準標係位於該第一區域的兩對角。 8、 依申請專利範圍第5項之半導體晶圓測試方法，其中該至 少二個準標係為圖案。 9、 依申請專利範圍第5項之半導體晶圓測試方法，其中該至 少二個準標係為該第一區域兩對角晶片的直角邊緣。 1 〇、依申請專利範圍第5項之半導體晶圓測試方法，其中該 至少二個準標係為該第一區域兩對角晶片的線路特徵。 11、一種半導體晶圓測試方法，其包含下列步驟： a )提供一分割過之晶圓包含複數個陣列排列之晶片，每

   00528. ptc 第15頁

   一個晶片具有複數個接點； b)提供一檢測器具有複數個連接接點，· C)將时割過之晶圓界定如個區域’，其一個 含至少兩個準標； + d )尋找位於該分割過晶圓n個區域之一的至少兩個準標， 藉此利用圖案辨硪系統（pattern recognition system ) 得到該區域中每一晶片的座標； e) 根據步^驟(〇所得該區域中每一晶片的座標使該檢測器 之連接接點靠近每一晶片的接點，並同時評估該檢測器之連 接接點與晶片接點之間的位置偏差； f) 若根據步驟e)所得之位置偏差大於一預先設定可容許 偏差值’則重複進行進行步驟(：）至步驟d)但每次至少增加一 個晶圓分割區域，直到該晶圓上每一晶片之接點根據步驟e) 所得之位置偏差小於該預先設定可容許偏差值，此時該晶圓 係劃分為f個區域，且每一區域包含至少兩個準標； g)在步驟f)之後，尋找位於該分割過晶圓f個區域之一的 至少兩個準標，藉此利用該圖案辨識系統得到該區域中每一 晶片的座標； h)根據步驟g)所得該區域中每一晶片的座標置放該該檢 測器之連接接點，使該檢測器之連接接點與晶片的接點電性 連接。 1 2、依申請專利範圍第丨丨項之半導體晶圓測試方法，其中該 晶片之接點係為突塊接點。

   00528. ptc 第16頁 591237 災 9· 2 5 “τ , ;； ’ » ( ' _抑九丨案號91117403_年月日__ 六、申請專利範圍 1 3、依申請專利範圍第11項之半導體晶圓測試方法，其中該 至少二個準標係位於該第一區域的兩對角。 1 4、依申請專利範圍第11項之半導體晶圓測試方法，其中該 至少二個準標係為圖案。 1 5、依申請專利範圍第11項之半導體晶圓測試方法，其中該 至少二個準標係為該第一區域兩對角晶片的直角邊緣。 1 6、依申請專利範圍第11項之半導體晶圓測試方法，其中該 至少二個準標係為該第一區域兩對角晶片的線路特徵。

   00528. ptc 第17頁