TW577192B - Method and device for depressing echo effect in circuit - Google Patents
Method and device for depressing echo effect in circuit Download PDFInfo
- Publication number
- TW577192B TW577192B TW91134246A TW91134246A TW577192B TW 577192 B TW577192 B TW 577192B TW 91134246 A TW91134246 A TW 91134246A TW 91134246 A TW91134246 A TW 91134246A TW 577192 B TW577192 B TW 577192B
- Authority
- TW
- Taiwan
- Prior art keywords
- current
- compensation
- main
- circuit
- control signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
577192 五、發明說明(1) 發明領域: 本發明是關於一種抑制電路中回響效應的方法。尤指 一種利用在差動電流模式對(differential current mode p a i r )上,使電流源分流,讓小部分電流補償主電流所產 生的震盪現象,以抑制回響效應的方法。 發明背景: 在電子電路中,含有放大器的設計電路相當的普遍, 而利用差動對(differential pair)的放大器更是一種常 見的放大器形式。差動對的應用有許多種形式,其中有一 種是利用電流為輸入的差動電流模式對(d i f f e r e n t i a 1 current mode pair)。這種模式的差動對目前在業界受到 相當廣泛地應用。 請參照圖一,此為差動電流模式對之前處理裝置圖, 利用一前處理裝置1,使輸出電流8 a、8 b能在不同時間以 差分形式輸入下一級電路9。該前處理裝置1包括了 一電流 源1 0,複數個電路開關1 1 a、1 1 b及一電路開關控制信號 1 3 a、1 3 b。然而,輸入下一級電路9的電流波形有以下幾 點需要考慮。首先是上升時間(r i s i n g t i m e )的問題:所 謂的上升時間是指電流從一個準位到另一準位所花的時 間,理論上希望上升時間為0,也就是瞬間能夠達成,因 為上升時間的快慢影響反應的快慢,特別是對一些要求快 速精密的控制而言,更是希望儘量讓上升時間趨近於0。 其次是工作點的問題:工作點是指兩個差分信號波形的交
577192 五、發明說明(2) 會點,為了避免工作點過高或過低所造成的誤動作,工作 點需以居中為宜。第三個問題是電路中回響效應(r i n g back)的問題。造成的原因有二:首先是所謂的電源彈升 (P 〇 w e r b 〇 u n c i n g )現象。電源彈升是指電路開關在開關的 瞬間會有脈衝的產生,使得輸出電流8 a、8 b有隨著時間上 下震盪的現象發生。當所產生的波動大於下一級電路9容 許的範圍時,會使下一級電路9產生誤判的現象,影響正 常的工作。其次就是電路受到電性的影響:差動對中兩個 電路開關1 1 a、1 1 b的運作是一開一關地轉換,當兩個電路 開關1 1 a、1 1 b同開的瞬間,暫態上電流無法進入下一級電 路9,而暫時在電路内停留,等到兩個電路開關1 1 a、1 1 b 之一恢復為該關,使電路恢復導通的瞬間,停留在電路中 的電流宣洩而出,使得下一級電路9之輸入電流突然增加 的現象。這個現象會連帶使輸出電流的震盪現象變得更劇 烈,嚴重影響下一級電路9正常的工作。請參照圖二,此 即為電路中回響效應的現象。電流在暫態時會有上下震盪 的情況發生也就是所謂〇 v e r s h ο 〇 t i n g及undershooting。 由圖二可見,輸出電流8a、8 b因上下震盪的現象而有兩個 相對高點:電流高點2 1與電流次高點2 3,以及電流低點 22。這種現象即所謂電路中的回響效應。為了避免下一級 電路9產生誤動作,業界通常會要求前處理裝置1要能使電 流波形穩定平滑,也就是圖二中的點2 1與低點2 2的差△ I 儘可能的小。 目前工業界為了避免上述問題,並在其中求取平衡的
577192 五、發明說明(3) 作法是讓兩個電路開關1 1 a、1 1 b不同時間動作,以避免兩 電路開關1 1 a、1 1 b同開的情況發生。舉例來說:當電路開 關1 1 a要進行關的動作而1 1 b要進行開的動作時,會讓執行 關動作的電路開關1 1 a先動作,等關的動作完成使電路導 通後,另一個電路開關1 1 b執行開的動作。這樣的作法除 了避免兩個電路開關1 1 a、1 1 b同時開關所造成的突波衝 擊,也可以避免兩個電路開關1 1 a、11 b同開造成電源彈升 的情況發生。但是,這樣的作法卻會讓上升時間變慢以及 工作點偏低的缺點發生。為了根本解決這個問題,本案發 明人經過一番潛心模擬與實驗,終於成功研發出本發明, 針對這個問題予以有效的解決。 發明概述: 本發明的主要目的是提供一種抑制電路中回響效應的 方法與裝置。尤指一種利用在差動電流模式對 (differential current mode pair)上,使電流源分流, 讓小部分電流補償主電流所產生的震盪現象,以抑制回響 效應的方法。 本發明的次要目的是提供一種輸出波形之上升時間及 工作點可依所需調整的抑制電路中回響效應的方法。 本發明的另一目的是提供一種改善下一級電路輸入波 形,.但總電流量及其他電路特性仍保持不變的抑制電路中 回響效應方法。 為了達到上述目的,本發明提供一種方法,包括以下
577192 五、發明說明(4) 步驟:
Stepl :找出最佳之一分流係數及一延遲時間;
Step2 :依該分流係數將原電路修改成一主電流組及一補 償電流組,其中該補償電流組依該延遲時間比該 主電流組延遲輸入;
Step3 :將該主電流組及該補償電流組之共同輸入至一下 一級電路; 以及一種裝置,包括有: 一主電流組,輸出至該下一級電路,更包括有: 一主電源,產生一主電流輸入; 一主電路開關,連接該主電源,使電路因該主電路開 關而開路或斷路;以及 一主控制信號產生器,依預定時間輸入一主控制信號 至該主電路開關,以控制該主電路開關作用時間; 一補償電流組,與該主電流源組並聯,並共同輸出於該 下一級電路,更包括有: 一補償電源,產生一補償電流輸入; 一補償電路開關,連接該補償電源,使電路因開關而 開路或斷路;以及 一補償控制信號產生器,依預定時間輸入一補償控制 信號至該補償電路開關,以控制該補償電路開關作 用時間; 以及 一時間延遲器,使補償控制信號比該主控制信號延遲依
577192 五、發明說明(5) 段時間輸入電路開關,利用這個時間差,讓該補償電 流降低主電流的波動幅度,使得主電流及補償電流的 相加值趨於一定值,藉此抑制回響現象; 其中,該主電流組之該主電流與該補償電流組之該補償 電比例由一分流係數決定。 為使 貴審查委員能對本發明之特徵、目的及功能有 更進一步的認知與瞭解,茲配合圖式詳細說明如後: 發明的詳細說明: 由前述可知,當兩電路開關1 1 a、1 1 b不同時作用時, 可以避免電源彈升的效應,但仍無法完全解決回響效應的 影響。本案發明人據此,研發出一可徹底解決的方法。 如前圖二所述,輸出電流8 a、8 b產生的波動即所謂回響效 應,由於在電流的暫態中,會有上下震盪 (overshooting、undershooting)的現象,使得電流本身 會有波動的情況發生。而波動最主要的震幅就是前面三個 震幅較大的點:電流高點2卜電流低點2 2以及電流次高點 2 3所造成,因此只要減低這三個點的波動量,大致上就可 抑制整個回響效應。本發明的作法,是利用一補償機制, 給予主電流波形適當的補償,當主電流在電流高點2 1及電 流次高點2 3時補償較少的電流,而在電流低點2 2時補償較 多的電流,使得輸出電流8 a、8 b的波形變動保持在一定範 圍内,以符合下一級電路9的輸入要求。 請參閱圖三,此為本發明之一實施例。由於下一級電
第10頁 577192 五、發明說明(6) 路9有輸入電流或電壓的限制’故必須維持總輸入電流或 電壓不變,本發明的作法,就是利用原本的前處理裝置1 輸入分成兩部分:一主電流組5及一補償電流組7。主電流 組5輸出至下一級電路9。主電流組5由以下所組成:一主 電源5 0,產生^一主電流5 0 0輸入。電流輸入的方法很多’ 比如說一個電流源或是一個電壓源串接一電阻’也可以是 依附電流源或電壓源的形式。一主電路開關5 1 a及5 1 b,連 接該主電源5 0,使電路因該主電路開關5 1 a及5 1 b而開路或 斷路。以及一主控制信號53a及53b,依預定時間由外界輸 入至該主電路開關5 1 a及5 1 b,以控制該主電路開關5 1 a及 5 1 b的作用時間。最後將主輸出電流5 8 a及5 8 b輸出主電流 組。補償電流組7跟主電流組5構造相似’補償電流組7與 該主電流源組5並聯,並共同輸出於下一級電路9,補償電 及78b輸出主電流組7由以下所組成:一補償電源70,產生 一補償電流7 〇 〇輸入,其形式跟主電源5 0一樣可為一個電 流源或是一個電壓源串接一電阻,也可以是依附電流源或 電壓源的形式。一補償電路開關7 1 a及7 1 b,連接該補償電 源7 0,使電路因補償電路開關71 a及7 1 b而開路或斷路;以 及一補償控制信號73a及73b,由外界輸入至該補償電路開 關7 1 a及7 1 b,以控制該補償電路開關7 1 a及7 1 b的作用日夺 間,最後將主輸出電流7 8 a流組。主電流5 0 0與補償電流 7 0 0相加後仍與原本的電流1 0相等,也就是輸出電流8 a = 5 8a + 7 8a、8b = 5 8b + 7 8b等於原來電流10的總量。 由於本實施例左右對稱,為簡化敘述,將以敘述主t
第11頁 577192 五、發明說明(7) 流組5及補償電流組7的左半電路也就是樣號尾帶有a的電 路為主。本發明設計原理是讓一特定量的補償電流7⑽遲 延一段時間進入,使其所產生的回響效應剛好可以補償主 電流5 0 0的回響效應。由於主電流組5及補償電流組7的電 路相似,所以上升時間也相似。輸入的時間點大概在主電 流5 0 0到達電流高點2 1時候,輸入補償電流7 0 0,由於補償 電流7 0 0小於主電流5 0 0,所引起的回響效應也就相對較 小,利用這個特性,來當作主電流5 0 0的補償。也就是 說,當主電流5 0 0到達電流高點2 1時候,輸入補償電流 7 0 0,此時主電流5 0 0開始下降,而輸入補償電流7 0 0開始 拉升,正好可以補償主電流5 0 0的缺口。當補償電流5 0 0來 到其電流高點2 1的時候,可以補償主電流5 〇 〇在電流低點 22的狀況。當補償電流7〇〇開始因丁震盪而在電流低點22 時’此時主電流5 0 0升高至電流次高點2 3,也符合高電流 補償小的特性’使得主輸出電流58&與補償輸出電流78a的 加總值幾乎不變。這個方法除了在補償電流70 0輸入前的 極短暫時間外,輸出至下一級電路9的總輸出電流8a、⑽ 可以說是不變的,而且兩者如此搭配正好抵銷回響效應的 影響,使輸出波形平滑,而達到抑制回響現象的目的。 、本發明的首先要解決的問題是如何定義主電流5 〇 〇與 補償電流7 0 0之間的比你|。该個县 ^ s a a 例坆個疋一個重要的參數。原因 疋如果將主電:爪5〇〇與補償電流7〇〇的比例取得過大或過 小’則補償電流7 〇 〇就合翻禍$尤g & 佶誧柃4里士 4 4尤θ超過或不足所需補償值,不只會 使補i貝效果大打折^ ,生$么、、土、* 、 甚至"、、法達到補償的效果。將輸出
第12頁 577192 五、發明說明(8) 電流8a、8b為1來說,此時的補償電流7 0 0分量為1/A,主 電流分量為A- 1 /A,依據電路模擬所得的結果,A值約在1 5 〜2 0之間。也就是說補償電流7 0 0約為主電流5 0 0的5%〜6. 7°/〇 左右,所產生補償的效果最好。 第二個問題是:該延遲多久時間才輸入補償電流7 0 0 較好?由於本發明是利用時間差來補償主電流5 0 0,故輸 入的時間非常重要。如果輸入時間不對,非但沒有補償的 效果,還會使回響效應更嚴重。該延遲多久時間與電路配 置及各電路元件相關,大致上的時間點是在主電流5 0 0到 達電流高點2 1時,輸入該補償電流7 0 0。以本實施例的為 例,經實驗結果,補償電流7 0 0在比主電流5 0 0晚0 . 8奈秒 時,補償效果最佳。 請參閱圖四A、圖四B及圖四C,此為本發明於輸出側 電流示意圖。A、B、C三個圖橫軸都是時間,圖四A為主輸 出電流5 8 a的電流波形圖,圖四B為補償輸出電流7 8 a的電 流波形圖,圖四C為主輸出電流5 8 a及補償輸出電流7 8 a電 流值加總後之輸出電流8 a。由圖五C可以看到,利用本發 明之原理以及補償原則:高電流時補少,低電流時補償多 的特性,確實可以將波形震盪的幅度降低。 請參閱圖五A、圖五B及圖五C。圖五A為理想中進入下 一級電路9之電流波形示意圖,圖五B為傳統技術所產生之 電流波形示意圖;圖五C為利用本發明之電流波形示意 圖。將圖五C與圖五B作一比較,明顯可見波形的波動的幅 度變小了 ,甚至可以說已經是非常的平順,跟圖五A比起
第13頁 577192 五、發明說明(9) 來,幾乎可以說是相當接近。除了可以降低下一級電路9 誤動作的可能性外,更可見本發明的進步性。 利用本發明,由於回響效應明顯受到抑制,使得在發 明背景中所述必須考慮的三個問題得到簡化,也就是只要 考慮上升時間和工作點即可,所以在電路設計上可以得到 有較大的自由度,連帶使電路的輸出品值得到提升。
唯以上所述者,僅為本發明之較佳實施例,當不能以 之限制本發明的範圍。即大凡依本發明申請專利範圍所做 之均等變化及修飾,仍將不失本發明之要義所在,亦不脫 離本發明之精神和範圍,故都應視為本發明的進一步實施 狀況。
第14頁 577192 圖式簡單說明 圖式之簡要說明: 圖一係為差動電流模式對之前處理裝置圖 圖二係為電路中回響效應的現象 圖三係為本發明之一實施例 圖四A、圖四B及圖四C係為本發明輸出側示意圖 圖五A係為理想中進入下一級電路之電流波形示意圖 圖五B係為傳統技術所產生之電流波形示意圖 圖五C係為利用本發明之電流波形示意圖。 圖號說明: 卜前處理裝置 1 0 -電流源 1 la、1 lb-電路開關 13a、13b-控制信號 2 1 -高點電流 2 2 -低點電流 2 3-次高點電流 5-主電流組 5 0-主電源 5 0 0 -主電流 5 1 a、5卜主電路開關 5 1 a、5 1 -主控制信號 5 8a、58b-主輸出電流 7-補償電流組
第15頁 577192 圖式簡單說明 7 0 -補償電源 7 0 0 -補償電流 71a、71b-補償電路開關 7 3 a、7 3 b -補償控制信號 78a、78b-補償輸出電流 8 a、8 b -輸出電流 9-下一級電路 第16頁
Claims (1)
- 577192 六、申請專利範圍 •1. 一種抑制電路中回響效應的方法,將一輸入電流源分流 成一小部分電流及一大部分電流,該小部分電流係補償 該大部分電流所產生的震盪現象,以抑制回響效應,該 方法包括以下步驟: a:找出一最佳分流係數及一最佳延遲時間; b :依該分流係數將原電路修改成一主電流組及一補償 電流組;其中該補償電流組依該延遲時間比主電流 組延遲輸入; c:將該主電流組及該補償電流組之共同輸入至一下一 級電路; 其中,該下一級電路所輸入總電流量及其他電路特性則 仍保持不變。 2 .如申請專利範圍第1項所述之方法,其中該主電流組, 更包括有: 一主電源,產生一主電流輸入; 一主電路開關,連接該主電源,使電路因該主電路開關 而開路或斷路;以及 一主控制信號,依預定時間輸入至該主電路開關,以控 制該主電路開關作用時間。 3 .如申請專利範圍第1項所述之方法,其中該補償電流組 與該主電流源組並聯且共同輸入至該下一級電路,該補 償電流組更包括有: 一補償電源,產生一補償電流輸入; 一補償電路開關,連接該補償電源,使電路因開關而開第17頁 577192 六、申請專利範圍 路或斷路;以及 一補償控制信號,輸入並控制至該補償電路開關的信 號。 4 .如申請專利範圍第1項所述之方法,其中該主電源與該 補償電源可為一電流源及一電壓源之一者。 5 .如申請專利範圍第4項所述之方法,其中該主電源與該 補償電源可為一獨立電源(independent source)及一依 附電源(dependent source)之一者。 6 .如申請專利範圍第1項所述之方法,其中該延遲時間為 該補償控制信號比該主控制信號延遲輸入電路的時間 差,藉此該補償電流降低主電流的波動幅度,使得主電 流及補償電流的相加值趨於一定值,使波形穩定,抑制 回響現象。 7. 如申請專利範圍第1項所述之方法,其中該分流係數係 決定該補償電流以及該主電流比例。 8. 如申請專利範圍第1所述之方法,其中該主電路開關及 該補償電路開關為係以電晶體實現之。 9. 一種抑制電路中回響效應的裝置,包括有: 一主電流組,輸出至該下一級電路,更包括有: 一主電源,產生一主電流輸入; 一主電路開關,連接該主電源,使電路因該主電路開 關而開路或斷路;以及 一主控制信號產生器,依預定時間輸入一主控制信號 至該主電路開關,以控制該主電路開關作用時間;第18頁 577192 六、申請專利範圍 一補償電流組,與該主電流源組並聯,並共同輸出於該 下一級電路,更包括有: 一補償電源,產生一補償電流輸入; 一補償電路開關,連接該補償電源,使電路因開關而開 路或斷路;以及 一補償控制信號產生器,依預定時間輸入一補償控制信 號至該補償電路開關,以控制該補償電路開關作用時 間; 以及 一時間延遲器,使補償控制信號比該主控制信號延遲依 段時間輸入電路開關,利用這個時間差,讓該補償電 流降低主電流的波動幅度’使得主電流及補償電流的 相加值趨於一定值,藉此抑制回響現象; 其中,該主電流組之該主電流與該補償電流組之該補償 電比例由一分流係數決定。 1 0 .如申請專利範圍第9所述之裝置,其中該主電源與該補 償電源可為一電流源及一電壓源之一者。 1 1.如申請專利範圍第1 0所述之裝置,其中該主電源與該 補償電源可為一獨立電源(independent source)及一 依附電源(dependent source)之一者。 1 2 .如申請專利範圍第9所述之裝置,其中該主電路開關及 該補償電路開關為係以電晶體實現之。第19頁
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW91134246A TW577192B (en) | 2002-11-26 | 2002-11-26 | Method and device for depressing echo effect in circuit |
US10/716,518 US20040100147A1 (en) | 2002-11-26 | 2003-11-20 | Apparatus for inhibiting ring back effect of circuit and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW91134246A TW577192B (en) | 2002-11-26 | 2002-11-26 | Method and device for depressing echo effect in circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
TW577192B true TW577192B (en) | 2004-02-21 |
TW200409453A TW200409453A (en) | 2004-06-01 |
Family
ID=32322969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW91134246A TW577192B (en) | 2002-11-26 | 2002-11-26 | Method and device for depressing echo effect in circuit |
Country Status (2)
Country | Link |
---|---|
US (1) | US20040100147A1 (zh) |
TW (1) | TW577192B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9660642B2 (en) * | 2015-07-07 | 2017-05-23 | Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. | Expansion control circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5864587A (en) * | 1995-06-06 | 1999-01-26 | Lsi Logic Corporation | Differential signal receiver |
US5945863A (en) * | 1997-06-18 | 1999-08-31 | Applied Micro Circuits Corporation | Analog delay circuit |
US6133773A (en) * | 1997-10-10 | 2000-10-17 | Rambus Inc | Variable delay element |
US6037842A (en) * | 1998-04-21 | 2000-03-14 | Applied Micro Circuits Corporation | Complementary metal-oxide semiconductor voltage controlled oscillator (CMOS VCO) |
-
2002
- 2002-11-26 TW TW91134246A patent/TW577192B/zh not_active IP Right Cessation
-
2003
- 2003-11-20 US US10/716,518 patent/US20040100147A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20040100147A1 (en) | 2004-05-27 |
TW200409453A (en) | 2004-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1217744B1 (en) | An output buffer with constant switching current | |
US20050237094A1 (en) | Impedance controlled output driver | |
KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
US7728630B1 (en) | Method and apparatus for a process, voltage, and temperature variation tolerant semiconductor device | |
TWI516895B (zh) | 低壓差穩壓裝置以及緩衝級電路 | |
KR100192628B1 (ko) | 온도 보상 회로 | |
US10749511B2 (en) | IO circuit and access control signal generation circuit for IO circuit | |
US9829904B2 (en) | Low-pass filter circuit and power supply device | |
US20220345115A1 (en) | Bias generation circuit, buffer circuit including the bias generation circuit and semiconductor system including the buffer circuit | |
US10848154B2 (en) | Level shifter and driver circuit including the level shifter | |
US20020030535A1 (en) | Dynamic bias circuitry utilizing early voltage clamp and translinear techniques | |
KR101535224B1 (ko) | 듀티 제어회로 및 이를 구비하는 반도체 장치 | |
TW577192B (en) | Method and device for depressing echo effect in circuit | |
CN101053157A (zh) | 具有输入滞后的快速开关电路 | |
US6377095B1 (en) | Digital-edge-rate control LVDS driver | |
KR20210149818A (ko) | 비교기 저전력 응답 | |
JP2005260587A (ja) | 半導体集積回路装置の入出力回路 | |
KR20200089758A (ko) | 3레벨 벅 조정기를 위한 회로 | |
JP7522041B2 (ja) | レベルシフト回路、及び電子機器 | |
US6545503B1 (en) | Output buffer for digital signals | |
US11874682B1 (en) | Voltage regulator and circuits with a voltage regulator | |
EP1030450A1 (en) | Tristate differential output stage | |
US8994415B1 (en) | Multiple VDD clock buffer | |
JP2023093292A (ja) | ゲート駆動装置 | |
JP2009060262A (ja) | 差動駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |