TW576963B - An interface for a security coprocessor - Google Patents

Description

576963 A7 B7 五、發明説明（1 ) 曼Jg範闺 本發明和處理之領域有關，更明確地說，本發明和一安 全共處理器之介面有關。 t明背免 通訊網路及此等網路之用戶端數目正持續増加，再者， 於網際網路上包含企業對企業及企業對個人之線上銷售正 不斷激増，並且電訊之使用人數亦賡續增長，線上銷售及 電訊兩者為通訊網路之使用典型，其通常包含私密及敏感 性資料需要在通過不同通訊網路時受到保護。 因此，安全協定（例如傳輸層安全（TLS )、安全封包層 (SSL) 3.0、網際網路協定安全（IPSec)等等）已被發展出來 俾建構遠端系統間之安全會期，這些安全協定提供了該等 遠端系統一種方法以透過訊息交換及計算構建一安全會 期’因此可使得敏感資料在通過不同通訊網路進行傳輸時 保有安全性及防止遭篡改。 圖1說明兩段式用戶端/伺服器交換以建構安全會期， 在為安全協調階段之第一階段105中，一網路單元1〇1 (用戶端）及一網路單元103 (伺服器）交換訊息以協調介於 兩網路單元101及103間之安全性，該安全性協調包含決 定兩網路單元1 0 1及1 〇 3將使用之演算法（例如雜凑^算 法、加密演算法、壓縮演算法等），在為金鑰交換階段之 第二階段107中，網路單元101及1〇3互換金鑰資訊，第 二階段1 0 7包含網路單元丨〇 !及丨〇 3基於所選取之公開金 鑰演算法互換訊息並對接收訊息進行認證。儘管此二階段 _ —_ _-5- 本紙張尺度適用中國國家標準(CNS) A*規格(21〇 x 297公爱) 576963 A7 -—________B7 五、發明説明（2 ) "" 〜^ 足特疋基本工作會因不同安全協定而異，用於建構—安全 會期足基本工作可包括訊息擷取、訊息傳輸、金鑰產生、 密又產生、資料雜湊、資料加密、資料解密、及亂數計算 等。 執行一安全會期之建構工作是需要極大處理器能量的， 若以一普通處理器作為一網路單元之主處理器以執行此等 工作，則對網路單元之系統效能將會有負面影響，因為該 等工作將耗用大量資源，而低系統效能之結果可基於網路 單兀又功能（例如路由、切換、伺服、管理網路儲量等）而 以各類方式衝擊一網路及用戶端。 共處理器已被發展用於分擔主處理器之部份工作，某些 共處理器已被發展執行主處理器之特定基本工作（例如資 料雜湊），一特定工作共處理器之加入並無法充份分擔主 處理器之安全會期建構工作，一種替代方案係對一網路單 元加入複數個共處理器分別執行不同工作，此一替代方案 會受到實體之限制（例如用於連接卡插槽之數目）並在主處 理器及該複數個共處理器間產生多重通訊之問題。 其他共處理器已被發展用於執行建構一安全會期所需之 一項以上之工作，假設一共處理器可執行一密碼術運算 (亦即加密或解密）、一金鑰資料產生作業及一雜凑運算， 舉例而言，假設一伺服器已接收建構一 SSL 3·〇運算之要 求，該伺服器必須呼叫共處理器以對接收自一用戶端之預 備（pre-master)密文進行解密，為產生一主密文及金輪資 料’该主處理器必須對该共處理器進行2 〇次呼叫（每一雜 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 576963 五、發明説明（3

湊運算呼叫乙次）’而僅在開始建構單 主處理器已對複數個工作共處理器進行了 21::時，孩 此例所說明的，-可執行多重 ：呼叫，如 問題。 多重通訊所導致資料消耗之 儘管增加了此等共處理器’大量資源仍因建構安全备期 而耗用’-安全會期之建構可因介於該主處理器及 工作共處理器或複數個單—工作處理器間之多重通祝 ^延遲，介於CPU及共處理器間之多重通訊消耗;系统 貝源（例如匯流排資源、記憶體資源、時序循環等），對系 統之負面影響可對以下造成限制：υ可词服之安全會期 之數目；及2)系統可維持之同時安全會期數目。 I明摘要 本發明描述一種處理安全作業之方法及裝置，在一具體 實施例中，一處理器包含複數個執行單元以處理複數個安 全作業之要求，該複數執行單元基於儲存於該複數個要求 内之扣“將戎複數個要求之結果輸出至和一遠端記憶體内 之複數個要求有關之複數個輸出資料結構中，該複數個執 行單元可採和一要求佇列内之要求順序不同之順序將結果 輸出。該處理器亦包含一和該複數個執行單元耦合之要求 單元，該要求單元用於自該遠端記憶體内之要求佇列擷取 複數個要求之一部份並擷取和來自該遠端記憶體之該複數 個要求之一部份有關之輸入資料結構。再者，該要求單元 會基於該複數個執行單元之處理容量將所擷取之要求散佈 -7- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐） 裝 訂 線 五、發明説明（4 至該複數個執行單元處。 在/、月且只施例中，一種方法於一 法包含將安全作|>、自私7 王處理器執行，該方 对女王作業《複數個要求儲存於一主 ，佇列内’其中該複數個要求於該要求 ：2 < 該方法包含將和安全作業之複數 主記憶體内之複數個輸人資料貝^諸存於 數個輸出#科結構配置於主記憶體内，其中_共處 於將安全作業之複數個要求之杜果耷 ° 媒Φ，w 果窝人複數崎出資料結 構中H理料採和該要求㈣内之要求順序不同之 順序將結果寫入。並且，對複數個要求中之每—要长合 配賦-執行於主處理器之執行緒，其中該執行緒定期檢^ =存於和要求有關之輸出資料結構内之完成碼，該完成碼 才曰示該要求已由該共處理器所完成。 在一具體實施例中，一方法包含藉由一要求單元自一主 記憶體擷取複數個安全作業之要求，其中該複數個要求於 孩王記憶體内依序排列。該方法亦包含藉由該要求單元將 該等安全作業之複數個要求散佈至複數個執行單元中，該 散佈動作係基於該複數個執行單元之容量。並且，該方法 包含藉由複數個執行單元處理該等安全作業之複數個要 求。該方法包含將該等安全作業之複數個要求之結果輸出 至主記憶體内之位置，其中該等結果之輸出順序可採和該 主記憶體内之要求順序不同之順序輸出。 圖示概要描沭 本發明之具體實施例可藉由參考以下描述及說明此等具 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) A7 B7 五、發明説明（5 體實施例之所附圖示而獲致最佳了解，在圖示中所含之編 號方式為·圖7^中之元件引領號為該圖示之編號，例 如，主處理器202即位於圖2中，而不同圖示間之相同元 件則具有相同編號。 、圖1說月建構一安全會期之兩段式用戶端，伺服器間之 交換。 圖2為方塊圖說明一依據本發明具體實施例之安全作 業之處理系統。 圖3說明-依據本發明具體實施例之由共處理器212所 處理之要求格式範例。 圖4為—示意圖說明一依據本發明具體實施例之建構安 全SSL 3.0會期之範例。 圖5為-表單說明依據本發明具體實施例之㈣說明於 圖4中巨集安全作業之|本安全作業群組。 圖6為一示意圖說明依據本發明具體實施例之安全會期 建構範例。 >圖7為-表單說明依據本發明具體實施例之用於飼服器 又握作業701之基本作業群組。 圖8為—示意圖說明依據本發明具體實施例之執行單元 216-217 其中之一。 + 圖9說明-依據本發明具體實施例之流程圖，其用於處 理要求處理單元234之要求。 圖10說明-依據本發明具體實施例之流程圖，其用於 處理共處理器212之要求。 、 公釐） 本纸張尺度適財國國家標準(CNS) A4規格(21〇 •9 576963

^細述 本發明描述一種處理安全作業之方法及裝置，在以下描 ，中，其包括各式之特定詳細說明俾提供讀者對本發明之 完整了解，然而吾人應了解本發明無需此等特定詳情仍可 =以只踐，在其他實施例中，廣為人知之電路、結構及技 術並未作詳細顯示以避免模糊本發明之焦點。儘管本發明 =描述乏具體實施例係參照SSL 3 0協定，此外其他^體 實施例亦可使用其他安全協定，像是IpSec、τ l s等等。 在說明中，字詞，，安全作業”可為一原始基本之安全作 業或疋一巨集安全作業，一原始基本安全作業可為一解密 一加密作業、一雜湊作業、或用於產生一數值（像 疋岔文、金鑰;貝料等）之算術運算群組，一巨集安全作業 為一組基本安全作業。 概論 f 、本發明之一特性為介於一主處理器及一安全共處理器間 作及結果之傳輸通訊，其中該共處理器具有複數個執 仃早兀，本發明之另一特性為可由一主處理器傳送至一安 全共處理器之工作型別（特別是巨集安全作業），其中該共 處理器具有複數個執行單元，此二項特性可一齊運用，舉 例而s，在一具體實施例中，一具有複數個執行單元之安 全共處理器透過一持續流程機制接收要求並提供結果，所 接收之該等要求被視為彼此獨立，並依序分送至可使用之 該等複數個執行單元，該等要求可為巨集安全作業、可耗 用不同時間完成、且可以非循序方式完成/回送。儘管上

576963 A7 ______-__B7 五、發明説明（7 ) 述兩特性可一齊運用，其彼此相互獨立，易言之，巨集安 全作業可配合不同（例如早期技術）技術加以運用，俾在一 主處理器及一安全共處理器等等間進行工作及結果之傳輸 通訊。 統描述 圖2為一万塊圖說明依據本發明具體實施例之用於處理 安全作業 < 系統，圖2包含主處理器2 〇 2、主記憶體 204、共處理器212及要求處理器元234，主處理器 2 02、王記憶體204、及共處理器2 12和系統匯流排21〇 耦合，並且，主處理器2〇2、主記憶體2〇4及要求處理單 元234共同耦合。在一具體實施例中，要求處理單元234 可為一留駐於主記憶體2〇4及/或主處理器2〇2内之作業 或工作，且可在主處理器2〇2内執行。舉例而言，要求處 理器元2 3 4可為共處理器之驅動器，其由主處理器所執 行其中S驅動器介面為開放式SSL，然而本發明之具體 實施例並非受限於此，要求處理單元23 4可為不同型式之 硬體（像是數位邏輯）以執行上述之處理作業。 王記憶體204儲存要求佇列2〇6、輸入資料2〇8八_2〇81及 輸出資料2〇9A-209I，要求佇列2〇6藉由一佇列進行說明 及描述，然而本發明之具體實施例並非受限於此，要求佇 列206可為任何型式之資料結構用以儲存將傳送至共處理 器212之要求，其將詳述於下。在一具體實施例中，要求 佇列2 06為一環形佇列（環狀緩衝區），在一具體實施例 中，要求佇列2 06之寫入指標由要求處理單元23 4所維 __________-11- 本纸張尺度適用巾國g|家標準(CNS) A4規格(⑽χ撕公爱) 576963 A7

f 裝 訂

A7

、圖j說明依據本發明具體實施例之共處理器2 1 2所使用 、進行處理之要求格式範例，特別的是，圖3說明之要求 格式包含運算碼3〇2、資料量3()4、參數3〇6、資料長度 J 〇 8、資料指標3 i 〇及結果指標3 i 2。運算碼3 2内含〇ρ· cj)de用於判別由共處理器2丨2所進行之各種安全運算，像 '雜湊、係數取冪等之op_code，資料量304可基 於運算型式而定義出和該運算有關之不同資料量大小，例 如，用於一係數取冪運算之資料量3〇4可包含係數之大 J或者對於一雜湊運算而言則包含將被雜湊之資料大 類同^資料量3 04，參數3〇6可基於運算之型式而定義 出和運算有關之各種資料，例如，當用於產生加密/解密 金鑰之運算時，參數3G6可定義該錢之預備（叩叫 長度^豸步說明參數3G6，當進行H-MAC運算之運算 時參數306可疋義密文之長度。在一具體實施例中，參 數3 0 6對某些運算保有未定義狀態。 負料長度308足義相關輸入資料2〇8A_2〇8i内之資料結 構長度其由：貝料指標3 i 〇 (位於該要求内）所指示，並 拷貝至共處理器212内進行該要求内内定義定之安全運 算’儲存於相關輸人資料職.細内、並由資料指炉 3 1〇所指示之資料結構可基於將進行之安全運算型式而Z :不同資料，在一具體實施例中，對於一指定之運算而 言，並不需要此額外之資料結構，而毋需使用資 310，例如，對於產生亂數之運算而言，在輸入^ -13-

576963 A7 -------- —___B7 五、發明説明（10 ) ：- 208 A-208I内並典輸入資料儲存。為輔助說明儲存於此等 貝料結構内 <資料型態，以一金鑰產生運算為例，該資料 結構可包含用戶端亂數、伺服器亂數、標籤及預備 master)數。 結果指標3 1 2定義主記憶體204内之位置（輸出資料 209A-209I其中之一），於該處共處理器212可將輸出結果 寫入一貝料結構，在一具體實施例中，此寫入作業係由一 DMA寫入作業所執行，再者，在一具體實施例中，一完 成碼會置於此資料結構之末端（進一步詳述於下）。現在回 到金鑰產生運算以輔助說明，儲存於相關輸出資料2〇9a_ 2091内I資料結構可包含主金鑰、金鑰内容及完成碼。 請再參考圖2，共處理器212包含週邊元件連接（][)(：1)單 元230、發光資料傳輸（lDt)單元232、金鑰單元以斗、 要求單元2H、門鈐暫存器22〇、執行單元216A-216I、執 行單元217A-217I、亂數產生器單元218及要求緩衝區 222，上述單元共同耦合。再者，pci單元23()&[ϋτ單 元232和系統匯流排21〇耦合，PCI單元23〇及ldt單元 232於共處理器212及主記憶體2〇4内之元件間、主處理 器202及要求處理單元234之間提供通訊連接。儘管在一 具體實施例中，PCI及LDT單元用於連接系統匯流排，其 他具體實施例亦可使用不同匯流排。 執行單元216及217之數目及亂數產生器單元218之數 目係作為範例說明，並非意於限制，故在共處理器2 1 2内 可包含略少或略多之此等單元數目。有關執行單元217A- -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

裝 訂

線 576963 A7

亂圖運作將於以下參考圖8進行說明。 產生亂數以產生金鑰，金餘單元244 了將執仃早X雇⑽所需之金餘就近儲存於共處理器 2 12内’俾供後續用於處理不同之安全運算而 理器⑴外部之記憶體要求此等錢。要求單元2i4j ，入於門铃暫存器2則之數值自要切列2Q6掏取要 求，並將此等要求分送至執行單元m2⑺進行處理， 其將詳述於下。要求·緩衝區222可儲存要求單元214所掏 取之要求以供執行單元216_217處理。 八 1集安全作y 圖4為一示意圖說明依據本發明具體實施例之建構一安 全SSL 3·〇會期範例，在圖4中，一用戶端4〇1及一伺服器 4〇3互換交握訊息俾建構一安全運算，伺服器4〇3傳送一 組安全運算407、409、423及425至共處理器212，每 一組自主處理器201傳送至共處理器212之安全作業可為 一基本安全作業或一巨集安全作業。在說明於圖4之具體 實施例中，該組安全作業4〇9、423及425為巨集安全作 業’每一巨集安全作業由共處理器212之執行單元216_ 217其中之執行。 用卢端401初始傳送一用戶端問侯訊息4〇5至伺服器 4〇3，用戶端401亦可傳送附加之訊息，伺服器4〇3之主 處理器201呼叫將被共處理器212執行之亂數安全運算 4〇7，亂數產生器218產生一（或一組）亂數以回應亂數運 算407。在本發明之一具體實施例中，亂數運算々ο?為一 -15- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 五、發明説明（12 ) 由單數之基本女全運算。在本發明之另-具體實施 r 亂數安全運算為一產生亂數向量之巨集安全作業。 在=發明之另-具體實施例中，主處理器2G1呼叫之亂數 運算407將由獨立於共處理器212外之亂數產生器⑴執 仃二在本發明之另—具體實施例中，亂數在於建構一作業 又前產生，在亂數產生之後，伺服器4〇3傳送安全協調運 算至共處理器212。 f執行安全協調作業409之後，共處理器212產生一累 積交握訊息（用戶端問侯4〇5及任何選擇性訊息）之部份雜 湊，伺服器4 03使用亂數及自共處理器212之執行安全協 調運算409〈結果資料產生—組訊息傳送至用戶端4〇ι。 伺服器4 0 3傳送一伺服器問侯訊息4丨丨、證明4丨3及一伺 服器問侯完成訊息4 1 5。在本發明之另一具體實施例中， 額外之選擇性訊息可傳送至用戶端4 〇 i。 在建構SSL 3.0安全會期之金鑰交換階段中，用戶端 401會傳輸一用者金鑰交換訊息417、一改變密碼規格訊 息419、及一用戶端完成訊息421，當伺服器4〇3接收此 組4 1 7、4 1 9及4 2 1訊息之後，伺服器端之主處理器2 〇 1 呼叫一金鑰交換作業423及一完成作業425由共處理器 212執行’當執行金鑰交換安全作業423之後，共處理器 212產生1) 一解密預備（pre-master)密文、2) 一主密文及 金輪資料、以及3 )累積交握訊息之部份雜湊（雜湊之用戶 端問侯405及訊息組417、419及421)。完成作業425執 行之後，共處理器212產生1) 一解密之用戶端完成訊息、 -16 - 本紙張尺度適財S @家標準(CNS) A4規格(210X297公I) 576963 576963 A7 B7

五、發明説明（13 2 )對用戶端完成訊息4 2 1之完成雜湊、3 )對伺服器完成訊 息429之完成雜湊、以及4)以伺服器完成訊息之訊息訪、噔 碼（MAC)對伺服器完成訊息加密。使用來自金鑰交換作 業423及完成作業4251資料，伺服器4〇3將傳遞丨）確認 接收自用戶端40 i之訊息以及2)傳輸—改變密碼規格訊： 427及一伺服器完成訊息至用戶端4〇1。

裝 圖5為一表單說明用於圖4依據本發明具體實施例之巨 集安全作業之基本安全運算群組。協調安全作業4〇7、金 鑰叉換作業409、及完成作業425位於一標名隹念 全作業"之行中，該表單顯示當執行任—此等巨集安$作 業時，由共處理器2 12之執行單元216_217其中之一執行 之基本安全作業群組。當執行安全協調作業⑷、執行單 其中之—即執行2次雜凑作業。為執行金输交換 訂

作業409，執行單元216-217其中之一即執行下列作業：i -解密作業、2) 一係數算術運算群组 '以及3)22次雜湊 作業（若依TLS建構一安全會期，則需78次雜湊作業 為執行安全協調作業407，執行單元mu中之一將 執行下列作業：1)-解密作業、2)-加密作業、以及3) :2次雜湊作广執行單元216_217其中之_執行完成運算 407時會執行14次基本安全運算。 將該等基本安全作業组成巨集安全作業可以各種方式造 订，所描述發明之種種運用可依包括安全協定、資料相關 =因素而將該等基本安全作業群集成不同之巨集安全作

576963 A7 -—____ B7 五、發明説明（14 ) 圖6為一示意圖說明依據本發明具體實施例建構一安全 2期之範例，圖6乃針對圖4之安全會期建構而顯示巨集 安王作業之不同運用’在圖6中，其呼叫一伺服器完全交 握作業601而非巨集安全作業4〇7、4〇9、42 3，該伺服 器完全交握巨集安全作業6〇1將在伺服器4〇3接收訊息組 417、419及421之後被呼叫，配合單一呼叫，共處理器 2 1 2 (不包含啤叫亂數）提供所有必要之資料至主處理器 201以建構安全作業。 圖7為一表單說明依據本發明具體實施例之用於伺服器 完全交握作業70 1之基本作業群組，執行單元216_217其 中之一執行飼服器完全交握作業6〇1時即執行下列基本安 全作業：1) 一解密作業、2)2次加密作業、3) 一組係數算 術運算作業、以及4) 35次雜湊運算。因此，該執行單元 執仃約39次基本安全作業以完成伺服器完全交握作業 6 0 1，在此例中，伺服器完全交握作業6 〇 i、用者完成訊 息4 2 1並未解密，用戶端完成訊息* 2丨之所以未解密係由 於一預期之用戶端完成訊息係由共處理器212所產生，因 為該用戶端完成訊息421之内容在伺服器403接收用戶端 完成訊息4 2 1之前即已知，所預期之用戶端完成訊息可順 利產生並用於對接收之用戶端完成訊息4 2 1進行認證而無 需對用戶端完成訊息421解密。 一用戶端完全交握作業可產生一預期之伺服器完成訊 息’藉由用戶端完全交握作業，一用戶端配合一共處理器 212可對共處理器執行單一呼叫俾在自伺服器4〇1接收伺 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 576963 A7 B7 五、發明說明（15 服器元成訊息429之前進行建構安全會期。 因此’圖4 - 7顯示為一組範例說明基本安全作業如何能 群組成巨集安全作業，吾人應了解此等基本安全作業之任 何組合皆屬本發明之範圍。在巨集安全作業中，一安全會 期可循介於主處理器2〇1及用戶端4〇1或伺服器4〇3之共 處理4 2 1 2之間之有限次數通訊加以建構，較少次數之通 訊可節省系統資源之消耗，而系統資源消耗之減少可避免 降低系統執行效率，並且，安全會期可以更迅速地建構且 可同時維持更多安全會期，細言之，由於處理一巨集安全 作業所需之處理量較一基本安全作業為大，於安全共處理 器内對於不同執行單元之配置可提供較大之流通量，縱使 此種配置方式會造成系統較大負擔。 圖8為一示意圖說明依據本發明具體實施例之執行單元 _ 八中之，在圖8中，一微程式方塊8 0 1和微控制 器万塊803輕合，該微控制器方塊⑷和―執行㈣方塊 搞合，該執行佇列方塊8 05和'组基本安全作業方塊 搞：，孩等基本安全作業方塊包含一先進加密標準(AM) 万鬼807、三連資料加密標準（3DES)方塊8〇9、 冪方塊8 1 1、一雜基女抄R1 ^ '、聚取 烛_簡單算術運算及邏輯方 謂RC4方塊819。本發明之其他具體實 附加之基本安全作業方塊或較少之基本安全作 業『塊，-匯流排叫安全作業方塊8 0 7、8 09、 二二：19及暫存器樓案方塊817共同耗合。 微程式万塊801將-安全作業轉換為-或多项基本安全 -19- 五、發明説明（16 ) 作業並將該等基本安全作業傳送至微控制器方塊8 03，該 微^器方塊803自暫存器樓案817接收適當資料供該等 基本女王作業使用，孩等基本安全作業即由微控制器方塊 803置於執仃仔列’當_基本安全作業之相關基本安全作 業方塊可執行基本安全作業時，執行㈣805即將基本安 王作業置入適當之基本安全作業方塊8〇7、、8"、 813 815或819《中旦一基本安全作業方塊8〇7、 一8〇9、8"、813、815或819已執行基本安全作業後， :亥基本女全作業万塊即將結果送至暫存器檔案8”或是置 於匯流排8 2 1。來自主處扼哭1 Λ 1 木目王羼理器201要求之安全作業之結果 然後將被執行單元216_217其中之—經由dma傳送至主記 憶體内之適當位置。 儘管所描述之具體實施例中’每一執行單元具有自屬之 微程式万塊’其他之具體實施例可由-或多個執行單元並 享單-微程式方塊，且在其他具體實施例中可具有一中央 微程式方塊（例如在SRAM之内），該方塊之内容會在開機 進行時載人每-執行單元之區域微程式方塊内。無論微程 式万塊是如何設計，在某些具體實施例中，微程式方塊可 重新規劃俾在選擇執行之安全作業時具有彈性（以巨集及/ 或基本安全作業進行）。 一作為路由器、交換器或對一儲存區之存取器等等之網 路元件可建構-或多項安全會期。巨集安全作業促使網路 元件建構多重安全會期而不會耗費大量之系統資源再 者’該等安全會期可藉由巨集安全作業而$快速地建置。 •20- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) 576963 五、發明説明（π 革幻而。，共處理器212可接收3項要求以埭二^

3.0會期，若p勃>、、/ 、戈&以建互安全SSL 理器…可依服器完全交握作業701，則主處 會期，執：ΐ處理器212之3次…建構該等安全 隹之Ρ Α .兀216-217可以平行執行1 2 3項作業。一更大群 i行，業可仿圖4及圖5内描述之巨集安全方式 P二 描述於圖4及圖5之巨集安全作業可在 。。接收2項安全會期要求之飼服器4〇3内執行，在主處理 崙2 0 1呼叫該共處理器2 1 2以對每一要求合期 、 f鑰交換作業423之後’伺服器4。3即接收建構I::: 期要求，域理器2G1呼叫共處理器212為= 王會期要求執行安全協調作業4〇9。儘管共處理器 裝 訂 線 -21 - 1 (要求單元214在對執行單元其中任二單元發送二用 2 金鑰聽作業42 3之後，會對執行單元216·217其中 工一發送安全協調作業4〇9，執行單元216_217其中之一 3 負責進行安全協調作業4〇9之單元將在其他二執行單元 216 217凡成其作業執行之前（假設安全協調作業4〇9較金 鑰交換作業423所需時間為少）先行完成作業4〇9，因 4 此，來自主處理器201之作業可依序發送至執行單元216_ 217，但是卻由執行單元216·217非依序完成。 5 使用共處理器2 1 2執行相關功能以建構安全會期將提昇 系統及其王處理器2〇1之效率，共處理器212以較少量之 主處理器201資源之消耗建構安全會期，更多安全會期可 以一較快之速率構建，並且，由於主處理器2〇1可利用先 削用於士全功能之相關資源，故系統之整體表現將獲得改 576963 A7 B7 五、發明説明（18 ) 善，此等主處理器2 0 1資源可應用於系統監測、交通流量 監測等。 進而言之，執行單元216-217之平行及非循序之特點提 供了執行安全作業之彈性，各種層次之大型巨集安全作業 皆可被運用俾符會客戶需求，儘管已描述之該等具體實施 例可以非循序方式完成作業，其他具體實施例可包含硬體 以符合須將要求循序完成之需求。 在一具體實施例中，要求處理單元234為由一主處理器 執行之共處理器驅動器，在本發明之一具體實施例中，共 處理器驅動器介面配賦一開放式S S L修訂版，該開放式 SSL修訂版之改變為其以巨集安全作業和驅動器進行通訊 而非以基本安全作業進行。 由要求處理單元234進行處理之安全作業 儘管對一指定安全會期之系統執行效率可藉由使用巨集 安全作業以減少主處理器及安全共處理器間之通訊次數而 獲得改善，然而若介於主處理器及安全共處理器間之通訊 工作方式及結果能符合共處理器之架構即可增進系統效 率，細言之，如先前所述，本發明之另一特性為主處理器 及一安全共處理器間之通訊工作及結果，其中該共處理器 具有複數個執行單元，更明白地說，本發明使用一能進行 工作傳送及結果回送機制之連續串流，能進行工作傳送及 結果回送機制之連續串流使得主處理器可連續加入工作 (只要佇列仍有空間）並使安全共處理器能連續回送結果 (此和共處理器必須在另一工作方塊由主處理器傳送至該 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 576963

安全共處理器之前先行將 邗万塊芫成之機制不同） 儘管圖2、9及10所說明為運用一非中斷式驅動、連續串 况機制，其他具體實施例可使用不同連續串流機制。 為進一步說明安全作業之處理作業，圖9說明一依據本 發明具體實施例之用於處理來自要求處理.單元23 4 (顯示 於圖2)要求之流程圖。方法9〇〇由作業方塊9〇2接收一到 複數個安全作業之要求而開始，在一具體實施例中，該要 求包含前述之巨集作業及/或基本作業，在_具體實施例 中，要求處理單元23 4於處理方塊9〇4將該要求相關之資 料（像是用於安全運算之運算子）儲存於輸入資料福_ 2081 ’特別的是，由於要求仵列2〇6每一搁之内容空間有 限，此等資料可應要求而儲存於要求佇列2〇6外部，在一 具體實施例中，若所有相關資料可僑存於-要求件列2〇6 中’則不需要此種附加之儲存區。 再者’在處理方塊9G6内，要求處理單元⑴對該 被儲存於要求佇列206之要求進行輸出資料2〇9A_細之 记憶體空間配置，在一具體實施例中，要求 W内之完成碼數值設定為任一非 =Λ之數值，例如，在—此類具體實施例中， 數值0表Μ要求已完成，且因此要 數值設為一非〇之數值。 早兀23 4將此 進而:之’要求處理單元23 4於處理方塊 :列，據此，此鎖定動作防止其他單元或處理作』：= 要求㈣叫，儘管不同技術可用於鎖住要求件歹 裝 訂 線 -23- 本紙張尺度適用中a g豕標準(CNS) A4規格(⑽Χ297公着） 576963 ) 五、發明説明（2〇 =施例中，要求處理單元234係透過—軟體鎖使 '來鎖住要求仔列2G6。要求處理單元2 3 4於處理 万塊910將該等要求加入要求仵列206。如前伴隨圖3所 述，要求可包括：將在共處理器212内執行之作業碼、一 ==儲存於輸入資料取厕其中之一作業有關 σ ' 以及4曰標指向主記憶體2 0 4内之位置（像 疋輸出貝料2G9A-209I)，其中輸出結果將由共處理器212 ㈣項指定要求完成後置放。要求處理單元叫在加入該 $要求後於處理方塊9 1 2解除要求佇列2 0 6之鎖住狀 態0 要求處理單元23 4於處理方塊9 14將先前加入要求佇列 2〇6<複數個要求窝入門铃暫存器22〇 (位於共處理器 2i2) ’纟—具體實施例中，此寫人作業透過直接記憶體 存取(DMA)寫入作業進行。儘管上述運用一暫存器，用 於儲存資料《門鈐暫存器22阿包含位於共處理器Μ内 之任何其他型式記憶體。 。要求處理單元23 4於處理方塊910亦產生執行於主處理 ，2〇2之執行緒，在一具體實施例中，一執行緒會對一指 疋之安王會期（像是SSL 3〇會期）產生，在一具體實施例 中，要求處理單元23 4會對每一插入要求佇列2〇6之要求 產生不同之執行緒，此等執行緒於方塊9丨8藉由監測儲 存於相關輸出資料209A_2〇9I之完成碼而檢視其相關要求 之完成與否。 在一具體實施例中，當相關要求置入要求佇列2 0 ό時， -24- 576963 五、發明説明（a 要求處理單元2 3 4將該執行緒置於休眠狀態，並設—一二 時器以唤醒該執行緒，據此，當該執行緒開始處： 將檢視位於相關輸出資料209A-209I内之完成碼以二 要求是否已完成，在-具體實施例中，要求處理單元：： 將執行之特定要求設定此計時器之值，例如，若 = 二=第-要求—般由共處理器212處理其所需時間較 二二生作業之第二要求為短，要求處理單元2 3 4即據 此设足其計時器之數值，易古之，該第_ f t、 較第求計時器將會 一 一要求计時器為短。在一具體實施例中，要求處理單 兀2 3 4保持執行緒甦醒持續一預設時間，並於判定該要求 並j在此時間框内完成時，將執行緒置入休眠狀態。Λ在二 二也實施例中，要求處理單元2 3 4會因共處理器2 1 2對一 2 =要求進行完成碼之設定而停滯，儘管在所描述之具體 =施例中，要求處理單元134使用執行緒以檢視完成碼， 八他具體實施例可使用其他機制進行（例如要求處理單元 可檢視每一完成碼）。 在一具體實施例中，當完成共處理器112之要求時，相 關^執行緒即可將該等要求、來自主記憶體⑽之相關輸 入資= 20 8及/或輸出資料2〇9刪除，在一具體實施例 中田成要求由要求單元擷取後，該要求及相關輸入資料 2 〇 8即要求㈣2 Q 6中刪除’—旦該執行緒已經完成處理 負料209内之内谷時，相關輸出資料即由有關之 執行緒刪除。 所庳理之寄今作f 裝 訂 線

576963

圖10說明一依據本發明具體實施例之由共處理器 要求處理之流程圖。方法1000開始於處理方塊1 002由要 求單元214進行門鈐暫存器22〇調查作業，此項門鈴暫存 = 220之調查顯示於_處理方塊中，然而，本發明之具體 實施例並未受限於此，門騎存器22()之調查作業可^ 執仃，使得當其他處理方塊正進行相關功能項時，要求單 元2 14仍能同時執行此調查，舉例而言，此項由要求單元 214執行之調查可在執行單元216_217其中之一正處理該 等要求時（位於處理方塊說明如下）同時進行。在一具體^ 她例中，要求單元2丨4在每一時序循環調查門鈐暫存器 220 〇 再者，要求單元214於處理決定方塊1〇〇4基於儲存於 門鈐暫存器220内之數值決定要求佇列2〇6是否包含該等 要求，要求單元2 Μ可存取和共處理器212相鄰之^個 記憶體位置以決定要求佇列2 〇 6之大小及位置。一第一記 憶體位置為要求件列206之基底位址，且第二記憶體位置 為要求佇列206之長度。在一具體實施例中，此等記憶體 位置為位於共處理器2 12内之暫存器。在一具體實施： 中，要求處理單元2 3 4於啟始時將此等記憶體位置設定適 當數值。 在一具體實施例中，由要求處理單元2 3 4儲存於門鈐暫 存器2 2 0内之數值為曾被加入要求佇列2 〇 6 (非在要求仲 列2 06内之總體要求數目）之要求次數，據此，在決定^ 求仵列206並未包含要求時’要求單元214於處理方塊 -26 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 576963 A7

576963 A7 -------- 五、發明説明（24 ) 《執行單元216-217非受限於僅執行單—減功能（像是雜 湊作業），而其他執行單元216_217其中之一係受限於產生 金瑜俾供安全作業之用，並且複數_行單元216-217之 每一單元可執行複數個不同基本及巨集安全作業。 當決定共處理器21 2内並無足夠之緩衝區空間以將該等 要求儲存於鄰近、且/或無可用之執行單元216_217可執行 此等要求時，要求單元214於處理決定方塊ι〇ι〇賡續進行 檢視此可用之緩衝區空間或執行單元216_217，在一具體 實，例中，要求單元214可依據接收自共處理器212内^ 2單元216-217或其他控制電路而決定其容量及可執行 I，相對地，當決足共處理器212内具有足夠緩衝區空間 以儲存該等要求於鄰近時及/或有可用之處理單元2ΐ6·2η 可處理此等要求時，要求單元214即於處理方塊1〇12中自 要求佇列2 0 6掏取一到複數個要求，在一具體實施例中， 要求單元214使用一 DMA讀取作業自要求佇列2〇6擷取 複數個此等要求。 再者’要求早元214於處理方塊1〇14自主記憶體2〇4為 此等要求進行相關輸入資料2〇8A-2〇8I之擷取，在一具體 實施例中，輸入資料208A_208I相鄰儲存於主記憶體2〇4 内’在一此類具體實施例中，由於此等資料採相鄰儲存， 要求單元214使用單一 DMA讀取方式進行相關輸入資料 208 A-208I之擷取，據此，僅需兩項dam作業以將複數個 要求傳輸至共處理器212，因此可增加安全作業之整體處 理速度。 __ -28- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 五、發明説明（25 ) 於共處理器212内之單元（包含要求單元214、執行單 兀216-217及亂數產生器單元218)於處理方塊1〇16處理該 等要求，要求單元214將此等已接收之要求分送或發放至 執行單元216-217及亂數產生器單元218，由於在一具體 實施例中，每一執行單元216-217可處理任何所接收之不 同類型安全作業，要求單元214可將一要求傳輸至執行單 元216417中之可處理此等要求之第一單元。 、對於一指定之要求，一旦執行單元216-217完成該要求 之處理，此執行單元216_217於處理方塊1016將此等要求 之執行結果儲存於主記憶、體内之由要求指標2 i 2 (顯示於 圖3)所指示之位置（輸出資料2〇9A_2〇9i其中之一），除了 寫入該要求作業之實際結果之外，執行單元2i6_2i7於完 成馬内窝入數值（像是非0之數值），以指示該要求已完 成，·在一具體實施例中，執行單元216_217利用dma窝入 作業以窝入戎等結果及完成碼，據此，對一指定要求需要 三項DMA作業（包含對_要求之dma讀取、對輸入資料 〈DMA讀取以及對輸出結果之dma寫人），再者，因為 對-指定DMA作業可自主記憶體2〇4讀取複數個要求， 整體DMA作業之數目約為2 ,目此限制了通過系統匯流 排2 1 0 <整體匯流排傳輸次數，若就對安全作業之處理時 間考量將可有效節省成本。 时再者’如:說日㈣，由於共處理器212包含複數個執行 早元每單元可執行不同安全作業、且可獨立於其他正 由其他執行單元處理之安全作業之外，此等要求之執行及 -29- 五、發明説明（26 ) :、或完成順序(及輸出結果至主記憶體204)可和 佇列206内之要求順序不同，舉例而言，一第—要求可：

含對第一 S SL作業之全鑰產4你I G 人 金鑰產生作業，而-第二要求可包含 子弟二SSL會期之係數取冪作業，故第—要求儲存於要求 知列中並早於第二要求之前㈣取，—般而言， 元W執行之該第二要求會比其所執行之第—單元: 快，因此，儘管第一要求依其位於要求停列2〇6内之要求 順：會首先傳送至共處理器212内，但第二要求之處理可 在第一要求更早處理完成。 因此’在所描述之具體實施例中，該等要求係由硬體採 獨立方式處理’若在任何要求間存在具有特定完成順序之 依賴關係，則在此實施例中將由軟體對完成順序加諸限 制然而，其他具體實施例可利用硬體以對該等要求之完 成順序加諸限制。 ^ 在此描述之記憶體包含一機器可讀取式媒體，其内儲存 一指令集（即軟體）以實踐在此描述之方法之一或全部，軟 月且可王部或部份駐存於在此描述之記憶體及/或處理器 内，為了說明之目的，字詞”機器可讀式媒體，，應包含任 何可藉一機器（例如電腦）以可讀取型式提供（亦即儲存及/ 或傳輸）資訊之機制，舉例而言，一機器可讀取式媒體包 含唯讀記憶體（R〇M)、隨機存取記憶體（RAM)、磁碟儲 存媒體、光學儲存媒體、快閃記憶體裝置、電流、光學、 聲學或其他型式之傳播訊號（例如載波、紅外線訊號、數 位訊號等）等等。 576963 A7 B7五、發明説明（27 ) 因此，本發明已描述一種處理安全作業之方法及裝置， 儘管本發明已藉由參考特定之具體實施範例進行描述，然 而很明顯的是，各類修改及變化可加諸此等具體實施例中 而不會偏離本發明之廣泛精神及範圍，舉例而言，在其他 具體實施例中，主處理器可在和安全共處理器通訊時運用 中斷，俾使該安全共處理器可利用D Μ A作業和主記憶體 通訊，另一種方式為，安全共處理器可在和主處理器通訊 時運用中斷，以使主處理器利用DMA作業和共處理器通 訊，因此，上述說明及圖示應視為用於說明之目的而非意 於限制本發明之範圍。 -31 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)

Claims (1)

1. 576963 第091116472號專利令請案 中文申請專利太r92年12月) D8 -vv!K' 六、申請專利範固 1· 一種處理安全作業之方法，包含： 藉由一要求單元自一主記憶體擷取複數個安全作業 要求，其中該複數個要求在該主記憶體内依序儲存； 藉由該要求單元將該等安全作業要.求分送至複數個 執行單元’其中該分送之原則係基於該複數個執行單 元之執行容量；

   裝 由該複數個執行單元處理該複數個安全作業要求；以 及 將該複數個安全作業要求之結果輸出至該主記憶體 内之位置，其中該等結果之輸出順序可和位於主記憶 體内之要求順序互異。 〜 2·如申請專利範圍第1項之方法，其中該複數個要求和複 數個不同安全封包層會期有關，其中該複數個要求可 彼此獨立。 3·如申請專利範圍第1項之方法，其中該複數個要求其中 # 之一要求之處理時間可和該複數個要求中之另一要求 之處理時間不同。 4·如申請專利範圍第丨項之方法，其中該複數個執行單元 之每一單元可處理該複數個要求内之不同類型之安全 作業。 5·如申請專利範圍第1項之方法，其中一要求可包含一巨 集安全作業。 6·如申請專利範圍第1項之方法，其中擷取該複數個要求 包3對該複數個要求使用一第一直接記憶體存取（Dm a ) -32- 本紙張尺歧财國國家標準(CNS) Μ規格(摩297公爱） 3 6 9 6 } p A BCD A、申請專利範圍 讀取作業以自主記憶體内之佇列擷取該複數個要求， 以及使用一第二D Μ A讀取作業自該主記憶體擷取和該 複數個要求有關之輸入資料結構。 7·如申請專利範圍第6項之方法，其中該複數個要求之結 果輸出包含使用一DMA寫入作業輸出該複數個要求之 結果。 8·如申請專利範圍第7項之方法，其中該複數個要求其中 之一要求之擷取及該複數個要求其中之一結果之輸出 包括約兩次D Μ A作業。 9·如申請專利範圍第1項之方法，其中將該等安全作業之 该複數個要求結果輸出至主記憶體内之位置包含基於 儲存於該複數個要求内之指標將該等安全作業之複數 個要求結果輸出至主記憶體内之位置。 10·如申請專利範圍第1項之方法，其中將該等安全作業之 該複數個要求結果輸出至主記憶體内之位置包含在該 主記憶體内之該等位置設定一完成碼之數值，該完成 碼用於指示該要求之完成。 11. 一種在一主處理器上執行之方法，該方法包含·· 將該等安全作業之複數個要求儲存於主記憶體之要 求侍列内，其中該複數個要求於該要求佇列内=序儲 存， 5 將和該等安全作業之該複數個要求有關之資料储存 至主記憶體之複數個輸入資料結構内； 將該主記憶體内之複數個輸出資料結構進行配置， -33 - 本紙張尺度適用中國國家橾準(CNS) A4規格(210 χ 297公釐)

   其中一 結果窝 寫入結 岸不同 共處理器用於將該等安全作業之該複數個要求 入孩複數個輸出資料結構内，#中該共處理器 果〈順序可和位於該要切列之該等要求之順 ;以及 2該複數個要求之每一要求配置一執行緒以在主 ^上執行，其中該執行緒定期檢視儲存於和該要 ^關之輸出資料結構内之完成碼數值，該完成碼用 万；私π孩要求已由該共處理器處理完成。 ;、中Μ專利& g[第i丨項之方法’丨中該複數個要求於 菘要求佇列進行儲存期間，該要求佇列呈現鎖住狀 態。 13·如申料利範圍第i丨項之方法，進_步包含將儲存於 孩要求佇列内之該複數個要求之複數要求寫入位於該 共處理器之記憶體位置内。 14·如申請專利範圍第"項之方法，纟中每_執行緒和不 同之安全封包層會期相關。 15·如申請專利範圍第丨丨項之方法，其中該執行緒檢視相 關要求之芫成碼數值以獨立於其他執行緒方式進行。 16. 如申請專利範圍第Η項之方法，其中該複數個要求至 少其中之一要求包含一巨集安全作業。 17. —種處理安全作業之處理器，包含·· 複數個執行單元，以處理各安全作業之複數個要 求’其中該複數個執行單元基於儲存於該複數個要求 内之指標，將該複數個要求之結果輸出至一遠端記憶 -34- 本紙張尺度適用中國國家樣準(CNS) A4規格(210 X 297公釐) 576963

   體内之和該複數彳 内，且其p 有關之複數個輸出資料結構 二内上 個執行單元可採和儲存於-要求仔 列=要，序不同之順序輸出該等結果；以及 單元用：白個執行單元耦合之要求單元，其中該要求 個要/ 遠端記憶體内之該要切賴取該複數

   裝 部份，並擴取和來自該遠端記憶體之該部 伤複數個要求有關之輸入資料結構，且其中該要求單 7G基万、：複數個執行單元之處理容量將所擷取之該等 要求分送至該複數個執行單元。 18.如申請專利範圍第17項之處理器，其中該複數個要求 和複數個安全封包層會期有關，其中該複數個要求可 彼此獨立。 19.如申請專利範圍第1 7項少pt ί田抑 ^ 訂 礼固罘1 /喟炙處理詻，其中該複數個要求 其中之一要求之處理時間可和該複數個要求中之另一 要求之處理時間不同。 20·如申請專利範圍第丨7項之處理器，其中該複數個執行 單元之每單元可處理該複數個要求内之不同類型之 安全作業。 21·如申請專利範圍第1 7項之處理器，其中一要求可包含 一巨集安全作業。 22·如申請專利範圍第1 7項之處理器，其中該要求單元使 用一第一直接記憶體存取（DM A)讀取作業以自該要求 佇列擷取該複數個要求，且其中該要求單元使用—第 二DMA讀取作業擷取複數個有關之輸入資料結構。 -35- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 、申請專#ίΐ酃 23·:_請專利範圍第22項之處理器，其中該複數個執行 早兀使用一 DM Α寫入作業將該複數個要求之結果輸出 至該複數個輸出資料結構中。 24·—種處理安全作業之系統，包含·· 一和系統匯流排耦合之主處理器； 一和系統匯流排耦合之主記憶體，其中該主記憶體 =於儲存一要求佇列以包含各安全作業之複數個要 其中該複數個要求於該要求佇列内依序儲放； 複數個輸入資料結構以包含和該複數個要求有關之 資料；以及 複數個輸出資料結構以包含處理該複數個要求之處 理結果；以及 一和系統匯流排耦合之共處理器，其中該共處理器 包含·· :複數個執行單元，以執行各安全作業之該複數個要 求，其中該複數個執行單元基於儲存於該複數個要求 内之指標，將該複數個要求之結果輸出至和該複數個 要求有關之該複數個輸出資料結構中，且其中該複數 個執行單元可採和儲存於該要求仵列内之要求順序不 同之順序輸出該等結果；以及 时一和複數個執行單元耦合之要求單元，其中該要求 單元用於自該要求佇列擷取該複數個要求之一=份， 並擷取和來自該主記憶體之該部份複數個要求有關之 -36- 576963

   六、申請專利範圍 輸入資料結構，且其中該要求單元基於該複數個執行 單元之處理容量將所掏取之該等要求分送至該複數個 執行單元。 25·如申請專利範圍第2 4項之系統，其中該複數個要求和 複數個安全封包層會期有關，其中該複數個要求可彼 此獨立。 26·如申請專利範圍第2 4項之系統，其中該複數個要求其 中之一要求之處理時間可和該複數個要求中之另一要 求之處理時間不同。 27·如申請專利範圍第2 4項之系統，其中該複數個執行單 元之每一單元可處理該複數個要求内之不同類型之安 全作業。 28.如申請專利範圍第2 4項之系統，其中一要求可包含一 巨集安全作業。 29·如申請專利範圍第2 4項之系統，其中該要求單元使用 一第一直接記憶體存取（DMA)讀取作業以自該要求仔 列擷取該複數個要求，且其中該要求單元使用一第二 DMA讀取作業擷取複數個有關之輸入資料結構。 30·如申請專利範圍第2 9項之系統，其中該複數個執行單 元使用一 DMA寫入作業將該複數個要求之結果輸出至 該複數個輸出資料結構中。 31· —種提供指令之機器可讀式媒體，當該等指令由一機 器執行時，會促使該機器執行各項作業，包含： 藉由一要求單元自一主記憶體撫取複數個安全作業 •37- ; * I 576963 A8 B8 C8 D8 .—-- 一.1 ------r- . _ ---------- ... --------------.... ..........， 、申請專利範圍 要求，其中該複數個要求在該主記憶體内依序存放； 藉由該要求單元將該等安全作業要求分送至複數個 執订單7L ’其中該分送之原則係基於該複數個執 元之執行容量； 由孩複數個執行單元處理該複數個安全作業要求；以 及

   裝 將該複數個安全作業要求之結果輸出至該主記憶體 内之位置’其中該等結果之輸出順序可和位於主記憶 體内之要求順序互異。 ^ 32·如申請專利範圍第3 1項之機器可讀式媒體，其中該複 數個要求和複數個不同安全封包層會期有關，其中該 複數個要求可彼此獨立。 33·如申請專利範圍第3 1項之機器可讀式媒體，其中該複 數個要求其中之一要求之處理時間可和該複數個要求 中之另一要求之處理時間不同。 34·如申請專利範圍第3 i項之機器可讀式媒體，其中該複 數個執行單元之每一單元可處理該複數個要求内之不 同類型之安全作業。 35·如申請專利範圍第3 1項之機器可讀式媒體，其中一要 求可包含一巨集安全作業。 36.如申請專利範圍第3 1項之機器可讀式媒體，其中擷取 該複數個要求包含對該複數個要求使用一第一直接記 憶體存取（DMA)讀取作業以自主記憶體内之佇列擷取 該複數個要求，以及使用一第二D Μ A讀取作業自該主 -38- 本紙張尺度適用中國B家標準(CNS) A4規格(210X 297公釐) 1己憶體擴取和該複數個要求有關之輸入資料結構。 37·如申請專利範圍第3 6項之機器可讀式媒體，其中該複 數個要求足結果輸出包含使用一 DMA寫入作業輸出該 複數個要求之結果。 38.如申請專利範圍第3 7項之機器可讀式媒體，其中該複 數個要求其中之一要求之擷取及該複數個要求其中之 一結果之輸出包括約兩次D Μ A作業。 39·如申請專利範圍第31項之機器可讀式媒體，其中將該 等安全作業之該複數個要求結果輸出至主記憶體内之 位置包含基於儲存於該複數個要求内之指標將該等安 全作業 < 複數個要求結果輸出至主記憶體内之位置。 4〇·如申請專利範圍第3 i項之機器可讀式媒體，其中將該 等安全作業之琢複數個要求結果輸出至主記憶體内之 位置包含在該主記憶體内之該等位置設定一完成碼之 數值，該完成碼用於指示該要求之完成。 41· 一種提供指令之機器可讀式媒體，當該等指令由一機 器執行時’會促使該機器執行各項作業，包含·· 將該寺士全作業之複數個要求儲存於主記憶體之要 求佇列内，其中該複數個要求於該要求佇列内依序 存； 將和該等安全作業之該複數個要求有關之資料儲存 至主記憶體之複數個輸入資料結構内； 將该主圮憶體内之複數個輸出資料結構進行配置， 其中一共處理器用於將該等安全作業之該複數個要求 -39- 3/0^63 '· A8 B8

   訂 k