TW575961B - Pixel structure - Google Patents
Pixel structure Download PDFInfo
- Publication number
- TW575961B TW575961B TW091134998A TW91134998A TW575961B TW 575961 B TW575961 B TW 575961B TW 091134998 A TW091134998 A TW 091134998A TW 91134998 A TW91134998 A TW 91134998A TW 575961 B TW575961 B TW 575961B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- pixel
- disposed
- substrate
- drain
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000010410 layer Substances 0.000 claims description 103
- 239000010409 thin film Substances 0.000 claims description 37
- 238000003860 storage Methods 0.000 claims description 21
- 239000011241 protective layer Substances 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 19
- 230000003071 parasitic effect Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 239000010408 film Substances 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims 1
- 238000002161 passivation Methods 0.000 abstract 2
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 241000282326 Felis catus Species 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 210000001124 body fluid Anatomy 0.000 description 1
- 239000010839 body fluid Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
575961 五、發明說明（l) 埜明所屬之技術領^ 本發明是有關於一種半導體元件之結 關於一種薄膜電晶#、為曰姑-努n 且符⑺疋有 但/寻賸包日日體液日日顯不|g(Thln FUm Transist〇r
Liquid Crystal Display ，TFT—LCD)之晝素結 先前技術ι 、口 列 薄
"薄膜電晶體液晶顯示器主要由薄膜電晶體陣列基板 2色濾光陣列基板和液晶層所構成，其中薄膜電晶體陣 ^板是由多個以陣列排列晝素結構所組成，其包括多個 膜電晶體以及與每一薄膜電晶體對應配置之一苎素電極 :亡述之薄膜電晶體係包括閘極、通道層、汲：與源極 溥膜電晶體係用來作為液晶顯示單元的開關元件。 第1圖所示，其繪示為習知一畫素結構之上視示意 圖；第2圖為第1圖由I — I，之剖面示意圖。 。
請同時參照第1圖與第2圖，習知畫素結構的製造方法 係首先在一基板1 00上形成一閘極丨〇2以及一掃瞄配線 1 〇 1，其中掃瞄配線1 0 1係與閘極丨0 2連接。之後，在基板 100上形成一閘介電層104，覆蓋住閘極1〇2以及掃瞄ς線 1〇1。接著，於閘極102上方之閘介電層104上形成一非晶 矽通道層106，並且在非晶矽通道層1〇6上形成一歐姆接觸 層108。之後，在歐姆接觸層1〇8上形成一源極/汲極 112a/112b，並且同時於閘介電層1〇4上定義出與源極n2a 連接之-資料配線ill，其中閘極102、通道層1〇6與源極/ 汲極112a/112b係構成一薄膜電晶體13〇。繼之，於在美 100之上方形成一保護層114，覆蓋住薄膜電晶體l3〇 i並
10119t.wf.ptd 第5頁 575961
且將保護層1 1 4圖案化，以在保護； 116。之後，再於保護層114上形成一畫素電極ιΐ8'—其中 畫素電極11 8係藉由開口 11 6而與薄膜電晶體丨3 〇之 1 1 2 b電性連接。 〆° 另外，於此晝素結構中，在相鄰於此畫素結一 目^線101a上更包括形成有一畫素儲存電容器，豆係 二=線作為一下電極）、對應形成於掃猫配線 妒成i ΐ: f t層124與畫素電極118(作為-上電極)以及 =^在下電極與上電極之間之閘介電層104 電極118之間係透過形成在保護層11" ^ 開口 1 2 6而電性連接。 由上述之說明可知，習知畫素結構之薄膜電晶丨3() Ϊ:以ί:!的一角落，用以驅動整個畫=而 了 =素儲存電谷器120係配置在另一掃瞄配線丨之上 。 此，此種畫素結構的設計容易受到|y 4 影響而失效，詉钟a 1令勿又到1权巧染粒子的 笨^ 也就疋，倘右有污染粒子附著在書辛社構之 某—處而造成短路等缺陷時，將 :^構之 法正常運#。 月:導致整個t素結構無 線1 〇 u上的牟5 I =儲存電容器1 2 0配置在掃瞒配 驅動電路㈡及需多-階的料，因此在 發明内容製 會較為複雜。 因此，本發 善習知晝素結構 本發明提出 明的目的就是在提供一種晝素結構，以改 之配置方式所會產生之問題。 一種畫素結構，其適於架構在一基板上，
1〇U9twf .ptd 第6頁 575961 五、發明說明（3) 此晝素結構包括一掃描配線、—間八 一保護層、一透明畫素電極以及—二、、層:一貧料配線、 (Double Drain TFT)。其中，掃打’及極薄膜電晶體 閘介電層係配置於基板上並覆蓋住j，係配置在基板上， 配線係配置於閘介電層上，且資 配、、泉。另外’資料 描配線的延伸方向不同。此外，2秦的延伸方向係與掃 上並覆蓋住資料配線。而透明畫系配置於間介電層 上，特別是位於掃瞄配線上方之透明查f配置於保護層 數個開口，藉以降低掃瞄配線與 =^電極中更具有複 電容m ；：及極薄膜電晶體係、配=於】極之間之寄生 汲極薄膜電晶體係配置在畫素結構乂基，上，且此雙 膜電晶體具有一閘極、一通道層、一 、、’/、中雙汲極薄 極係與資料配線電 _ ^ ^、亟以及二汲極，源 J性連接，通道層係配ΐ在二亟= 〇 —汲極係配置在通道声上， /甲；丨私層上，源極 接。 9 ㈤極係與掃描配線電性連 在本發明中，此查去 晝素儲存電容器，#;每更包括配置有二 板上之—共用線（作為一^^=存電各器係由配置在基 方之—導電層與透明畫素°)、對應配置在共用線之上 下電極與上電極之間：間介電(:乍為-上電極)以及配置在 明畫素電極之間係曰斤構成，其中導電層與透 電性連接。’係精由配置在保護層中之-接觸窗而彼此 本發明再提出一士 一素、…構，其適於架構在一基板 _9twf.ptd 第7頁 575961 五、發明說明（4) 上，此畫素結構包括一掃描配線、一閘介電層、一資料配 線、一反射畫素電極以及一雙汲極薄膜電晶體（D〇ubie Drain TFT)。其中，掃描配線係配置在基板上，閘介電層 係配置於基板上並覆蓋住掃描配線。另外，資料配線係酉9己 置於間介電層上，且資料配線的延伸方向係與掃描配線的己 延伸方向不同。而反射畫素電極係配置於閘介電層上，在 此，反射畫素電極可以配置成於掃瞄配線之兩側之兩 射畫素電極，或是在配置成一塊反射畫素電極，但 ίίίίίϊΐΐ電極中具有複數個開口，藉以降低掃目： 酉己線與反射畫素電極之間之寄生電容。再者 ::體係配置於基板上，且此雙波極薄 =:構=:其中雙沒極薄膜電晶體具有-= 接!.. ..以及一汲極，源極係與資料配線電性連
tΤί w與反射畫素電極連#，通道層4配L 閘極上方之間介電層上，源極與二沒極係=配置在 上，而閘極係與掃描配線電性連接。 置在通道層 畫素結兩邊緣處更包括配置有- 板上之-共用線(作為-下電極）、2:;:'由配置在基 f反射畫素電極(作為-上電極在共用線上方 極之間之閘介電層所構成。 ^及配置在下電極與上電 由於本發明之書 纟 =中央，且薄膜電晶“兩個=配置在畫素結 旦素電極，因此本發明之晝素不其兩側之 穉車乂不會因為製程微粒之 第8頁 l〇119twf.ptd 575961 五 發明說明（5) 曰而導致整個晝素結構無法正常運作。 、本發明將薄膜電晶體配置在書辛姓描士 二使晝素電極上電場分佈較為均；素因央的位置，可 於顯示有正面幫助。 口此此種配置方式對 由於本發明之書紊έ士盖巾 知係配置在掃晦配線：：方，因：f儲存電容器並非如習 架構，太發明/ s i 方 口此相較於習知畫素結構之 本發月在驅動電路的設計上較為簡化。 顯易m::;上f和其他…特徵、和優點能更明 細：L;特舉一較佳實施例，並配合所附圖式，作詳 實施方式 第一實施例
第3圖所示，其繪示為依照本發明一較佳實施例之畫 素結構之上視圖；第4圖所示，其係為第3 丨〖，二 剖面示意圖。 Φ U 、請參照第3圖與第4圖，本發明之畫素結構的製造方涑 係首先提供一基板20 0，其中基板2 〇〇例如是一透明戚螭基 板或是一透明塑膠基板。接著，在基板2〇0上形成〆掃猫 配線2 0 1以及一閘極2 〇 2，其中掃瞄配線2 〇 1係與極2 〇 2電 之後’在基板200上全面性的形成一閘介電居，覆 蓋住掃瞄配線201以及閘極2 02。其中閘介電層2〇曰4之付質 例如氮化矽或是氧化矽等介電材質。 繼之，在閘極202上方之閘介電層204上形成一通道詹
575961 五、發明說明（6) 206，其中通道層206之材暂么丨丄θ a 务 ^ ΛΛ 何負例如疋非晶矽。接著，在通道 層2 0 6上形成一源極2 1 2 a以月 _ ^ 〇 1 〇 及二汲極2l2b、212c，並且同 時在閘介電層2 0 4上形成血、、塔& 0，0 ^ ^ 01 , #丄 乂與源極2 I 2 a連接之一資料配線 2U。其中，閘極202、通道層2〇6、源極a。以及二汲極 2l2b、2l2c係構成二雙汲極薄膜電晶體(D〇uMe TFT)230 ’且雙汲極薄膜電晶體23〇係配置在整個畫素結構 的中央。 在本發明中，於通道層2〇6以及源極。。與二汲極 212b、212c之間更包括形成有一歐姆接觸層2〇8，用以增 進兩者之間的電性接觸。 之後:在基板20 0上全面性的形成一保護層214，覆蓋 住雙閘極薄膜電晶體23 0，其中保護層214之材質 化矽等絕緣材質。 ' 接著，在保護層214中形成二開口 216a、216b，其中 開口216a與開口21 6b係分別暴露出汲極212b以及汲 212c。 之後，在保護層214上形成一透明畫素電極218，直中 透明畫素電極218係藉由開口216a、216b而分別與汲極、 212b、212c電性連接。特別是，位於掃瞄配線2〇ι上方之 透明畫素電極218中更包括定義有複數個開口219，藉以減 少透明晝素電極2 1 8與掃瞄配線2 〇 1之間所產生之生電 容。 ° 除此之外，本發明之晝素結構之兩邊緣 有二晝素儲存電容器22 0a、220b，其中畫素儲存電;器成
10119twf.ptd 第10頁 575961 發明說明（7) 2 20a、220b係由二共用線222a、222b(作為一下電極）、對 應形成於共用線222a、222b上方之二導電層224a、224b與 透明畫素電極218 (作為一上電極）以及位於上電極與下電 極之間之閘介電層2 0 4所構成。其中，共用線2 2 2 a、2 2 2 b 係於形成掃瞄配線2 0 1時所同時定義出的，而導電層 2 24a、2 24b係為於形成源極2i2a、汲極2 12b、212c以及資 料配線21 1時所同時定義出的，而透明畫素電極218與導電 層2 2 4 a、2 2 4 b之間係透過形成在保護層2丨4中之二開口 226a、226b而彼此電性連接（具有相同的電位）。 因此，本實施例之畫素結構包括一掃描配線2(H、一 閘介電層204、一資料配線21 1、一保護層214、一透明畫 素電極218以及一雙汲極薄膜電晶體（D〇uble Drain TFT)230 。 其中，掃描配線201係配置在基板200上，閘介電層 2 0 4係配置於基板2 〇 〇上並覆蓋住掃描配線2 〇 1。另外，資 料配線211係配置於閘介電層2〇4上，且資料配線21 i的延 伸方向係與掃描配線20 1的延伸方向不同。此外，保護層 2 1 4係配置於閘介電層2 〇 4上並覆蓋住資料配線2 1 1。而透 明晝素電極218係配置於保護層214上，其中位於掃瞄配線 201上之透明畫素電極218中更具有複數個開口219，藉以 降低掃瞄配線2 〇 1與透明畫素電極2 1 8之間之寄生電容。再 者’雙汲極薄膜電晶體230係配置於基板200上，且此雙沒 極薄膜電晶體2 3 0係配置在畫素結構的中央，其中雙汲極 薄膜電晶體具有一閘極2 〇 2、一通道層2 0 6、一源極2 1 2 a以
575961 五、發明說明（8) 及二汲極2 1 2 b、2 1 2 c，源極2 1 2 a係與資料配線2 1 1電性連 接，二汲極212b、212c係分別與透明晝素電極218電性連· 接，通道層2 0 6係配置在閘極2 0 2上方之閘介電層2 〇 4上， 源極212a與二汲極係212b、212c配置在通道層206上，而 閘極2 0 2係與掃描配線2 0 1電性連接。 在本發明中，此畫素結構之兩邊緣處更包括配置有二 畫素儲存電容器220a、220b，其中畫素儲存電容器22〇a、 220b係由配置在基板上之二共用線222a、222b(作為一下 電極）、對應配置在共用線222a、222b上方之二導電層 2 24a、2 24b與透明晝素電極21 8(作為一上電極）、以^配 置在下電極與上電極之間之閘介電層2 〇 4所構成，其中導 電層224a、224b與透明畫素電極218之間係透過配置在保 護層214中之接觸窗226a、226b而彼此電性連接。 本實施例之畫素結構係為一穿透式畫素結構，其可應 用於一穿透式液晶顯示器中。而且由於本發明之單一畫素 結構中透明區域的面積之相等均分，倘若是將本發明之複 數個晝素結構以三角佈置的方式（Delta Type)配置在基板 上’對於顯示品質的提升將更加有幫助。 第二實施例
第5圖所示，其繪示為依照本發明另一較佳實施例之 畫素結構之上視圖；第7圖所示，其係為第5圖中由 Π I - I I Γ之剖面示意圖。 請參照第5圖與第7圖 法係首先提供一基板3 0 〇 本實施例之畫素結構的製造方 其中基板3 0 0例如是一透明玻璃
l〇119twf.ptd
第12頁 575961 I五、發明說明（9) 基板或是一透明塑膠基板。接著，在基板3〇〇上形成一 =配線以及-閘極3〇2，其中掃_配線3()1係與間極 電性連接。 —之後，在基板3〇〇上全面性的形成一閘介電層304，覆 盍住掃瞄配線301以及閘極3〇2。其中閘介電層3〇4之材質 例如氮化矽或是氧化矽等介電材質。 、 繼之，在閘極302上方之間介電層3〇4上形成一通道層 3 0 6，其中通道層3 〇 6之材質例如是非晶矽。接著，在通道 =3 06上形成一源極3 12a以及二汲極312b、312c，並且同 日守在閘介電層3 〇 4上形成與源極3 1 2 a連接之一資料配複3 1 1 以及與沒極312b、312c電性連接之一反射畫素貝電 其中’反射晝素電極3 1 8之材質例如是一金屬材質。而閘 極3 02、通道層30 6、源極312a以及二汲極3121)、312c係構 成一雙汲極薄膜電晶體（Double Drain TFT) 330，且雙汲 極薄膜電晶體3 3 0係配置在整個晝素結構的中央。在本實 施例中，於通道層30 6以及源極312a與二汲極31 2b、312c 之間更包括形成有一歐姆接觸層3 〇 8，用以增進兩者之間 的電性接觸。 在此’反射畫素電極3 1 8可以定義成位於掃瞄配線3 0 1 兩側之兩塊反射晝素電極3 1 8 (如第5圖所示），其中兩塊畫 素電極318係分別與汲極312b、312c電性連接，藉以減少 晝素電極318與掃瞄配線3〇1之間所產生之寄生電容。或者 是’將反射晝素電極318定義成單一塊之反射晝素電極 31 8(如第6圖所示），而在掃瞄配線3〇ι上方之反射晝素電 第13頁 l〇119twf.ptd 575961
極3 1 8中係定義有複數個開口 3 1 9，藉以減w、g ι 4 318與掃瞄配線301之間所產生之寄生電容。 一 ” ％ w 除此之外’本發明之畫素結構之兩邊緣處更包括 有二畫素儲存電容器320a、320b ’其中晝素儲存電容^成 320a、320b 係由二共用線 3 22a、322b(作 A 丁；，、叩 F苟一下電極）、對 應形成於共用線322a、322b上方之反射書去+ <旦i电極318 (作 為一上電極）以及位於上電極與下電極之間之閘介電層3〇4 所構成。其中’共用線3 2 2 a、3 2 2 b係為於形成掃瞄配線 3 0 1與閘極3 0 2時所同時定義出來的。
因此，本實施例之畫素結構包括一掃描配線3 〇 1、_ 閘介電層304、一資料配線311、一反射晝素電極318以及 一雙沒極薄膜電晶體（Double Drain TFT)330。
其中，掃描配線301係配置在基板300上，閘介電層 304係配置於基板3 00上並覆蓋住掃描配線301。另外，資 料配線31 1係配置於閘介電層304上，且資料配線31 1的延 伸方向係與掃描配線30 1的延伸方向不同。而反射晝素電 極318係配置於閘介電層304上，在此，反射畫素電極3 18 可以配置成位於掃瞄配線3 0 1兩侧之兩塊反射畫素電極 318，或者是在一塊反射畫素電極318，但在掃瞄配線3 01 上之反射畫素電極3 1 8中係具有數個開口 3 1 9，藉以降低掃 瞄配線3 01與反射畫素電極3 18之間之寄生電容。再者，雙 汲極薄膜電晶體33 0係配置於基板3 0 0上，且此雙汲極薄膜 電晶體3 3 0係配置在畫素結構的中央，其中雙沒極薄膜電 晶體33 0具有一閘極302、一通道層30 6、一源極3 12a以及
10119twf,ptd 第14頁 575961 五、發明說明（11) 二汲極312b、312c，源極31 2a係與資料配線311電性連 接’二汲極312b、312c係分別與反射晝素電極318電性連 接’通道層3 0 6係配置在閘極302上方之閘介電層304上， 源極3 12a與二汲極係312b、312c配置在通道層3 0 6上，而 閘極3 0 2係與掃描配線3 0 1電性連接。 在本實施例中，此畫素結構之兩邊緣處更包括配置有 一畫素儲存電容器320a、320b，其中畫素儲存電容器 320a、320b係由配置在基板300上之一共用線322a、 322b(作為一下電極）、對應配置在共用線322a、322b上方 之反射晝素電極318(作為一上電極）以及配置在下電極與 上電極之間之閘介電層3 0 4所構成。 ' 本實施例之晝素結構係 用於一反射式液晶顯示器中 結構中顯示區域的面積之相 數個畫素結構以三角佈置的 上，對於顯示品質的提升將 為一反射式晝素結構，其可應 。而且由於本發明之單一畫素 專均分’倘若是將本發明之複 方式（Delta Type)配置在基板 更加有幫助。 綜合以上所述，本發明具有下列優點· 1 ::本發：之畫素結構之薄膜電晶體 結央，…電晶體的兩個沒極 ：兩： 之晝素電極，因此本發明之畫素钟谨私 ^ ] 之影響而導致整個晝素結構無法：常‘：：受到製程微粒 2 ·本發明將薄膜電晶體配置在查 ° 可以使畫素電極上電場分佈較為均：：、、=構中央的位置， 對於顯示有正面幫助。 一 此此種配置方式
575961 五、發明說明（12) 3.由於本發明之畫素結構中之晝素儲存電容器並非如 習知係配置在掃目苗配線之上方，因此相較於習知畫素結構 之架構，本發明在驅動電路的設計上較為簡化。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 參
10119t.wf.ptd 第16頁 575961 圖式簡單說明 圖式之簡單說明 第1圖為習知一晝素結構之上視示意圖； 第2圖為第1圖由I - Γ之剖面示意圖； 第3圖是依照本發明一第一實施例之畫素結構之上視 不意圖， 第4圖為第3圖由ΙΙ-ΙΓ之剖面示意圖； 第5圖是依照本發明一第二實施例之畫素結構之上視 不意圖， 第6圖是依照本發明一第二實施例之晝素結構之上視 示意圖；以及 第7圖為第5圖與第6圖由ΙΙΙ-ΙΙΓ以及由IV-IV’之剖 面示意圖。 圖式之標示說明 1 0 0、2 0 0、3 0 0 :基板 1 0 1、2 0 1、3 0 1 :掃瞄配線 1 0 2、2 0 2、3 0 2 :閘極 104 、 204 、 304 :閘介電層 106、20 6、3 0 6 :通道層 108、208、308 :歐姆接觸層 1 1 1、2 1 1、3 1 1 :資料配線 112a "212a、312a :源極 112b、212b、212c、312b、312c :汲極 1 1 4、2 1 4 :保護層 116、216a、216b、226a、226b :開口（接觸窗）
10119twf.ptd 第17頁 575961 圖式簡單說明 118、218、318 :晝素電極 120、220a、220b、320a、320b :畫素儲存電容器 1 3 0、2 3 0、3 3 0 :雙汲極薄膜電晶體 222a 、 222b 、 322a 、 322b :共用線 224a、224b :導電層
10119t.wf .ptd 第18頁
Claims (1)
- 575961 六、申請專利範圍 1 · 一種晝素結構，適於架構在一基板上，該晝素結構 包括： 一掃描配線，配置在該基板上； 一閘介電層，配置於該基板上並覆蓋住該掃描配線； 一資料配線，配置於該閘介電層上且該資料配線的延 伸方向與該掃描配線的延伸方向不同； 一保護層，配置於該閘介電層上並覆蓋住該資料配 線； 一透明晝素電極，配置於該保護層上；以及 一雙汲極薄膜電晶體，配置於該基板上並位於該畫素 結構的中央，該雙汲極薄膜電晶體具有一閘極、一通道 層、一源極以及二汲極，其中該源極係與該資料配線電性 連接，該二汲極係與該透明畫素電極電性連接，該通道層 係配置在該閘極上方之該閘介電層上，該源極以及該二汲 極係配置在該通道層上，而該閘極係與該掃描配線電性連 接。 2. 如申請專利範圍第1項所述之晝素結構，其中更包 括二晝素儲存電容器，配置在該畫素結構之兩邊緣處。 3. 如申請專利範圍第2項所述之畫素結構，其中每一 該些畫素儲存電容器係由配置在該基板上之一共用線、對 應配置在該共用線上方之一導電層與該透明晝素電極以及 配置在該共用線與該導電層/該透明畫素電極之間之該閘 介電層所構成，且該導電層與該透明畫素電極係彼此電性 連接。10119t.wf.ptd 第19頁 575961 六、申請專利範圍 4 ·如申請專利範圍第1項所述之畫素結構，其中位於 該掃瞄配線上方之該透明畫素電極中更具有複數個開口， 藉以降低該掃瞄配線與該透明畫素電極之一寄生電容。 5. 如申請專利範圍第1項所述之畫素結構，其中該透 明畫素電極之材質包括銦錫氧化物。 6. 如申請專利範圍第1項所述之畫素結構，其中該通 道層與該源極、該二汲極之間更包括配置有一歐姆接觸 層。 7. —種畫素結構，適於架構在一基板上，該畫素結構 包括： 一掃描配線，配置在該基板上； 一閘介電層，配置於該基板上，並覆蓋住該掃描配 線， 一資料配線，配置於該閘介電層上，且該資料配線的 延伸方向與該掃描配線的延伸方向不同； 一反射畫素電極，配置於該閘介電層上；以及 一雙汲極薄膜電晶體，配置於該基板上並位於該晝素 結構的中央，該雙汲極薄膜電晶體具有一閘極、一通道 層、一源極以及二汲極，其中該源極係與該資料配線電性 連接，該二汲極係與該反射晝素電性連接，該通道層係配 置在該閘極上方之該閘介電層上，該源極以及該二汲極係 配置在該通道層上，而該閘極係與該掃描配線電性連接。 8. 如申請專利範圍第7項所述之畫素結構，其中更包 括二晝素儲存電容器，配置在該晝素結構之兩邊緣處。10119t.wf.ptd 第20頁 575961 六、申請專利範圍9 ·如申請專利範圍第8項所述之畫素結構，其中每一 該些畫素儲存電谷器係由配置在該基板上之一共用線、對 應配置在該共用線上方之該反射畫素電極以及配置在該共 用線與該反射畫素電極之間之該閘介電層所構成。 1 0 ·如申請專利範圍第7項所述之畫素結構，其中位於 該掃瞄配線上方之該反射畫素電極中更具有複數個開口， 藉以降低該知目苗配線與該反射畫素電極之一寄生電容。 1 1 ·如申請專利範圍第7項所述之晝素結構，其中該反 射晝素電極之材質包括一金屬材質。 、、1 2·如申請專利範圍第7項所述之畫素結構，其中該通 道層與該源極、該二汲極之間更包括配置有一歐姆接 層。1 3 ·種畫素結構，適於架構在一基板上，該畫素結 構包括： 一 砝娃Σ雙汲極薄膜電晶體，配置於該基板上並位於該畫素4 j® 、中央’其中該雙汲極薄膜電晶體具有一閘極、一通 道層、—源極以及二汲極； 一掃瞄配線， 雙汲極薄膜電晶體 配置在該基板上’且該掃瞄配線係與該 之該閘極電性連接； 伸方S ΐ ，線，配置於該基板上，其中該資料配線的該雙汲：°薄ί ΐ ? Ϊ的延伸方向不同，且該資料配線係 一金專膜電日日體之該源極電性連接；以及該雙沒=ΐ電極配置於該基板上，其中該畫素電極係 及極薄膜電晶體之該二汲極電性連接。：>/观1 六、申請專利範園 14,如申枝畜… ·+，之畫素結構，其中更 包括一第〜：H範目第13項戶斤%二畫素儲存電容器， 分別配董IΓ素儲存電容器以及〆第 I 隹该晝素結構之兩邊緣處。 1』.如申請專利範圍第13項所述之畫素結構’其中位 以;:：:!配線上方之該晝素電極中更具有複數個開口，藉 牛-掃瞄配線與該晝素電極之間之一寄生電容。 1 6 ·如申請專利範圍第丨3項所述之畫素結構，其中該 晝素電極係為一透明畫素電極。 1 7 ·如申請專利範圍第1 3項所述之畫素結構，其中該 畫素電極係為一反射畫素電極。 1 8 ·如申請專利範圍第1 3項所述之畫素結構，其中該 通道層與該源極、該二汲極之間更包括配置有一歐姆接觸 層。 10119twf.ptd 第22頁
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091134998A TW575961B (en) | 2002-12-03 | 2002-12-03 | Pixel structure |
| AU2003207140A AU2003207140A1 (en) | 2002-12-03 | 2003-01-08 | Pixel structure |
| PCT/CN2003/000010 WO2004063804A1 (en) | 2002-12-03 | 2003-01-08 | Pixel structure |
| US10/248,575 US6940480B2 (en) | 2002-12-03 | 2003-01-30 | Pixel structure |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091134998A TW575961B (en) | 2002-12-03 | 2002-12-03 | Pixel structure |
| PCT/CN2003/000010 WO2004063804A1 (en) | 2002-12-03 | 2003-01-08 | Pixel structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW575961B true TW575961B (en) | 2004-02-11 |
| TW200410408A TW200410408A (en) | 2004-06-16 |
Family
ID=32991704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091134998A TW575961B (en) | 2002-12-03 | 2002-12-03 | Pixel structure |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6940480B2 (zh) |
| AU (1) | AU2003207140A1 (zh) |
| TW (1) | TW575961B (zh) |
| WO (1) | WO2004063804A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101071711B1 (ko) * | 2003-12-29 | 2011-10-12 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 |
| TWI335483B (en) * | 2006-03-16 | 2011-01-01 | Au Optronics Corp | Pixel structure and liquid crystal display panel |
| CN100419558C (zh) * | 2006-11-27 | 2008-09-17 | 友达光电股份有限公司 | 液晶显示面板及其主动元件阵列基板 |
| TW200907467A (en) * | 2007-08-02 | 2009-02-16 | Ind Tech Res Inst | Optically compensated bend mode liquid crystal display devices and fabrication methods thereof |
| TWI379140B (en) * | 2008-04-22 | 2012-12-11 | Au Optronics Corp | Pixel structure and active device array substrate |
| KR101338998B1 (ko) * | 2009-12-11 | 2013-12-09 | 엘지디스플레이 주식회사 | 반사투과형 액정표시소자 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6773971B1 (en) * | 1994-07-14 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having lightly-doped drain (LDD) regions |
| US5789762A (en) * | 1994-09-14 | 1998-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor active matrix circuit |
| JP3319975B2 (ja) * | 1997-05-08 | 2002-09-03 | 株式会社日立製作所 | 半導体素子及びそれを用いた液晶表示装置 |
| JP3595153B2 (ja) * | 1998-03-03 | 2004-12-02 | 株式会社 日立ディスプレイズ | 液晶表示装置および映像信号線駆動手段 |
| TW521303B (en) * | 2000-02-28 | 2003-02-21 | Semiconductor Energy Lab | Electronic device |
| US6511869B2 (en) * | 2000-12-05 | 2003-01-28 | International Business Machines Corporation | Thin film transistors with self-aligned transparent pixel electrode |
| JP3982992B2 (ja) * | 2000-12-07 | 2007-09-26 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
| JP4202012B2 (ja) * | 2001-11-09 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 発光装置及び電流記憶回路 |
| TW578123B (en) * | 2002-12-03 | 2004-03-01 | Quanta Display Inc | Pixel having transparent structure and reflective structure |
-
2002
- 2002-12-03 TW TW091134998A patent/TW575961B/zh not_active IP Right Cessation
-
2003
- 2003-01-08 WO PCT/CN2003/000010 patent/WO2004063804A1/zh not_active Application Discontinuation
- 2003-01-08 AU AU2003207140A patent/AU2003207140A1/en not_active Abandoned
- 2003-01-30 US US10/248,575 patent/US6940480B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| AU2003207140A8 (en) | 2004-08-10 |
| TW200410408A (en) | 2004-06-16 |
| WO2004063804A1 (en) | 2004-07-29 |
| US20040104879A1 (en) | 2004-06-03 |
| AU2003207140A1 (en) | 2004-08-10 |
| US6940480B2 (en) | 2005-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9312285B2 (en) | Thin film transistor array panel and a method for manufacturing the same | |
| TWI259922B (en) | An in-plane switching mode liquid crystal display device having multi-domains | |
| TW578123B (en) | Pixel having transparent structure and reflective structure | |
| US7928450B2 (en) | Pixel structure and method for fabricating the same | |
| TWI351569B (en) | Pixel structure | |
| TWI262344B (en) | Pixel structure and fabricating method thereof | |
| TW586223B (en) | Thin film transistor array panel and fabricating method thereof | |
| CN100438048C (zh) | 一种平板显示器中的电极结构及其制造方法 | |
| US8115215B2 (en) | Array substrate and method for manufacturing the same | |
| TW200846798A (en) | Pixel structure and method for forming thereof | |
| US10381384B2 (en) | Array substrate, method for manufacturing array substrate, display panel and display device | |
| TWI330279B (en) | Liquid crystal display panel | |
| TWI381230B (zh) | 液晶顯示器之畫素結構 | |
| TWI272424B (en) | Liquid crystal display and fabricating the same | |
| TW575961B (en) | Pixel structure | |
| TW200535776A (en) | Thin film transistor array and fabricaring method thereof | |
| CN210199459U (zh) | 一种阵列基板、显示面板以及显示装置 | |
| TWI253538B (en) | Thin film transistor flat display and its manufacturing method | |
| US7646440B2 (en) | Pixel structure of LCD and fabrication method thereof | |
| TW200816486A (en) | Thin-film transistor array and method for manufacturing the same | |
| TW563258B (en) | Pixel structure and fabricating method thereof | |
| TWI229442B (en) | Capacitor in a pixel structure | |
| TW584756B (en) | Manufacturing method for TFT array substrate of reflective LCD | |
| CN100483230C (zh) | 像素结构 | |
| TW200821639A (en) | Pixel structures of a color filter substrate, an active device array substrate, and a liquid crystal display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |