TW552547B - Operating system-independent method and system of determining CPU utilization - Google Patents
Operating system-independent method and system of determining CPU utilization Download PDFInfo
- Publication number
- TW552547B TW552547B TW090130773A TW90130773A TW552547B TW 552547 B TW552547 B TW 552547B TW 090130773 A TW090130773 A TW 090130773A TW 90130773 A TW90130773 A TW 90130773A TW 552547 B TW552547 B TW 552547B
- Authority
- TW
- Taiwan
- Prior art keywords
- processing unit
- central processing
- clock signal
- during
- processor core
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000012545 processing Methods 0.000 claims abstract description 172
- 238000005070 sampling Methods 0.000 claims abstract description 49
- 230000001419 dependent effect Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims description 2
- 238000009408 flooring Methods 0.000 claims 1
- 238000005259 measurement Methods 0.000 claims 1
- 239000011257 shell material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 238000007726 management method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 241000238876 Acari Species 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000002155 anti-virotic effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
- G06F11/3423—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time where the assessed time is active or idle time
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Power Sources (AREA)
- Hardware Redundancy (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
552547 A7 B7 五、發明説明（1 ) 發明領域__ 本發明通常與中央處理單元（CPU)領域有關。具體而 言，本發明與決定CPU使用率有關。更具體而言，本發明 與決定資料處理系統内CPU使用率之與作業系統無關的方 法和系統有關。 發明背景 在最現代的多程式設計資料處理或電腦系統中，有各種 工作或使用者應用程式爭奪在中央處理單元（CPU)上執行 或在類似處理裝置上執行的處理時間。甚至在更高度多工 作環i兄中易於舍生A發性活動’即在等待時間或非啟用狀 態期間之後接著極度處理活動期間。因此，基於各種原 因，分析CPU及其他類似貧料處理系統裝置的使用率非常 有用。例如，於排定極少量或沒有使用者工作期間的高處 理器使用率可能是防毒程式或導致反覆運作狀態或其他無
使用率。 舉例而σ ’在傳統作業系統（〇 s )中，決定使用率的
CPU無關的計時器， 心丨刀_文m仃滑早為空清單時，則沒 •處理态處於閒置狀態。於是，讀取與 並且處理器實質上被停用。其完成方 本紙張尺度制 552547 A7 B7 五、發明説明（2 ) 式是將處理器置於預先定義的處理器效能狀態，如熟知之 於2000年7月27日發佈之進階組態及電源介面規格（Advanced
Configuration and Power Interface Specification ; ACPI)版本 2·〇 中定義 的C 2或C 3狀態。在c 2狀態中，會從處理器的功能單元移 除時脈信號，同時處理器的記憶體子系統仍然維持啟用狀 怨並且可被其他裝置「窥探」（sn〇〇pable )。在C 3狀態中， 遂會從資料處理系統的這個記憶體部件移除時脈信號，並 且進入所謂「深睡眠」狀態。當將新工作加入至備妥清單 時，會將處理器置於啟用狀態（如c〇ACn狀態），並且再次 謂取計時器。然後，$ 一和第二計時器讀取之間的差值 (乘計時器的週期)代表CPU的閒置時間 '然後，使用整個 取樣時間間隔的這項時間累積來決定cpu使用率。然而， 在OS範圍以外，無法利用支援的應用程式設計介面（_ 來取得測量的CPU使用率及備妥執行工作清單狀態。 圖式簡軍說明 將藉由實例來說明本發明，並且本發明不受限於附圖 範圍内，其中 圖la顯示可與本發明一起運用的傳統資料處理系統； 圖1 b顯示圖1 a所示之資料處理系統的先前技藝架構； 圖2顯示圖ib所示之架構之一部份的詳細圖式； 圖3顯示用來解說根據本發明之資料處理系 構系統圖； F 1木 圖4顯示本發明第一具體實施例之應用程 的圖式； ^手序列 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公寶） -5- 552547
圖5 一示本無明第一具體貫施例之應用程式使用率序列 的圖式； 圖6顯示本發明第三具體實施例之應用程式使用率序列 的圖式； 圖7顯π本發明具體實施例之方法的高階邏輯流程圖 發明詳細說明 本發明揭示一種決定資料處理系統内cpu使用率之與4 業系統無關的方法和系統。為了充分認識本發明，在下^ 的詳細說明中提出許多的特定細節。然而，熟知技藝人： 應明白，實施本發明不需要採用特定的細節。在其他情义 下，為了避免混淆本發明，不會特別詳細說明已熟知的結 構、材料、電路、處理程序及介面。 現在請參考圖1 a，圖中顯示可與本發明一起運用的傳統 資料處理系統1 〇 〇。資料處理系統或電腦系統i 〇 〇包括系統 單元102、如顯示器104和印表機u〇之類的輸出裝置，以及 如鍵盤108和滑鼠1〇6之類的輸入裝置。資料處理系統副藉 由操作輸入裝置108和106來接收要處理的資料，或直接從 固足或可拆除式媒體儲存裝置（如磁片112和網路連接介面 (圖中未顯示））接收要處理的資料。然後，資料處理系统 1〇〇處理資料並且經由輸出裝置（如顯示器1〇4、印表機⑽、 固定或可拆除式媒體儲存裝置（如磁片112和網路連接介面）） 來呈現產生的輸出資料。 現在請參考訊，圖巾顯示如圖u所示之資料處理系統 100之組件的高階方塊圖。在傳統電腦系統中，系統單元
裝 訂
-6- 552547 A7 B7 五、發明説明（4 ) 102包括處理裝置，如透過處理器系統匯流排（p s B ) 114連接 至第二階（L 2 )快階區122的中央處理單元（CPU) 120。接著， 處理器系統匯流排114係經由橋接電路124耦合至擴充匯流 排（如本地匯流排116)及記憶體126。本地匯流排116可包括 周邊組件互連（Peripheral Component Interconnect ; PCI)匯流排、 視訊電子標準協會（Video Electronics Standards Association ; VESA) 匯流排等等，以密切耦合處理器120及處理器系統匯流排 114，以准許高速存取所選裝置，如顯示裝置128。 記憶體126可包括唯讀（ROM)及/或隨機存取（RAM)記憶體 裝置，如同步動態隨機存取記憶體（SDRAM)模組，其能夠 儲存資料及CPU 120執行的指令。存取記憶體126内儲存的資 料及指令係經由北橋電路124内的記憶體控制器（圖中未顯 示）提供。同樣地，通常會以階層方式來使用L 2快取區122 儲存資料及指令，以供CPU 120直接存取。顯示裝置128可包 括如顯示器104之類的陰極射線管（CRT)、液晶顯示器（LCD) 或是用來為電腦使用者顯示各種資料的類似裝置。例如， 可能會為使用者在顯示裝置128上顯示影像、圖形或文字。 資料處理系統1〇〇的系統單元102還以擴充匯流排或「相容 性」匯流排118(如產業標準架構（Industry Standard Architecture ; ISA)匯流排）為特徵，並且藉由南橋電路Π4耦合至本地匯 流排116 ’以協助將其他相當低速的裝置連接至資料處理系 統100。南橋電路134包括通用序列埠（USB)連接埠138及適用 於裝置的其他直接連接，如網路介面卡130、資料儲存裝置 (如磁性硬碟機丨32)以及音訊裝置140(如揚聲器或音效卡）。 _ ___-7-_ 本紙張尺度適用中國國家榡準(CNS) A4規格(210 X 297公釐） 552547 A7 B7 五、發明説明（5 未直接鶴合南橋電路134的其他裝置可經由擴充匯流排 118連接至資料處理系統ι〇〇，如圖所示。用以在可拆除式 媒體儲存裝置（如磁片丨12)提供額外資料儲存容量的軟碟機 (FDD) 144以及輸入裝置（如鍵盤1〇8和游標控制裝置136)均，是 以此方式連接至擴充匯流排丨，以將資料' 指令及/或命 令選擇傳達至中央處理單元12〇。游標控制裝置136可包括 傳統滑鼠（如圖la所示的滑鼠1〇6)、軌跡球或能夠傳達所要 之游標操作的任何其他裝置。同樣地，擴充匯流排丨18包括 輸入/輸出（I/O)控制器，其具有標準串列埠及並列埠，用 以將如印表機110之類的其他1/〇裝置連接至系統。 本發明系統包括軟體、資訊處理硬體及各項處理步驟， 下文中將會說明之。本發明的功能及處理程序步驟可利用 機器具體化，或利用如磁片n2之媒體内具體化的電腦可執 行指令具體化。指令可用來促使如cpu 12〇之類使用指令程 式設計的一般用途或特殊用途處理器執行所說明的本發明 方法。或者，可利用包含用以執行步驟之硬接線邏輯的特 定硬體組件來執行本發明的功能及步驟，或是利用程式規 劃電腦組件及自訂硬體組件的任何組合來執行本發明的功 能及步驟。 現在請參考圖2，圖中顯示圖^所示之架構之一部份的 詳細圖式。圖中所示的處理器12〇係利用北橋電路以=的 記憶體控制器226以透過處理器系統匯流排u 4與記憶體⑶ 通訊。通用系統時脈（Bak) 2丨6通常係由時脈產生器=8產 生，並且供應至CPU 120的時脈控制相鎖迴路（PLL) ^18以及 -8- 552547 A7 _ B7 _ 五、發明説明（6 ) 供應至記憶體控制器226。同樣地，在如圖所示的具體實施 例中，將核心電壓206供應至CPU 120，以提供必要的操作功 率。在供應BClk信號216時，會以大約1〇〇兆赫（MHz )的頻率 發生記憶體126的往復存取。但是，中央處理單元120執行 速度記憶體存取更快，於是會使用時脈控制信號GHI# 202來 選取匯流排比率或多工器212，並且利用PLL 218產生較高頻 率的中央處理單元時脈信號。例如，如果系統或前端時脈 216具有100 MHz頻率，並且使用GHI #信號202選取5比1的比 率212，則產生的CPU時脈具有大約5〇〇 MHz的頻率。或者， 可選取較高的多工器或7比1的比率212，以產生大約700 MHz的CPU時脈頻率。 然後，將產生的中央處理單元時脈信號供應至時脈節流 邏輯220，之後再傳送至處理器核心2〇〇。節流（Throttling )是 一種從處理器核心取消確證或「閘控關閉」（gated 0ff) CPU 時脈的技術，以防止核心内的功能單元運作。因此，節流 邏輯220係當作開關，其藉由停止時脈（Stp_Clk)控制信號204 啟動，並且位於PLL 218與處理器核心200之間。時戳計時器 224也被納入CPU 120中並且每個CPU時脈循環（有時候稱為滴 答（tick)或脈衝）均會遞增，其中CPU時脈為「閘控通行」 (gated through)或供應至處理器核心，如圖所示。因為時戳 計時器224追蹤供應至處理器核心200之功能單元（如指令解 碼器、淨點和整數執行單元等等）的時脈滴答數或循環 數’所以提供CPU120執行之實際工作的極精確表示。圖2所 示之額外晶片組架構組件是非相依性計時器21〇。系統非相 __ _-9-_ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 1 ^^. 1 ^^.552547 A7 B7 五、發明説明（7 依性計時器210的執行與CPU 120及龙』 ^相關系統時脈216無 關，不會因Stp Clk信號204節流或BClk —上 吹^號216頻率修改而受 到影響。使用介於讀取之間經過的非托κ μ * #相依性計時器21〇滴答 數及其固定頻率，可獲得經過時間的 J猜確測f。在一項具 體實施例中，經由W i η 32應用程式h、， 八 、咬計介面（API)匯出為
QueryPerformanceCounter ()函式的 Wind〇v^TN/f . SM高效能計數器可當 作非相依性計時器210使用。在另―，符合進階組態及電源 介面規格(ACPI)的具體實施例中’可利用電源管理計時 器。在如圖所示的具體實施例中，雖然非相依性計時器21〇 係與時脈產生器電路208整合在一起，但是在另一項具體實 施例中，可在分開的裝置或積體電路中產生計時器21〇。 現在請參考圖3，圖中顯示用來解說根據本發明之資料 處理系統運作的架構系統圖。在如圖所示的具體實施例 中，複數個應用程式302(如CPU使用率應用程式304)經由作 業系統 300(如 Microsoft Corporation的 Windows™ 作業系統）、一個 或一個以上裝置驅動程式306以及基本輸入/輸出系統（BIOS ) 程式碼310與各種平台硬體裝置308(包括CPU 120)互動。如圖 所示的系統是針對各種應用程式302多工作作業的中斷驅動 型系統，並且在應用程式302與平台硬體308之間通訊。因 此，在本發明一項具體實施例中，向平台硬體308要求硬體 資源的應用程式302可引發中斷，如產生系統控制中斷 (System Control Interrupt ; SCI)或系統管理中斷（System
Management Interrupt ; SMI)，以及響應執行中斷處理常式。然 後，作業系統300與平台硬體308之間的互動係利用裝置驅 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 552547 A7 B7 . 五、發明説明（8 ) 動程式306及BIOS 310達成。在如圖所示的具體實施例中， BIOS 310包括如連接至資料處理系統100之各種裝置308之實 體裝置位址之類的資訊，並且有助於實際資料傳輸。相比 之下，裝置驅動程式306通常是特定硬體裝置特有的驅動程 式，並且通常與各種裝置格式之間的資料轉譯有關。 現在請參考圖4，圖中顯示本發明第一具體實施例之應 用程式使用率序列的圖式。圖中所示之時間間隔400期間的 各種工作及睡眠週期對應於CPU 120之處理器核心200之中央 處理單元時脈信號的供應及移除。因此，圖中所示之工作 週期402代表符合ACPI之資料處理系統的C 0處理器效能狀 態。同樣地，圖中所示之「睡眠」狀態404對應於C 2狀態 及更新的狀態，因為在這些狀態下會從處理器核心200移除 處理器時脈信號。在圖4所示的具體實施例中，CPU使用率 應用程式包括週期性執行的applet或應用程式。每當執行 applet時，會依據來自於先前執行的資料（或針對第一執行 則使用預設值）來計算CPU使用率因數。如圖所示，於第一 執行406期間，執行中的applet從如上文所述的效能計數器擷 取值。於applet之第二執行408期間會再次讀取效能計數器， 並且讀取之間經過的時間被計算為第二執行408與第一執行 406讀取計數器值之間差值乘預先定義的計時器時脈週期。 除於效能計數器以外，於使用率applet的每執行406、408期 間均會讀取時戳計數器224。在如圖所示的具體實施例中， 計算介於第一執行406與第二執行408之間已供應至處理器 核心200之CPU時脈信號的滴答總數或循環總數的方式為， -11- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 552547 A7 B7 五、發明説明（9 ) 從時戳計數器224獲取之最後值（TSCountl)減第一讀取值 (TSCountO)。如上文所述，由於供應至CPU 120之時脈信號的 頻率會改變，所以接著將供應之滴答計數轉換成時間單位 的方式為，滴答計數值（TSCountl-TSCountO)乘目前的CPU時 脈信號週期，這也是CPU時戳計數器224的時脈週期。在本 發明的一項具體實施例中，這個週期係從S MI中斷處理常 式獲得，這個S ΜI中斷處理常式負貴將CPU 120從一效能狀 態轉換成另一效能狀態，進而利用如本文所述的GHI #和 StpClk控制信號，將CPU 120時脈信號從一值轉換成另一 值。然後，可將CPU 120使用率表達為於取樣時間間隔（讀 取系統非相依性計時器之間的時間間隔）的時間比率及百 分比，於取樣時間間隔期間，會將CPU 120時脈信號供應至 處理器核心200，並且會考慮所供應時脈信號頻率的變化， 如圖所示。 現在請參考圖5，圖中顯示本發明第二具體實施例之應 用程式使用率序列的圖式。同樣地，圖中所示之時間間隔 500期間的各種工作及睡眠週期對應於CPU 120之處理器核心 200之CPU時脈信號的供應及移除，因此，分別對應於c 0和 C 2狀態及更新的a C P I處理器效能狀態。但是，與圖4所示 之使用率序列相比之下，在圖5所示的具體實施例中，會 利用週期性執行的中斷處理常式（如S ΜI處理常式506、508) 來讀取用以計算CPU使用率所需的數值，而不需要實際執 行計算。反而，數值被讀取、儲存以及接著提供給CPU使 用率applet 510，以決定啟用中CPU時間的實際百分比。另 本紙張尺度適用中國國家標準(CNS) Α4規格(21〇χ297公釐） 552547 A7 B7 五、發明説明（10 ) 夕卜，在這個具體實施例中，會利用電源管理計時器（而不 是效能計數器）來決定時間百分比。於SMI處理常式第一執 行506期間，會從資料處理系統的時戳計數器224 (TSCountO) 及電源管理計時器（PMTimerO)讀取數值。於週期性處理常 式第二執行508期間，會再次從這兩個計時器讀取數值，並 儲存兩次讀取所獲得的數值。接著，執行CPU使用率applet 510，並且將CPU 120的閒置狀態計算為在整個SMI處理常式 506、508執行之間的時間間隔之啟用中CPU時間的比率或百 分比，這是使用SMI處理常式儲存的數值及這兩個計時器 的週期計算得出。 現在請參考圖6，圖中顯示本發明第三具體實施例之應 用程式使用率序列的圖式。同樣地，圖中所示之取樣時間 間隔600期間的各種工作及睡眠週期對應於CPU 120之處理器 核心200之CPU時脈信號的供應及移除，因此，分別對應於 C 0和C 2狀態及更新的ACPI處理器效能狀態。在圖中所示的 具體實施例中，會利用週期性執行的中斷處理常式606、 608來產生系統管理中斷，以決定每個必要計時器或計數器 的值。於是，於使用率applet第一執行606期間會產生一 SMI，以引發相關SMI處理常式從時戳計數器224及系統非 相依性計時器210(如圖所示之電源管理計時器）讀取數值。 取樣時間間隔到期之後，再次執行applet 608及S Μ I處理常 式，以獲得評估CPU 120使用率所需的數值。 現在請參考圖7，圖中顯示本發明具體實施例之方法的 高階邏輯流程圖。圖7顯示一種決定CPU使用率之與資料處 ___-13-_ 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 552547 A7
理系統之作業系統無關的技術。圖7所示之處理程序從步 驟700開始J之後，讀取系統非相依性計時器，如本文中說 —勺包源g理4時备或Wind〇wsTM效能計數器（步驟。接 ^使用非相依性計時器的時脈週期，以及目前及先前讀 取《系統非相依性計時器值來定義取樣時間間隔（步驟 然後，從時戳計數器讀取數值（步驟勸），該時戮計 數器會在供應至中央處理單元1默處理器核心2⑻之哪時 脈信號的每循環或「時脈」遞增。使践前讀取的時戮計 時器值及目前讀取的時戳計時器m，可獲得於取樣時間間 隔期間供應至CPU處理器核心200的CPU時脈信號滴答或循環 總數（步驟708)。之後，可使用累積的cpu時脈循環數量及 cpu時脈信號的週期導出於cpu處理器核心2〇〇内之cpu時脈 信號啟用期間之取樣時間間隔内的時間總量或「配量」 (步驟710)。然後，將CPU使用率表達為這個啟用中cpu時脈 信號對取樣時間間隔的比率（步驟712)。接著，它決定是否 要終止CPU使用率應用程式及分析（步驟714)。如果不要終 止’則從步驟702所示的進入點開始重複處理程序。若要終 止’則終止處理程序（步驟716)。 雖然本文中已參考特定具體實施例來說明本發明，但是 熟知技藝人士應明白有許多修改及變化。因此，所有這此 變化及修改均屬於如申請專利範圍中所定義的本發明範 疇。 -14- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公ϋ 一 ---
裝 η
線
Claims (1)
- 1. 一種決定中央處理單元（CPU)使用率之方法，包括· 測量一於一取樣時間間隔期間之時間配量，=該取樣 時間間隔期間内一中央處理單元之一處 幾· ！為核心内（一 中央處理單元時脈信號處於啟用狀態；以及 利用該時間配量決定於該取樣時間間隔期間内該中央 處理單元的使用。 2·如申請專利範圍第丨項之方法，其中測量一於一取樣時 間間隔期間之時間配量，於該取樣時間間隔期間一中央 處理單元之一處理器核心内之一中央虛 、 τ犬誕理早兀時脈信號 處於啟用狀態’包括於將該中央處理單 ，、 ^ 平兀時脈信號供應 至該處理器核心之該取樣時間間隔期間累積所有的時門 配量。 、 3.如申請專利範圍第丨項之方法，其中利用該時間配量決 定於该取樣時間間隔期間該中央處理置分 ，王早几的使用率包 括’計算該時間配量對該取樣時間間隔的比率。 4·如申請專利範圍第1項之方法，其中測量一於一取樣曰、 間間隔期間之時間配量，於該取樣時間間隔期間—中、 處理單元之一處理器核心内之一中央處理單元時脈信 處於啟用狀態，包括： "； 決定一於該取樣時間間隔期間供應至該中央處理w 一 之該處理器核心之該中央處理單元時脈信號的循2 = 數；以及 衣、、、心 利用該循環總數及該中央處理單元時脈信號週期 算該時間配量。 / ~ # 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 5.如申請專利範圍第4項之方法，該方法進—步包括： 勺=月f生執仃—使用率應用程式，其中該取樣時間間隔 ^錢用應、用程式第—執行與該使用率應用程 式弟二執行之間的時間間隔。 6·如申請專利範圍第4項之方法，該方法進—步包括： 間=1 生執行一系統管理中斷處理常式，其中該取樣時 4、 y 括一介於該系統管理中斷處理常式第一執行與 '、“理中斷處理常式第二執行之間的時間間隔。 利範_之方法，其中決定一於該取樣時 ’月間供應至戎中央處理單元之該處理器核心之該 央處理單元時脈信號的循環總數包括： ，於舞樣時間間隔期間，針對該中央處理單元時脈信 =的母個循環將_時戳計數器從_起始值遞增至一最終 、將该時戳計冑器最終值減該日寺戳計數器起始值，以決 定一，該取㈣間間隔期間供應至該中央處理單元之該 處理器核心之該中央處理單元時脈信號的循環總數。 8·如^請專利範圍第7項之方法，該方法進—步包括： 唄取孩時戳奸數器起始值，以響應該使用率應用程式 的該第一執行；以及 ^ 讀取該時戳計數器最終值，以響應該使用率應用程式 的該第二執行。 9·-種資料處理系統可讀取媒體，具㈣—内建其内之音 料處理系統執行的複數個指令，其中當執㈣等指令時 -2- 本紙張尺度適財_家料(CNS) A4規格(210X297公董)可促使该資料處理系統執行下列程序： 測量一於一取樣時間間隔期間之時間配量，於該取樣 時間間隔期間-中央處理單元之—處理器核心内之一中 央處理單元時脈信號處於啟用狀態；以及 利用該時間配量決定於該取樣時間間隔期間該中央處 理單元的使用。 10.如申請專利範圍第9項之資料處理系統可讀取媒體，直 中該等指令促使該資料處理系統測量_於—取樣時間間 隔期間之時間配量，於該取樣時間間 :元之-處理器核心内之一中央處理單元時脈= 啟用狀態’以促使該資料處理系統於將該中央處理單元 t脈信號供應至該處理器核心之該取樣時間間隔期間累 積所有的時間配量。 U·如申請專利範圍第9項之資料處㈣統可讀取媒體，其 :孩等指令促使該資料處理系統利用該時間配量決定於 :爷樣時間間隔期間該中央處理單元的使用，以促使該 ::料處理系統計算該時間配量對該取樣時間間隔的比 2.如申請專利範圍第9項之資料處理系統可讀取媒體 :孩等指令促使該資料處理系統測量一於—取樣時 :期間之時間配量，於該取樣時間間隔期間一中央 早元之處理咨核心内之一中參# ®〆 T央處理早兀時脈信號> 、狀怨，以促使該資料處理系統執行下列程序： 決定—於該取樣時間間隔期間供應至該中央處理] 本紙^裝 η-3- 55254X 年灼 B ! 乂當I '“'4 yvjfcj A8 B8 C8 D8申請專利範圍 4 d處理恭核心之該中央處理單元時脈信號的循環總 數；以及 #利用該循環總數及該中央處理單元時脈信號週期來計 算該時間配量。 13.:申請專利範圍第12項之資料處理系統可讀取媒體，該 貝料處理系統可讀取媒體進一步包括複數個指令，當執 行該等指令時可促使該資料處理系統執行下列程序： 週，月性執行-使用率應用程式，其中該取樣時間間隔 ^括:介於該使用率應用程式第—執行與該使用率應用 程式第二執行之間的時間間隔。 14·^申μ專利縫第12項之資料處理系統可讀取媒體，^ 貝料處理系統可讀取媒體進—步包括複數個指令，當^ 行該等指令時可促使該資料處理系統執行下列程序： 週期性執仃-系統官理中斷處理常式，其中該取樣^ 間間隔包括一介於該系統管理中斷處理常式第一執行5 I系統管理中斷處理常式第二執行之間的時間間隔。 15·如申請專利範圍第13項之資料處理系統可讀取媒體， 中該等指令促使該資料處理系統決定-於該取樣時間( 隔期間供應至該中央處理單元之該處理器核心之該中： 處理單元時脈信號的循瑗她机 ^ Τ 此Η厨％總數，以促使該資料處理系彳 執行下列程序： 於該取樣時間間隔期間，針對該中央處理單元時脈信 號的每個循環將—時料數器從-料值遞增至-最终 值；以及裝 η本紙張尺度 度返用中_家辟(CNS) -4- 申叫專利範 圍 B8 C8 D8 、將該時戳計數器最終值減該時戳計數器起始值，以決 走於忒取樣時間間隔期間供應至該中央處理單元之該 處理器核心之該中央處理單元時脈信號的循環總數。 Ml申請專利範圍第15項之資料處理系統可讀取媒體，該 ^料處理系統可謂取媒體進一步包括複數個指令，當執 行該等指令時可促使該資料處理系統執行下列程序： 、、，取該時戳計數器起始值，以響應該使用應用程式的 該第一執行；以及 項取孩時戳計數器最終值，以響應該使用應用程式的 該第二執行。 17· 一種資料處理系統，包括： 一中央處理單元，用以處理資料及執行指令，該中央 處理單元包括一處理器核心； 一時脈產生器，用以產生一中央處理單元時脈信號， 以及定義一取樣時間間隔； 一記憶體，用以儲存複數個指令，當該資料處理系統 執行該等指令時可促使該資料處理系統執行下列程序： 測量一於該取樣時間間隔期間之時間配量，於該取樣 時間間隔期間該中央處理單元之該處理器核心内之該中 央處理單元時脈信號處於啟用狀態；以及 利用該時間配量決定於該取樣時間間隔期間該中央處 理單元的使用率。 18.如申請專利範圍第17項之資料處理系統，其中該等指令 促使該資料處理系統利賴時間配量決定於^樣日^ -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 六、申請專利範圍 間隔期間該中央處理單元的使用，以促使該資料處理系 統計算該時間配量對該取樣時間間隔的比率。 19·如申請專利範圍第17項之資料處理系統，其中該等指令、時碱計數器，用以測量一於一取樣時間間隔期間供 應至該處理器核心之-中央處理單㈣脈信號的循環總 數； 其中孩處理器核心包括一處理器核心，用以利用該中 央處理單元時脈信號的循環總數來決定該中央處理單元 的使用。 22·如申請專利範圍第21項之中央處理單元，其中利用該中 央處理單元時脈仏號的猶環總數來決定該中央處理單元 的使用率之該中央處理單元包括： 、、一處理器核心、，以利用該中央處理單元時脈信號的 該循環總數及該中央處理單元時脈信號的週期來計算一 於邊取樣時間間隔期間之時間配量，於該取樣時間間隔 期間該處理器核心、内之該中央處理單元時脈信號處於啟 用狀態。 23. 如申睛專利範圍第22項之中央處理單元，其中利用該中 央處理單元時脈信號的循環總數來決定該中央處理單元 的使用率之該中央處理單元包括： 一處理器核心，用以計算該時間配量對該取樣時間間 隔的比率。 24. 如申請專利範圍第21項之中央處理單元，其中利用該中 央處理單疋時脈信號的循環總數來決定該中央處理單元 的使用之該中央處理單元包括： 處理态核心，用以週期性執行一使用應用程式，其 中該取樣時間間隔包括一介於該使用應用程式第_執行 本紙張尺度適用中關家群(CNS) A4規格721〇X2^^y::使用應用程式第二執行之間的時。 25.如申請專利範圍第21項之中央處 ^ ® , 里早兀，其中利用該中 央處理早7C時脈信號的循環 ,Λ ^ 衣、心數未決疋該中央處理單元 的使用率之該中央處理單元包括： 一處理器核心，用以週期性勃 ^ 生執仃一系統管理中斷處理 :式，其中該取樣時間間隔包括—介於該系統管理中斷 處理常式第-執行與該系統管理中斷處理常式第二執行 之間的時間間隔。 26·如申請專利範圍第21項之中央處理單元，該中央處理單 元進一步包括： 一相鎖迴路，用以接收一系統時脈信號，以及利用該 系統時脈信號產生該中央處理單元時脈信號。 27·如申請專利範圍第26項之中央處理單元，其中該相鎖迴 路進一步包括： 一相鎖迴路，用以接收一系統時脈信號，以從複數個 匯流排多工器比率選取一匯流排多工器比率，以響應該 系統時脈信號的接收，以及利用該匯流排多工器比率產 生該中央處理單元時脈信號。 28·如申請專利範圍第26項之中央處理單元，該中央處理單 元進一步包括節流時脈邏輯，該節流時脈邏輯耦合至該 處理器核心，以接收來自於該相鎖迴路的該中央處理單 元時脈信號以及一時脈控制信號，並且節流該中央處理 單元時脈信號以響應該時脈控制信號的接收。 29. —種資料處理系統，包括·· -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)一非相依性計時器，用以定義一取樣時間間隔； 時脈產生器，用以產生一系統時脈信號； 相鎖迴路，用以接收該系統時脈信號，以及利用該 系统時脈信號產生一中央處理單元時脈信號；以及 —中央處理單元包括： 一處理器核心；以及一時戳計數器，用以測量一於該取樣時間間隔期間 =應至該處理器核心之該中央處理單元時脈信號的循 衣、、息數，其中茲處理器核心包括一處理器核心，用以 裝 利用該中央處理單元時脈信號的該循環總數決定該中 央處理單元的使用。 如申睛專利範圍第29項之中央處理單元， 十生計時器包括一電源管理計時器。 0 1 •如申凊專利範圍第29項之中央處理單元， f生叶時器包括一高效能計數器。 η 其中該非相依 其中該非相依____________ _网_豕標準(CNS) Α4規格(210 X 297公釐)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/750,676 US6711526B2 (en) | 2000-12-29 | 2000-12-29 | Operating system-independent method and system of determining CPU utilization |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW552547B true TW552547B (en) | 2003-09-11 |
Family
ID=25018791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090130773A TW552547B (en) | 2000-12-29 | 2001-12-12 | Operating system-independent method and system of determining CPU utilization |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6711526B2 (zh) |
| EP (1) | EP1358557B1 (zh) |
| CN (1) | CN100338581C (zh) |
| AT (1) | ATE338304T1 (zh) |
| AU (1) | AU2002226936A1 (zh) |
| BR (1) | BR0116651A (zh) |
| DE (1) | DE60122780T2 (zh) |
| HK (1) | HK1058088A1 (zh) |
| TW (1) | TW552547B (zh) |
| WO (1) | WO2002054244A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI447557B (zh) * | 2009-05-22 | 2014-08-01 | Chi Mei Comm Systems Inc | Ｃｐｕ使用率分析系統及方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6711526B2 (en) | 2000-12-29 | 2004-03-23 | Intel Corporation | Operating system-independent method and system of determining CPU utilization |
| JP3491617B2 (ja) * | 2001-03-01 | 2004-01-26 | 日本電気株式会社 | 運用レポート作成方式、運用レポート作成方法および運用レポート作成用プログラム |
| US6810361B1 (en) * | 2002-06-19 | 2004-10-26 | Hewlett-Packard Development Company, L.P. | Estimating utilization of an electronic system component |
| DE10234469A1 (de) * | 2002-07-29 | 2004-02-12 | Siemens Ag | Verfahren zur Erfassung von Programmlaufzeiten in einem Datenverarbeitungsgerät |
| US7694164B2 (en) * | 2002-09-20 | 2010-04-06 | Intel Corporation | Operating system-independent method and system of determining CPU utilization |
| US20050071688A1 (en) * | 2003-09-25 | 2005-03-31 | International Business Machines Corporation | Hardware CPU utilization meter for a microprocessor |
| US7783785B2 (en) * | 2003-10-02 | 2010-08-24 | Gateway, Inc. | Method and apparatus for BIOS determination of network information and diagnostics |
| US7617488B2 (en) * | 2003-12-30 | 2009-11-10 | Intel Corporation | Method and apparatus and determining processor utilization |
| US20050228927A1 (en) * | 2004-04-05 | 2005-10-13 | Philip Garcia | Bus utilization based on data transfers on the bus |
| US8321554B2 (en) | 2004-12-17 | 2012-11-27 | International Business Machines Corporation | System and program to automatically identify a server on which to deploy an application |
| US20090182534A1 (en) * | 2008-01-11 | 2009-07-16 | Microsoft Corporation | Accurate measurement and monitoring of computer systems |
| US8020020B2 (en) * | 2008-02-28 | 2011-09-13 | Globalfoundries Inc. | Fast, automatically scaled processor time stamp counter |
| CN101981530B (zh) * | 2008-04-11 | 2012-12-12 | 飞思卡尔半导体公司 | 具有低功率模式和非低功率模式的微处理器,数据处理系统和计算机程序产品 |
| US8527796B2 (en) * | 2009-08-24 | 2013-09-03 | Intel Corporation | Providing adaptive frequency control for a processor using utilization information |
| TW201117102A (en) * | 2009-11-02 | 2011-05-16 | Inventec Corp | Method for self-diagnosing system management interrupt handler |
| US8713562B2 (en) | 2012-01-06 | 2014-04-29 | International Business Machines Corporation | Intelligent and automated code deployment |
| US9021499B2 (en) * | 2012-01-10 | 2015-04-28 | Hewlett-Packard Development Company, L.P. | Moving a logical device between processor modules in response to identifying a varying load pattern |
| US9037840B2 (en) * | 2012-06-29 | 2015-05-19 | Intel Corporation | Mechanism to provide workload and configuration-aware deterministic performance for microprocessors |
| US9183022B2 (en) | 2012-06-30 | 2015-11-10 | International Business Machines Corporation | Maintaining hardware resource bandwidth quality-of-service via hardware counter |
| US9128721B2 (en) * | 2012-12-11 | 2015-09-08 | Apple Inc. | Closed loop CPU performance control |
| US9494996B2 (en) | 2013-03-15 | 2016-11-15 | Intel Corporation | Processor having frequency of operation information for guaranteed operation under high temperature events |
| US11057446B2 (en) | 2015-05-14 | 2021-07-06 | Bright Data Ltd. | System and method for streaming content from multiple servers |
| CN107423206B (zh) * | 2017-07-31 | 2021-01-22 | 苏州浪潮智能科技有限公司 | 一种衡量系统管理中断时间的方法及装置 |
| CN112162820A (zh) * | 2020-09-23 | 2021-01-01 | 广州六环信息科技有限公司 | 计时器的计时方法和装置 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4485440A (en) | 1981-09-24 | 1984-11-27 | At&T Bell Laboratories | Central processor utilization monitor |
| US4438490A (en) | 1981-10-01 | 1984-03-20 | Honeywell Information Systems Inc. | Clock control of a central processing unit from a monitor interface unit |
| US5072376A (en) | 1988-06-10 | 1991-12-10 | Amdahl Corporation | Measuring utilization of processor shared by multiple system control programs |
| US5475844A (en) * | 1992-11-27 | 1995-12-12 | Nec Corporation | Heavily loaded resource evaluation system |
| US5706407A (en) * | 1993-12-28 | 1998-01-06 | Kabushiki Kaisha Toshiba | System for reallocation of memory banks in memory sized order |
| CA2186349C (en) | 1994-05-12 | 2008-09-23 | James C. Bunnell | Cpu activity monitoring through cache watching |
| US5623647A (en) | 1995-03-07 | 1997-04-22 | Intel Corporation | Application specific clock throttling |
| US5719800A (en) | 1995-06-30 | 1998-02-17 | Intel Corporation | Performance throttling to reduce IC power consumption |
| US5805909A (en) * | 1995-08-03 | 1998-09-08 | Texas Instruments Incorporated | Microprocessors or microcontroller utilizing FLL clock having a reduced power state |
| US5745375A (en) | 1995-09-29 | 1998-04-28 | Intel Corporation | Apparatus and method for controlling power usage |
| US5787294A (en) | 1995-10-13 | 1998-07-28 | Vlsi Technology, Inc. | System for reducing the power consumption of a computer system and method therefor |
| US5815693A (en) | 1995-12-15 | 1998-09-29 | National Semiconductor Corporation | Processor having a frequency modulated core clock based on the criticality of program activity |
| US5715467A (en) | 1996-04-04 | 1998-02-03 | Vlsi Technology, Inc. | Event driven power management control circuit and method therefor |
| US5982814A (en) * | 1996-08-01 | 1999-11-09 | Pc-Tel, Inc. | Dynamic control of processor utilization by a host signal processing modem |
| JP3798476B2 (ja) * | 1996-08-30 | 2006-07-19 | 株式会社東芝 | コンピュータシステムおよびそのシステムにおけるキャッシュメモリのパワーダウン制御方法 |
| US6018803A (en) * | 1996-12-17 | 2000-01-25 | Intel Corporation | Method and apparatus for detecting bus utilization in a computer system based on a number of bus events per sample period |
| US6105142A (en) * | 1997-02-11 | 2000-08-15 | Vlsi Technology, Inc. | Intelligent power management interface for computer system hardware |
| US6212644B1 (en) | 1998-09-10 | 2001-04-03 | Intel Corporation | Controlling temperatures in computers |
| US6161188A (en) * | 1998-11-17 | 2000-12-12 | Ip-First, L.L.C. | Microprocessor having fuse control and selection of clock multiplier |
| US6272642B2 (en) * | 1998-12-03 | 2001-08-07 | Intel Corporation | Managing a system's performance state |
| US6118306A (en) | 1998-12-03 | 2000-09-12 | Intel Corporation | Changing clock frequency |
| US7032119B2 (en) * | 2000-09-27 | 2006-04-18 | Amphus, Inc. | Dynamic power and workload management for multi-server system |
| US6711526B2 (en) | 2000-12-29 | 2004-03-23 | Intel Corporation | Operating system-independent method and system of determining CPU utilization |
-
2000
- 2000-12-29 US US09/750,676 patent/US6711526B2/en not_active Expired - Lifetime
-
2001
- 2001-11-13 AT AT01995886T patent/ATE338304T1/de not_active IP Right Cessation
- 2001-11-13 BR BR0116651-4A patent/BR0116651A/pt not_active IP Right Cessation
- 2001-11-13 AU AU2002226936A patent/AU2002226936A1/en not_active Abandoned
- 2001-11-13 WO PCT/US2001/043639 patent/WO2002054244A2/en active IP Right Grant
- 2001-11-13 EP EP01995886A patent/EP1358557B1/en not_active Expired - Lifetime
- 2001-11-13 DE DE60122780T patent/DE60122780T2/de not_active Expired - Lifetime
- 2001-11-13 CN CNB018229522A patent/CN100338581C/zh not_active Expired - Fee Related
- 2001-12-12 TW TW090130773A patent/TW552547B/zh not_active IP Right Cessation
-
2004
- 2004-02-06 HK HK04100817A patent/HK1058088A1/xx not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI447557B (zh) * | 2009-05-22 | 2014-08-01 | Chi Mei Comm Systems Inc | Ｃｐｕ使用率分析系統及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100338581C (zh) | 2007-09-19 |
| HK1058088A1 (en) | 2004-04-30 |
| EP1358557B1 (en) | 2006-08-30 |
| US20020087291A1 (en) | 2002-07-04 |
| WO2002054244A2 (en) | 2002-07-11 |
| US6711526B2 (en) | 2004-03-23 |
| DE60122780T2 (de) | 2007-09-13 |
| EP1358557A2 (en) | 2003-11-05 |
| BR0116651A (pt) | 2004-07-13 |
| CN1633644A (zh) | 2005-06-29 |
| DE60122780D1 (de) | 2006-10-12 |
| AU2002226936A1 (en) | 2002-07-16 |
| WO2002054244A3 (en) | 2003-09-12 |
| ATE338304T1 (de) | 2006-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW552547B (en) | Operating system-independent method and system of determining CPU utilization | |
| US6829713B2 (en) | CPU power management based on utilization with lowest performance mode at the mid-utilization range | |
| US7694164B2 (en) | Operating system-independent method and system of determining CPU utilization | |
| US7596709B2 (en) | CPU power management based on utilization with lowest performance mode at the mid-utilization range | |
| US9952655B1 (en) | Graphics hardware mode controls | |
| KR102670999B1 (ko) | Dvfs 동작을 수행하는 어플리케이션 프로세서, 이를 포함하는 컴퓨팅 시스템 및 이의 동작 방법 | |
| US20070050174A1 (en) | Method and apparatus for adaptive tracing with different processor frequencies | |
| JPH05134830A (ja) | データ処理システムにおけるリアル・タイム・システム源のモニタ方法とモニタ装置 | |
| Xu et al. | Automated OS-level device runtime power management | |
| EP1555614B1 (en) | Method and apparatus for determining processor utilization | |
| TW200529074A (en) | Method and apparatus for processing hot key input using operating system visible interrupt handling | |
| JP4020849B2 (ja) | シミュレーション装置、シミュレーションプログラム、記録媒体及びシミュレーション方法 | |
| JP5354102B2 (ja) | マルチコアプロセッサシステム、通信制御方法、および通信制御プログラム | |
| TW201117102A (en) | Method for self-diagnosing system management interrupt handler | |
| TW201216163A (en) | Memory modeling method and model generator | |
| TW202331537A (zh) | 傳感裝置的中斷處理方法及其積體電路 | |
| Grover | Modern System Power Management: Increasing demands for more power and increased efficiency are pressuring software and hardware developers to ask questions and look for answers. | |
| Drótos et al. | Interrupt driven parallel processing | |
| Wang et al. | Driver Design for DMA Transmission of PXIe Device | |
| JPH076062A (ja) | Ｃｐｕの稼働率測定方法 | |
| Confidential | Fay Chang Keith Farkas Parthasarathy Ranganathan | |
| JPH04148430A (ja) | エミュレータにおけるタイムアウト制御方式 | |
| Khasim | New Vision of the Computer Operating System | |
| Ramadoss | Statistical Analysis of Time Delays in USB Type Sensor Interfaces on Windows-based Low Cost Controllers | |
| Ranganathan | Fay Chang Keith Farkas |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |