TW541466B - Dual-mode processor - Google Patents
Dual-mode processor Download PDFInfo
- Publication number
- TW541466B TW541466B TW089127713A TW89127713A TW541466B TW 541466 B TW541466 B TW 541466B TW 089127713 A TW089127713 A TW 089127713A TW 89127713 A TW89127713 A TW 89127713A TW 541466 B TW541466 B TW 541466B
- Authority
- TW
- Taiwan
- Prior art keywords
- processor
- mode
- memory
- scope
- circuit
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims abstract description 40
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000003860 storage Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 claims 3
- 230000014759 maintenance of location Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 5
- 241000700605 Viruses Species 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 240000000233 Melia azedarach Species 0.000 description 1
- 238000012550 audit Methods 0.000 description 1
- 238000007596 consolidation process Methods 0.000 description 1
- 230000002079 cooperative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2105—Dual mode as a secondary aspect
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Storage Device Security (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Description
541466
五、發明說明(1 發明背景 本發明關於一具有雙模式處理器電路 包路,如雙模處理器。 (請先閱讀背面之注意事項再填寫本頁) 此處理器特別適於提供數位終端中之却ώ +、 响τ < 口丁尸電视網路,之安 全存取控制。 在目前市場中,增加功能及減少消費者電子產品成本, 有經濟壓力。此點對機頂終端,亦稱積體接收機_解碼器 (IRD),或訂户終端特別如此,該蛛媸 次、、响接收及解碼電視信 號以供電視之顯示。此信號可由衛星所毺认 Λ ^ 利生尸斤傳輸,經有線裝置 或地面廣播系統傳輸。 全面成本之驅動力爲成產品組件之數目。減少組件之一 方法爲功能合併,該功能原由二或多個積體電路(IC)於 — 1C中實施。此點亦適用於安裝處理器之小片。例如, 具有記憶體及中央處理器(CPU)之小片,已可講得。 此外,增加功能性之另一方法爲,更有效利L電路元 件。微處理器實施之日增時脈速度,可由相同組件以相同 時間完成更多處理。因此可使產品具有更多特性及對消費 者之響應。增加之時脈速度可使單一處理器供多種應用。 經濟部智慧財產局員工消費合作社印製 將應用組合在單一處理器運算,俾其可在單一處理器中 運算,個別電路之功能性得以增加件數可以降低。半功能 合併實非易事,特別是具有嵌入之處理器之應用,因爲"^ 作業系統,密碼結構終止時序及程序之依存性等,當應用 併入時,均已改變。嵌入之密碼與結合之功能性通常需予 重新設計。 在個人電腦中,複雜之作業系統如視窗(tm),可也許多 4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 541466 經濟部智慧財產局員工消費合作社印製 A7 ---------B7___五、發明說明(2 ) 應用,其係同時運算並互不干擾。個人電腦環境在軟體及 硬體上,有一種標準化問題。程式人員可窝出利用作業系 統服務程式及共同硬體之應用。但嵌入式應用無法自標準 作業系統及一般硬體平台獲益。但即使發展良好之個人電 腦作業系統環境,應用亦可能失敗,因此,可使全系統停 機或”當機’’,因而必須重新開機或再設定全系統。亦可 旎造成不良程式或惡意程式如”病毒”可複寫記憶體中之 另一應用程式。此等病毒程式可能妨害作業系統之記憶體 管理區隔。 作業系統已發展出保護機構,以防止以一般用户應用模 式操作之程式,不致將專用之系統資訊複寫。此等系統使 用一邏輯電路,如記憶體管理單元(MMU ),以防止記憶 體執行之主程式,被惡程式在用户模式運算。此種系統 中,在同時執行之程式間並無保護。此外,全域空間由所 有任務分享,以避免系統服務常式之不必要重複,及便利 分旱之資料及中斷處理。此外,如疊層結構必須可由任何 操作之模式所存取。應用程式密碼應可存取,使用主程式 之低位準通用目的,及專用暫存器。此種應用程式應可存 取儲存之系統檔案。 準此,如能提供一方法,以較易方法合併獨立之嵌入式 應用,而不需重新設計密碼,則非常理想。 如能提供一更安全計劃以使程式之獨立組可在微處理器 執行,而彼此互不干擾,則更爲優異。 此系統應提供一具有安全及非安全處理模式之雙模處理 -5- (請先閲讀背面之注意事項再填寫本頁) 稽: · -線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 541466 A7 B7 五、發明說明( 器。 此系統應可在一電視網路中之用户終端實施。 本發明提供一具有上述及其他優點之系統。 發明之概述 ! m :種多模式處理電路,如雙模處理器,可依%_開關操 於至少第-及第二模式。當一模式爲主動時,處理器及 f己憶體間之資料轉移發生。因此,自記憶體之指令可在 處理器執行,其結果可料於各記憶體。例如,第-及第 己隐可刀別供第-及第二模式之用。記憶體爲獨立 的二無資料轉移直接發生於其間或經處理器發生。 第板式可爲*全板式,以實施安全處理作業,如在 機頂可户終端’提供電視節目服務之條件式存取。第二模 式:非安全模式,如在終端,提供如節目導引 購物 足其它應用。 在:實施例中,備有一資料庫,以供處理器與各記憶體 :=多工之資料轉移。在另-實施例中,備有在個別 内=暫存器件,與外部元件如位址及資料鎖存器之切換。 固^里Λ可在各模式間,根據不同計劃,包括時脈週期之 換,處理器執行之指令固定率,及模式之優先切 此外,第一及第二模式可有不同之作業系統。 圖式簡略説明 圖1説明本發明之雙模式處理器電路之總圖。 圖2說明本發明具有匯流器多工電路之雙模式處理器。 -6- 本紙張尺度適用?ii^· (cns)a4規格⑽ X 297公釐)— 541466 A7 五、發明說明(8 ) 儘管二程式組合形成一較大程式及組合功能,此程式可由 相同型式之處理器執行,此新而大之程式仍需全檢查及除 蟲。本發明可使二較小程式如以往存在,而避免此一問 題。 在一可能實施例中,一組程式可認爲是執行密碼常式之 ’·安全代碼",其在機頂盒實施存取控制功能。此組程式 不會被其他,,非安全"程式組中執行之程式所干擾。在一 機頂盒中,可使主微處理器可併一裝置中。 ”存取控制”係指在,,安全”處理器中執行之—算法,用以 決定一解碼器是否被授權觀看一特殊節目。此節目可爲一 免費,需要訂購或需要用户購買者。 圖4説明一開關以選擇本發明之雙模式處理器之模式a 或B。 開關400爲一負邊緣觸發D _型觸發器。觸發器4〇5經線 410接收一主時碼信號,及在線42〇上輸出—模式a選擇信 號,或在線430上輸出一模式B選擇信號。主時脈信號可 經由線440作其他目的。 處理詻需要一開關裝置以便在一組程式切換至另一組程 式時間可爲應用程式組交換之裝置。以下爲數種選擇: 1 ·時脈週期之固定比率。如設定50-50%,則每一其他 寺脈週期可供組A (模式A)之用,每另一週期可供組B (模 式B )程式之用。如設定爲8〇_2〇%,組a將執行四時脈週 期,組B執行一週期。 連、’、1時脈週期之固定數目。如設定爲5〇_5〇%,則組 (請先閱讀背面之注意事項再填寫本頁) _線· 經濟部智慧財產局員工消費合作社印製 -11 -
Claims (1)
- 六 A B c D 1· 一種多模式處理器電路,包含: 一處理器至少操作於第一及第二模式; 時序裝置以便在至少第一及第二模式間切換; 第一記憶體以在第一模式時,自及至處理器提供及接 收資料; 第一圮fe體以在第二模式時,自及至處理器提供及接 收資料;及 一響應該時序裝置之裝置,以管理在處理器與第一記 憶體間,及處理器與第二記憶體間之資料傳輸f ° 2. 如申請專利範圍第1項之電路,其中: 第一模式為安全模式,以使處理作業安全,第二模式 為非安全模式,供非安全處理作業之用;及 該管理裝置可防止資料自第二記憶體轉移至第一記憶 體’及自第一記憶體轉移至第二記憶體。 3. 如申請專利範圍第2項之電路,其中: 安全處理作業包括提供條件存取至電視節目服務。 4. 一種電視機頂終端器,包括: —處理器,其可運作於至少第一安全模式,以便進行 多項士全的處理作業,並可運作於第二非安全模式,以 便進行非安全的處理作業,該等安全的處理作業包括有 條件存取多項電視節目服務; 一時序裝置,用以將該處理器切換於該至少第一及第 二模式間; 一第一記憶體,當該處理器處於第一模式時,提供次 申μ專利範圍 Α8 Β8 C8 D8料給該處理器並自該處理器接收資料; 一第二記憶體,與該第一記憶體分離,以在該處理器 處於第二模式時,提供資料給該處理器,並自該處理器 接收資料;以及 一管理裝置,回應於該時序裝置,用以管理該處理器 與違第一兒憶體間之資料傳遞,以及該處理器與該第二 記憶體間之資料傳遞,該管理裝置能夠防止第一記憶體 與第二記憶體之間發生資料傳遞。 5·如申請專利範圍第1項之電路,其中: 3、理裝置包括一資料®流排,以在處理器與第一記 憶體間,及處理器與第二記憶體間作資料之時間多工之 轉移。 6·如申請專利範圍第5項之電路,其中: 處理器及資料匯流排係備於一積體電路(IC)中。 7.如申請專利範圍第1項之電路,其中: 該管理裝置含第-及第二暫存H,其^敫勵以響應處 理器與第-記憶體間’及處理器與第二記憶體間之資料 轉移。 δ·如申請專利範圍第7項之電路,其中: 該處理器及第一與第二暫存器係備於—積體電路(IC) 中。 9·如申請專利範圍第8項之電路,其中: 該第一及第二記憶體在該〗c之外部;及 該管理裝置含第-及第二鎖存器,其在lc之外部,其裝 訂54Λ4β6 六、申請專利範圍 被激勵以響應處理器與第 1己憶體間,及處理器與第 記憶體間之資料轉移之切換 ιο·如申吻專利範圍第1 j頁之電路,其中·· 二!裝置:根據時脈週期之固定比率,切換在至少 第 人弟一模式間之處環器。 11·如申請專利範圍第!項之電路,其中·· 該時序裝置’根據處理器中執行之指令之一固定比 率’切換在至少第一及第二模式間之處理器。 12.如申印專利範圍弟1項之電路,其中· 该時序裝置在至少第一及裳《•招· 4 尺^ 罘及罘一挺式間,根據至少第一 及第一模式之各優先,切換處理器。 13·如申請專利範圍第1項之電路,其中·· 第一及第二模式具有不同作業系統。 14·如申凊專利範圍第1項之電路,其中· 第一及第二應用程式分別響應第一及第二模式,以執 行第一及第二模式。 15·如申請專利範圍第1 4項之電路,其中: 該第一及第二應用程式為不同。 16·如申請專利範圍第1項之電路,其中: 該第一及第二組程式彼此獨立,並響應第一及第二記 憶體,以分別執行第一及第二模式。 17·如申請專利範圍第1項之電路,其中: 該管理裝置可防止資料在第一與第二記憶體間傳輸。 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US47175499A | 1999-12-23 | 1999-12-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW541466B true TW541466B (en) | 2003-07-11 |
Family
ID=23872866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089127713A TW541466B (en) | 1999-12-23 | 2000-12-22 | Dual-mode processor |
Country Status (9)
Country | Link |
---|---|
EP (1) | EP1240583A2 (zh) |
JP (1) | JP2003518287A (zh) |
KR (1) | KR20020091061A (zh) |
CN (1) | CN1425157A (zh) |
AU (1) | AU2278601A (zh) |
CA (1) | CA2395645A1 (zh) |
MX (1) | MXPA02006214A (zh) |
TW (1) | TW541466B (zh) |
WO (1) | WO2001046800A2 (zh) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1331539B1 (en) * | 2002-01-16 | 2016-09-28 | Texas Instruments France | Secure mode for processors supporting MMU and interrupts |
AU2003278342A1 (en) * | 2002-11-18 | 2004-06-15 | Arm Limited | Security mode switching via an exception vector |
GB2396712B (en) | 2002-11-18 | 2005-12-07 | Advanced Risc Mach Ltd | Handling multiple interrupts in a data processing system utilising multiple operating systems |
US9158574B2 (en) | 2002-11-18 | 2015-10-13 | Arm Limited | Handling interrupts in data processing |
GB0226906D0 (en) * | 2002-11-18 | 2002-12-24 | Advanced Risc Mach Ltd | Virtual to physical memory address mapping within a system having a secure domain and a non-secure domain |
US7370210B2 (en) | 2002-11-18 | 2008-05-06 | Arm Limited | Apparatus and method for managing processor configuration data |
GB2396451B (en) | 2002-11-18 | 2005-12-07 | Advanced Risc Mach Ltd | Delivering data processing requests to a suspended operating system |
GB0226874D0 (en) | 2002-11-18 | 2002-12-24 | Advanced Risc Mach Ltd | Switching between secure and non-secure processing modes |
AU2003276399A1 (en) * | 2002-11-18 | 2004-06-15 | Arm Limited | Virtual to physical memory address mapping within a system having a secure domain and a non-secure domain |
JP4423206B2 (ja) * | 2002-11-18 | 2010-03-03 | エイアールエム リミテッド | 安全モードと非安全モードとを切り換えるプロセッサ |
US7539853B2 (en) | 2002-11-18 | 2009-05-26 | Arm Limited | Handling interrupts in data processing of data in which only a portion of a function has been processed |
US7322042B2 (en) | 2003-02-07 | 2008-01-22 | Broadon Communications Corp. | Secure and backward-compatible processor and secure software execution thereon |
US20100017627A1 (en) | 2003-02-07 | 2010-01-21 | Broadon Communications Corp. | Ensuring authenticity in a closed content distribution system |
JP4317212B2 (ja) | 2003-03-20 | 2009-08-19 | アーム・リミテッド | 集積回路の処理段における系統的及び確率的誤り検出及び復旧 |
KR100955285B1 (ko) | 2003-03-20 | 2010-04-30 | 에이알엠 리미티드 | 급속 및 저속 데이터 판독 메카니즘을 갖는 메모리 시스템 |
US8650470B2 (en) | 2003-03-20 | 2014-02-11 | Arm Limited | Error recovery within integrated circuit |
US8185812B2 (en) | 2003-03-20 | 2012-05-22 | Arm Limited | Single event upset error detection within an integrated circuit |
US7278080B2 (en) | 2003-03-20 | 2007-10-02 | Arm Limited | Error detection and recovery within processing stages of an integrated circuit |
KR101037006B1 (ko) * | 2003-11-28 | 2011-05-25 | 파나소닉 주식회사 | 데이터 처리장치 |
KR100677327B1 (ko) * | 2004-06-16 | 2007-02-02 | 엘지전자 주식회사 | 이중 운영체제를 가진 이동통신 단말기 |
FR2872933B1 (fr) * | 2004-07-06 | 2008-01-25 | Trusted Logic Sa | Procede de partage de temps d'un processeur |
KR100710263B1 (ko) * | 2005-01-27 | 2007-04-20 | 엘지전자 주식회사 | 멀티모뎀을 구비한 단말기를 이용한 다중작업 처리 방법 |
FR2884628A1 (fr) * | 2005-04-18 | 2006-10-20 | St Microelectronics Sa | Procede de traitement d'interruptions non securisees par un processeur operant dans le mode securise, processeur associe. |
WO2006120367A1 (en) * | 2005-05-11 | 2006-11-16 | Arm Limited | A data processing apparatus and method employing multiple register sets |
CN101064886B (zh) * | 2006-04-28 | 2012-12-12 | 朗迅科技公司 | 无线设备和通过无线设备传送数据的方法 |
KR100709385B1 (ko) * | 2006-07-19 | 2007-04-24 | 주식회사 케이 썸 씨앤 에프 | 컴퓨터 시스템 |
US7882318B2 (en) * | 2006-09-29 | 2011-02-01 | Intel Corporation | Tamper protection of software agents operating in a vitual technology environment methods and apparatuses |
WO2009031573A1 (ja) * | 2007-09-07 | 2009-03-12 | Nec Corporation | 情報処理装置、プロセッサの状態遷移方法、プロセッサの状態遷移の制御装置、プロセッサ |
US8332660B2 (en) * | 2008-01-02 | 2012-12-11 | Arm Limited | Providing secure services to a non-secure application |
US8522354B2 (en) * | 2008-05-24 | 2013-08-27 | Via Technologies, Inc. | Microprocessor apparatus for secure on-die real-time clock |
US8756391B2 (en) * | 2009-05-22 | 2014-06-17 | Raytheon Company | Multi-level security computing system |
CN101707664B (zh) * | 2009-10-30 | 2013-03-06 | 深圳创维数字技术股份有限公司 | 一种机顶盒安全运行方法 |
CN103631785B (zh) * | 2012-08-21 | 2017-12-29 | 联想(北京)有限公司 | 一种电子设备及应用于电子设备的模式切换方法 |
CN103559460B (zh) * | 2013-11-06 | 2016-06-08 | 深圳国微技术有限公司 | 一种条件接收卡cam及数据处理方法 |
CN104268027B (zh) * | 2014-09-22 | 2017-09-29 | 北京经纬恒润科技有限公司 | 嵌入式实时操作系统的故障处理方法和装置 |
GB2543096A (en) | 2015-10-09 | 2017-04-12 | Secure Thingz Ltd | Data Processing Device |
CN105701420B (zh) * | 2016-02-23 | 2019-05-14 | 深圳市金立通信设备有限公司 | 一种用户数据的管理方法及终端 |
JP7280600B2 (ja) * | 2019-04-23 | 2023-05-24 | 株式会社エルイーテック | プロセッサ |
US11569994B2 (en) * | 2021-06-24 | 2023-01-31 | Intel Corporation | Accelerating multiple post-quantum cryptograhy key encapsulation mechanisms |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0715241B1 (en) * | 1994-10-27 | 2004-01-14 | Mitsubishi Corporation | Apparatus for data copyright management system |
-
2000
- 2000-12-19 AU AU22786/01A patent/AU2278601A/en not_active Abandoned
- 2000-12-19 CN CN00818611A patent/CN1425157A/zh active Pending
- 2000-12-19 JP JP2001547248A patent/JP2003518287A/ja active Pending
- 2000-12-19 MX MXPA02006214A patent/MXPA02006214A/es active IP Right Grant
- 2000-12-19 EP EP00986569A patent/EP1240583A2/en not_active Withdrawn
- 2000-12-19 KR KR1020027007955A patent/KR20020091061A/ko not_active Application Discontinuation
- 2000-12-19 WO PCT/US2000/034458 patent/WO2001046800A2/en not_active Application Discontinuation
- 2000-12-19 CA CA002395645A patent/CA2395645A1/en not_active Abandoned
- 2000-12-22 TW TW089127713A patent/TW541466B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CA2395645A1 (en) | 2001-06-28 |
EP1240583A2 (en) | 2002-09-18 |
AU2278601A (en) | 2001-07-03 |
WO2001046800A3 (en) | 2002-07-25 |
MXPA02006214A (es) | 2003-01-28 |
JP2003518287A (ja) | 2003-06-03 |
CN1425157A (zh) | 2003-06-18 |
KR20020091061A (ko) | 2002-12-05 |
WO2001046800A2 (en) | 2001-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW541466B (en) | Dual-mode processor | |
CN109791471B (zh) | 虚拟化外围装置处的非易失性存储装置 | |
EP3317999B1 (en) | Loading and virtualizing cryptographic keys | |
CN106970864B (zh) | 片上系统、移动终端和用于操作片上系统的方法 | |
US8190917B2 (en) | System and method for securely saving and restoring a context of a secure program loader | |
EP2062191B1 (en) | System and method for securely restoring a program context from a shared memory | |
US8498418B2 (en) | Conversion of cryptographic key protection | |
US8095802B2 (en) | System and method for securely saving a program context to a shared memory | |
US8996883B2 (en) | Securing inputs from malware | |
WO2007088699A1 (en) | Apparatus and method for providing key security in a secure processor | |
US10303880B2 (en) | Security device having indirect access to external non-volatile memory | |
CN101681410A (zh) | 用于控制安全环境中的处理器执行的设备 | |
CN104318182A (zh) | 一种基于处理器安全扩展的智能终端隔离系统及方法 | |
KR101516093B1 (ko) | 포트 공유 하드웨어를 통한 저장 장치들에의 대역외 액세스 | |
US20030172214A1 (en) | Data processing system with peripheral access protection and method therefor | |
Wilson et al. | Implementing embedded security on dual-virtual-cpu systems | |
US20080080715A1 (en) | Apparatus and method for high-speed, large-volume data encryption using secure memory | |
CN112005230A (zh) | 通过统一的安全区接口管理安全区创建 | |
CN111666557A (zh) | 用于对受保护的硬件资源的软件启用接入的装置和方法 | |
CN112948840A (zh) | 一种访问控制设备和包含该设备的处理器 | |
Arnold et al. | The next generation of highly reliable and secure encryption for the IBM z13 | |
Busby et al. | The IBM 4769 cryptographic coprocessor | |
US20070220297A1 (en) | Timing of non-secured and secured tasks | |
TW201007458A (en) | Data processing system for integrating transmission interfaces and method thereof | |
JP2024515450A (ja) | 読み取り専用メモリ(rom)のセキュリティ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |