TW525248B - Planarization after metal chemical mechanical polishing in semiconductor wafer fabrication - Google Patents

Planarization after metal chemical mechanical polishing in semiconductor wafer fabrication Download PDF

Info

Publication number
TW525248B
TW525248B TW090102467A TW90102467A TW525248B TW 525248 B TW525248 B TW 525248B TW 090102467 A TW090102467 A TW 090102467A TW 90102467 A TW90102467 A TW 90102467A TW 525248 B TW525248 B TW 525248B
Authority
TW
Taiwan
Prior art keywords
pattern
insulating layer
layer
metal
factor
Prior art date
Application number
TW090102467A
Other languages
English (en)
Inventor
Chenting Lin
Larry Clevenger
Rainer Florian Schnabel
Original Assignee
Infineon Technologies Corp
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Corp, Ibm filed Critical Infineon Technologies Corp
Application granted granted Critical
Publication of TW525248B publication Critical patent/TW525248B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819Smoothing of the dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/30Reducing waste in manufacturing processes; Calculations of released waste quantities

Description

525248 A7
五、發明說明(1 ) 發明領域 本發明是有關於在半導體晶圓製造中金屬化學機械拋光 之後的平坦化製程,而且更特別的是一製程,其係用來後 金屬CMP平坦化製程以降低在一絕緣層和在其中的個別 的金屬線圖案部份(在該圖案部份中有不同的圖案因數於 一複數層中例如雙重嵌入,半導體晶圓的裝置,以及由此 所生產的半導體晶圓)之間拓撲的不同(即,表面結構或減 輕特徵。 如這裏所使用的,”半導體晶圓”的意思就是微電子裝 置,例如矽的基板,晶片或類同物,其係被使用,以提供 一積體電路或其它相關的電子迴路結構;”拓撲”的意思就 是在絕緣層的上表面和在其中的一金屬線圖案部份的上表 面之間,且/或在其中的鄰近的金屬線圖案部份的各上表 面之間有高度的不同;而且”圖案因數”的意思就是總體 區域的比例,其係藉由金屬線和絕緣層的插入部份而被定 義,該絕緣層包括祇有被金屬線所佔據的圖案部份。 發明背景 在製造微電子半導體裝置或其類同物於例如矽的半導體 晶圓上(基板或晶片),以形成一積體電路(1C)等等,不同 的金屬層和絕緣層以選擇的先後次序而被沈積,而且在一 些情況下,氧化層成長於在晶圓上的位置中Q爲了使裝置 零件最大化的整合於可利用的晶圓區域中以安裝更多的零 件於相同的區域中,可利用增加1C的微小化。降低間距 的尺寸是被需要的以更密集的容納現今的超大型積體電路 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
Irl裝--------訂---------. 經濟部智慧財產局員工消費合作社印製 525248 A7 B7 1、發明說明(2) (VLSI),例如,在次微米(1微米以下,即,1,000 angstrom 或 10,000agnstrom)尺寸大小。 用於形成一已形成圖案的導電複數層(例如,雙重嵌入 (即鑲嵌))裝置於一例如矽的半導體晶圓上的典型的傳統 技術包括了在其上交換地沈積連續的層次,例如二氧化矽 的絕緣層和例如鋁,銅或鎢的金屬層,藉由使用適當的微 影成像圖案然後蝕刻以提供連續層次導電金屬線於相關的 絕緣層中。 至於用來提供最低的或第一層次的導電金屬線裝置的步 驟如下所示,(1)一第一層次的絕緣層是被沈積於半導體 晶圓之上且受到微影成像圖案然後蝕刻以形成在其中的第 一層次的溝槽的一裝置;(2)—第一層次的金屬層是被沈 積於第一層次的絕緣層之上以塡充第一層次的溝槽;以及 (3 )第一層次的絕緣層受到金屬化學機械拋光(CMP )以形成 第一層次的金屬線的一裝置於插入的絕緣層部份之間的第 一層次的溝槽中,而移除第一層次的金屬層的殘留物以防 止接觸且因此在相鄰的第一層次的金屬線之間造成短路。 至於用來提供次局的或第二層次的導電金屬線裝置的步 驟有,(4) 一第二層次的絕緣層是被沈積於第一層次的絕 緣層之上以覆蓋第一層次的金屬線的裝置;(5 )第二層次 的絕緣層受到微影成像圖案然後飩刻以在其中形成第二層 次的溝槽裝置;(6)—第二層次的金屬層是被沈積於第二 層次的絕緣層之上以塡充第二層次的溝槽;以及(7)第二 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) 裝--------訂·!------· 經濟部智慧財產局員工消費合作社印製 525248 A7 五、發明說明( 層次的金屬層受到金屬CMP以形成第二層次的金屬線的一 裝置於介於插入的絕緣層部份之間的第二層次的溝槽中, 而移除第二層次的金屬層的殘留物以防止接觸且因此在相 鄰的第二層的金屬線之間造成短路。 至於提供次高的或第三層次,例如三重嵌入,導電金屬 線裝置,如果有的話,以上步驟(4 )至(7 )被重覆以形成此 另外的層次導電金屬線裝置。在複數裝置中的金屬線裝置 藉由金屬化透過導孔,小孔或穴(窗)(其係以習知方法而 被蝕刻於插入的絕緣層中)而被內連接。該半導體晶圓然 後被進一步加工以提供最終的晶圓產品。 有一個問題是由於金屬線區域的腐蝕和凹形(d i s h i n g ) ,所以金屬CMP引用拓撲法(topography )於半導體晶圓 中。此拓撲一致地被轉移至複數層裝置的更高層次,其導 致了更小的製程窗(其係用於後續的壓擠)而且,一般說 來,也導致了更大的良率損失(對最後晶圓產品來說)。 對金屬CMP期間,因爲一給定的區域較高的圖案因數金 屬線區域和類似區域較低圖案金屬線區域比較起來包含更 多的金屬和更少的溝槽形成插入絕緣層材料,所以對較高 的圖案因數金屬線的腐蝕超過對較低的圖案因數金屬線的 腐蝕。該金屬是藉由金屬CMP,例如以傳統的方法使用一 水膠狀的礬土硏磨劑來準備地選擇性的而被移除。另一方 面,由於該硏磨劑是被設計來移除金屬而不是絕緣層材 料,所以藉由金屬CMP後者不是很明顯地被移除而是被腐 飩至一微小的程度。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
閱 讀 背 之 注 意 事 項 1« I裝 頁 I 訂 經濟部智慧財產局員工消費合作社印製 525248 A7 — B7 經濟部智慧財產局員工消費合作社印製 五、發明說明( 此外,在一較低的層次的金屬層的金屬CMP期間,在金 屬線裝置中的圖案因數的變化會導致金屬線的非均勻式的 凹形和腐蝕週圍的環境或絕緣層的插入區域。此也引用拓 撲法於半導體晶圓中。 期待的是能有一製程,其能夠補償此非均勻式的較低的 層次的金屬線的凹形和腐鈾週圍的環境或插入的絕緣層區 域,其降低此拓撲,其成本低廉,以及其特別是會降低在 插入絕緣區域和金屬線之間的拓撲高度的不同,以及也降 低在相同低的層次中的金屬線裝置中的金屬線(其具有不 同的圖案因數)之間的拓撲的不同。此可提供一更平面(更 平坦的)的層裝置以允許更寬廣的(更大的)製程窗和更高 的良率來加工於後續的(更高的)複數層裝置的層次上。 本發明的說明 根據本發明,可以藉由提供一製程預防前述的缺點,其 可補償此非均勻式的較低的層次金屬線的凹形和腐蝕週圍 的環境,或插入的絕緣層區域,其降低此拓撲以及其成本 低廉。特別是,本發明的製程降低在插入絕緣層區域和金 屬線之間的拓撲高度的不同,且也降低在相同低的層次中 的金屬線裝置中的金屬線(其具有不同的圖案因數)之間的 拓撲的不同。因此,本發明的製程可提供一更平面(更平 坦的)的層裝置,該層裝置可允許更寬廣的(更大的)製程 窗和更高的良率來加工於複數層裝置的後續的(更高的)層 次之上。 根據本發明 製程是被提供以對一被佈置於一半導體 -6- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 面 之 注 意 事
f裝 頁 I 訂 經濟部智慧財產局員工消費合作社印製 525248 A7 __B7 五、發明說明(5 ) 晶圓上的絕緣層平坦化,該絕緣層具有一包含一向下的階 梯已化學機械拋光的金屬線裝置的一表面,該金屬線裝置 是在被定義於在插入的絕緣部份之間的絕緣層中的相W應 的溝槽中。 該金屬線裝置包含金屬線的一第一圖案部份(其是藉由 插入絕緣部份而且定義一具有一第一數値的圖案因數而被 分開)和金屬線的一相鄰的第二圖案部份(其是藉由插入絕 緣部份而且定義一具有一第二數値(該第二數値不同於第 一數値)的第二圖案因數而被分開)該第二圖案部份是位在 相對應於絕緣層表面的一階梯深度上,該絕緣層表面是不 同於相對應於此層表面的第一圖案部份的階梯深度。 該製程包括充份地化學機械拋光地拋光絕緣層表面和第 一以及第二圖案部份以減少相對應於絕緣層表面以及互相 對應的第一和第二圖案部份的階梯深度來平坦化此層表面 和互相對應的第一和第二圖案部份。 例如,該第一圖案因數數値可能大約是80至90%,而 第二圖案因數數値可能大約是60至70%。 該製程更進一步包括沈積一另外的絕緣層於結果已平坦 化的絕緣層表面和第一以及第二圖案部份上,以提供金屬 線的另外的裝置於此另外的絕緣層中的相對應的溝槽中, 而且化學機械地拋光金屬線的另外的裝置。 典型地,此晶圓包括矽,第一提及的絕緣層和另外的絕 緣層包括二氧化矽,以及金屬線個別地包含鋁,銅或鎢。 根據一較佳實例,金屬線的裝置包括金屬線的一第二圖 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 面 之 注 意 事 項▲ 再_ I裝 頁 I ^ I I I I I I 訂
I
525248 A7 _____B7___ 五、發明說明(6 ) 案部份(其是藉由插入絕緣部份而且定義一具有一第一數 値的第一圖案因數而被分開)和金屬線的一鄰近的第二圖 案部份(其是藉由插入絕緣部份而且定義一具有一第二數 値(該第二數値不同於第一數値)的第二圖案因數而被分 開),以及金屬線的一鄰近的第三圖案部份(其是藉由插入 絕緣部份而且定義一具有一第三數値(該第三數値不同於 第二和第三數値)的第三圖案因數而被分開。該第二圖案 部份是位於相對應於絕緣層表面的一階梯上,該絕緣層表 面是不同於相對應於此層表面的第一圖案部份,以及該第 三圖案部份是位在相對應於此層表面的一階梯深度上,該 層表面是不同於相對應於此層表面的第一和第二圖案部份 的階梯深度。 該製程包括充份地化學機械地拋光絕緣層表面和第一, 第二,以及第三圖案部份以減少相對應於絕緣層表面以及 相互對應的第一,第二,以及第三圖案部份的階梯深度來 平坦化此表面層和相互對應的第一,第二,以及第三圖案 部份。典型上,該第一圖案因數數値是大約80至90%,第 二圖案因數數値是大約60至70%,以及第三圖案因數數値 是大約40至60%。 特別是,在絕緣層化學機械拋光(CMP)之前,相對應於 絕緣層表面的第一圖案部份的階梯深度是大約125至2 50 nm,相對應於此層表面的第二圖案部份的階梯深度是大約 100至200nm,以及相對應於此層表面的第三圖案部份的 階梯深度是大約25至75nm。在絕緣層CMP之後,相對應 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項寫本頁) FI裝 · 經濟部智慧財產局員工消費合作社印製 525248 A7 ____ B7 五、發明說明(7 ) 於絕緣層表面的第一圖案部份的階梯深度是大約50至 7 5nm,相對應於此層表面的第二圖案部份的階梯深度是大 約40至90nm,以及相對應於此層表面的第三圖案部份的 階梯深度是大約10至25nm。 有利的是,該製程更進一步包括有沈積一另外的絕緣層 於已被平坦化的絕緣層表面和第一,第二,以及第三圖案 部份,提供金屬線的一另外的裝置於此另外的絕緣層中的 相對應的溝槽中,以及化學機械拋光該金屬線的另外的裝 置。 本發明也可仔細考慮藉由上述製程所生產的產品。 本發明會從附有附圖和申請專利範圍的以下仔細說明而 被了解。 圖式簡單說明 第1A圖至第1D圖是一系列的垂直剖面圖,其顯示出形 成一理想化低的圖案因數已形成圖案的導電複數層裝置於 一半導體晶圓上的階段。 經濟部智慧財產局員工消費合作社印製 第2A圖至第2D圖是一系列的垂直剖面圖,如第1A圖 至第1D圖,而顯示出形成一理想化高的圖案因數已形成 圖案的導電複數層裝置於一半導體晶圓上的階段。 第3A圖至第3C圖是一系列的垂直剖面圖,如第2C圖 至第2D圖,而顯示出形成一實際上高的圖案因數已形成 圖案的導電複數層裝置於一半導體晶圓上的階段經由習知 技術。 第4A圖至第4B圖是一系列的垂直剖面圖,如第3A圖 -9- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 525248 A7 B7 五、發明說明(8 ) 至第3C圖’而顯示出形成一貫際上尚的圖案因數已形成 圖案的導電複數層裝置於一半導體晶圓上的階段經由一典 型的傳統技術’從如第3 B圖所不的階段開始以避免*纟口 ® 3C圖所示的結果。 第5A圖至第5C圖是一系列的垂直剖面圖’如第3A圖 至第3C圖,而顯示出形成一實際上高的圖案因數已形成 圖案的導電複數層裝置於一半導體晶圓上的階段根據本發 明,從如第3A圖所示的階段開始以避免如第3B圖至第3C 圖所示的結果。 第6A圖至第6B圖是垂直剖面圖,以相對應於第3A圖 至第5A圖,分別地顯示出形成一實際上高的圖案因數已 形成圖案的導電複數層裝置的最低的層裝置於一半導體晶 圓上之前和之後的階段,根據本發明的一特別的實例。 第7A圖至第7B圖是圖表,其係具有相對應於拓撲輪廓 的曲線如第6A圖和第6B圖所示,根據本發明的絕緣CMP 步驟之前和之後,以分別地指出三個圖案部份的相對應的 階梯深度(經由一 50nm刻度(縱座標)),此三個圖案部份 沿著一實際上半導體晶圓的較低的絕緣層的微米寬度(橫 座標)而延伸。 第8圖是一圖表如第7A圖和第7B圖而顯示出三個圖案 部份的相對應的階梯深度(經由一 5 0 n m刻度(縱座標)), 此二個圖案邰份沿著一以典型的傳統技術(如第4A圖所示) 所生產的一貫際上的半導體晶圓的上方的絕緣層的微米寬 度(橫座標)而延伸。 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) C請先閱讀背面之注音?事項寫本頁) 裝 525248 A7 ___ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明() 要注意的是圖不是成比例大小,顯示的圖已被誇大以使 圖更容易被了解。 圖式詳細描述 現在參考第1A圖至第1D圖,是一系列的垂直剖面圖, 其顯示出形成一理想化低的圖案因數已形成圖案導電複數 層的階段(例如,雙重嵌入,裝置,如以上所提的步驟(1) 至(7))於一半導體晶圓,指定的晶圓裝置20具有一基層 21,一絕緣層22,一表面層23,一溝槽24,一金屬層25 ,一金屬線26,表面27,28以及29,一絕緣層30,一溝 槽31,一金屬線32,以及表面33和34。 如第1A圖所示,晶圓裝置20包含有如矽的一基層2 1 ,在基層上有一低的(第一層次)導電金屬線裝置。剛開始 時,一如二氧化矽的低的絕緣層22是被沈積(例如藉由電 漿促進化學氣相沈積(PEVCD))於基層21上,隨後再用微 影成像圖案然後蝕刻低的絕緣層22以形成低的溝槽的一 低的圖案因素裝置(象徵性地藉由一溝槽24來代表)於它 的上表面2 3中(步驟1 )。 如第1B圖所示,一低的金屬層25,例如鋁,銅或鎢是 被沈積(例如藉由電漿促進化學氣相沈積(PEVCD))於較低 的絕緣層22的上表面23之上以塡充低的圖案因數較低的 溝槽24而且在其中形成較低的金屬線的一相對應的低的 圖案因數裝置(象徵性地藉由一金屬線26來代表)。但金 屬線26仍然與上表面27之下的較低的金屬層25接觸(步 驟2)。 -11- 請 先 閱 讀 背 面 之 注 意 事 項
填零 1|裝 冬 _ 頁I 訂
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 525248 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明() 如第1C圖所示,較低的金屬層25受到金屬化學機械拋 光(CMP)以移除此金屬層且形成一已拋光的上表面28於較 低的金屬線26之上以及形成一已拋光的上表面29於較低 的絕緣層22之上,後者包含在低的圖案因數較低的溝槽 (象徵性地藉由一溝槽24來代表)即,在較低的絕緣層22 的插入部份之間個別的較低的金屬線的一低的圖案因數裝 置(象徵性地藉由一金屬線26來代表)。在此金屬CMP步 驟之中,所有較低的金屬層25被移除以避免在相鄰較低 的金屬線之間有短路的情形,藉以形成一較低的(第一層 次)導電金屬線裝置(步驟3 )。 如第1D圖所示,下一個更高或更上方(第二層次)的導 電金屬線裝置是藉由沈積(例如藉由PECVD ) —上方的絕緣 層30(例如二氧化矽)於低的絕緣層22的上表面29之上以 覆蓋較低的金屬線的低圖案因數裝置(象徵性地藉由一金 屬線26來代表(步驟4));對上方的絕緣層30做微影成像 圖案然後再蝕刻以在其中形成上方溝槽的一低的圖案因數 裝置(象徵性地藉由一溝槽3 1來代表(步驟5 ));沈積(例 如藉由PECVD) —上方的金屬層30(未顯示),例如鋁, 銅’或鎢以塡充低的圖案因素溝槽3 1而且形成上方金屬 線的相對應的低的圖案因數裝置(象徵性地藉由一金屬性 32來代表(步驟6));以及金屬化學機械拋光(CMP)上方的 金屬層’以移除此金屬層而且形成一已拋光的上表面33 於上方的金屬線32之上而且形成一已拋光的上表面34於 上方的絕緣層3 0之上(步驟7 )。 -12- (請先閱讀背面之注咅?事項再填寫本頁) 裝
ϋ 1 ·ϋ=-口、I >ϋ ·ϋ ϋ ϋ ϋ n I
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 525248 A7 _____B7___ 五、發明說明(11 ) 根據地,上方的絕緣層30包含個別的上方金屬線的一 低的圖案因數裝置(象徵性地藉由一金屬性32來代表)在 低的圖案因數上方的溝槽中(象徵性地藉由一溝槽3 1來代 表)即,在上方的絕緣層30的插入部份之間如此以致於所 有的上方的絕緣層是被移除以防止在相鄰的金屬線之間造 成短路。 至於下一個較高的或第三層次,例如三重嵌入,導電金 屬線裝置’如果在晶圓裝置20中有的g舌’則步驟(4)至(7) 被重覆以形成另外的層次導電金屬線裝置。在複數層裝置 中的該金屬線的裝置藉由金屬化而被內連接透過一以習知 技術而被蝕刻於插入的絕緣層中的窗口( W i ndows)(未顯 示)。該半導體晶圓然後被加工以生產最後的晶圓產品。 經濟部智慧財產局員工消費合作社印製 現在參考第2A圖至第2D圖,是一系列的垂直剖面圖, 像第1A圖至第1D圖,而顯示出形成一理想化高的圖案因 數已有圖案的導電複數層的階段,例如,雙重嵌入,裝 置,如以上所提供的步驟(1)至(7)於一半導體晶圓上,指 定的晶圓裝置40具有如在第1A圖至第1D圖中相同的零 件21-34。僅有的不同是在第2A圖至第2D圖中,該高的 圖案因數較低的金屬線裝置是象徵性地藉由三個較低的溝 槽24和三個較低的金屬線26來代表,而高的圖案因數上 方的金屬線裝置是象徵性地藉由二個上方的溝槽31和二 個上方的金屬線32來代表。 如第1A圖中相同的方法,第2A圖顯示出具有一基層 21的晶圓裝置40,在該裝置上面提供有一低的導電金屬 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱)~ " ' 一 525248 A7 _____________ B7 五、發明說明(12) 線裝置被提供。低的絕緣層22是被沈積在基層2 1之上隨 後再用微影成像圖案然後蝕刻此絕緣層以形成溝槽24的 一高的圖案因數較低的裝置於它的上表面23之中(步驟 1 ) ° 如第1B圖中相同的方法,第2B圖顯示出沈積較低的金 屬層25於較低的絕緣層22的上表面23之上以塡充高的 圖案因數較低的溝槽24而且在其中形成金屬線26的一相 對應的局的圖案因數較低的裝置,但金屬線2 6仍然與上 表面27之下的較低的金屬層25接觸(步驟2)。 如第1 C圖中相同的方法,第2C圖顯示出較低的金屬層 25受到金屬化學機械拋光(CNP )以移除此金屬層且形成一 已拋光的上表面28於較低的金屬線26之上且形成一已拋 光的上表面29於較低的絕緣層22之上,後者包含在高的 圖案因數較低的溝槽24中的個別的金屬線26的一高的圖 圖案因數較低的裝置,即,在較低的絕緣層2 2的插入部 份之間。在此金屬CMP步驟之中,所有較低的金屬層25 是被移除以避免在相鄰較低的金屬線之間有短路的情形, 藉以形成一較低的(第一層次)導電金屬線裝置(步驟3 )。 經濟部智慧財產局員工消費合作社印製 如第1D圖中相同的方法,第2D圖中顯示出提供下一個 更高或更上方(第二層次)導電金屬線裝置係藉由沈積上方 的絕緣層3 0於較低的絕緣層2 2的上表面2 9以覆盖金屬 線26的高的圖案因數較低的裝置(步驟4);對上方的絕緣 層30做微影成像圖案然後再蝕刻以在其中形成溝槽3 1的 一高的圖案因素上方的裝置(步驟5 );沈積一上方的金屬 -14- I紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公t ) 525248 經濟部智慧財產局員工消費合作社印製 A7 __B7___五、發明說明(13 ) 層(未顯示)於上方的絕緣層30之上以塡充高的圖案因數 上方的溝槽3 1而且形成金屬線32的一相對應的高的圖案 因數上方的裝置(步驟6);以及金屬化學機械拋光(CMP)上 方的金屬層以移除此金屬層而且形成一已拋光的上表面33 於上方的金屬線32之上而且形成一已拋光的上表面34於 上方的絕緣層30之上(步驟7)。 根據地,上方的絕緣層30包含有在高的圖案因數上方 的溝槽3 1中的個別的金屬線32的一高的圖案因數上方的 裝置,即,在上方的絕緣層30的插入部份之間,如此以 致於所有的上方的金屬層被移除以防止在相鄰的金屬線之 間造成短路。 至於下一個較高的或第三層次,例如三重嵌入,導電金 屬線裝置,如果在晶圓裝置40中有的話,則該步驟(4 )至 (7)被重覆以形成另外的層次導電金屬線裝置。在複數層 裝置中的該金屬線的裝置藉由金屬化而被內連接透過一習 知技術而被蝕刻於插入的絕緣層中的窗(w 1 ndow s )(未顯示) 。該半導體晶圓然後被加工以生產最終的晶圓產品。 如以上所描述的,第1A圖至第1D圖和第2A圖至第2D 圖描述出於較低的絕緣層上的較低的金屬層的理想化金屬 CMP而沒有金屬線的較低的裝置的凹形或腐蝕以及相關的 溝槽形成插入的絕緣層部份而且允許要次被適當地提供的 下一個更高的層次,即,以一平面的上方的絕緣層方式其 係爲即,以一平面的上方的絕緣層方式,該上方的絕緣層 被沈積於較低的絕緣層之上而且含有上方的溝槽的一裝 -15- (請先閱讀背面之注意事項¾填寫本頁) i 裝 訂_ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 525248 A7 B7 五、發明說明( 14 經濟部智慧財產局員工消費合作社印製 置,而且有一上方的金屬層被沈積於上方的絕緣層之上而 且受到金屬CMP以在相關的溝槽中形成金屬線的一上方的 裝置。 然而,在實際的運用上,金屬CMP引用拓撲於半導體晶 圓中由於金屬線區域的凹形和腐蝕,該區域具有較高的圖 案因數金屬線的腐蝕會大於較低的圖案因素金屬線的腐 鈾。這是因爲一給定區域較高的圖案因數金屬線區域和一 類似的區域較低的圖案因數金屬線區域比較起來包含更多 的金屬和較少的形成溝槽的插入絕緣層材料。 比如說,lOOnm2全部區域的一 80%圖案因數金屬線區域 有金屬區域的80nm2和溝槽形成插入絕緣層材料區域的 20nm2,然而類似的全部區域的一 60%圖案因數金屬線區域 有金屬區域的60nm2和溝槽形成插入絕緣層材料區域的40 nm2。因此,在金屬CMP期間,較高的(80%)圖案因數金屬 線區域被移除的程度遠大於較低的(60% )圖案因數金屬線 區域。 現在參考第3A圖至第3C圖,一系列的垂直剖面圖,如 第2C圖至第2D圖,而顯示出形成一實際上高的圖案因數 已有圖案的導電複數層的階段,例如,雙重嵌入,裝置, 如以上所提供的步驟(1 )至(7 ),以習知技術於一半導體晶 圓之上,如指定的晶圓裝置50。如3A圖至第3C圖,晶圓 裝置50有相同的零件21-22,24,26以及30 - 32如第2C 圖至第2D圖中,再加上零件51 _ 53其類似於零件28-29 以及34,而且增加的零件54- 55。特別地,如嶄新地指定 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
請 先 閱 讀 背 之 注 意 事再 填知·!裝 本 頁I 訂
525248 A7 B7 五、發明說明(15) 的零件,晶圓50包含有51和52(如表面28和29),表面 53(如表面34),其會凹形形成54和攪煉形成55(puddle format ion)。 在第2B圖中的階段(步驟2 )之後,第3 A圖顯示出下一 個階段(步驟3 ),金屬化學機械拋光第2B圖的晶圓裝置 40於實際上而不是理想化的狀況之下。爲了要取代形成一 平面的已拋光的上表面29於較低的絕緣層22以上,該絕 緣層22包含金屬線26的一裝置其係具有一平面的已拋光 的上表面28如第2C圖中),第3A圖的晶圓裝置50具有 一較低的絕緣層22其係具有一向下凹的(凹形)拓撲(象徵 性地藉由已有凹形的已拋光的上表面52來表示,該表面 52包含有金屬線26的一裝置其係具有一凹陷的已拋光的 上表面5 1 (步驟3 )。 結果,如第3B圖所示,在沈積上方的絕緣層30於較低 的絕緣層22的凹形的已拋光的上表面52上(步驟4 ),該 令人討厭的凹形拓撲會被一致地往上轉移,其產生了一像 凹形的上表面(象徵性地藉由凹形上表面5 3來代表)於上 方的絕緣層3 0上。 如第3C圖所示,使上方的絕緣層30受到微影成像圖案 然後蝕刻以形成溝槽31的裝置於它的凹形的上表面53(步 驟5 ),隨後沈積一金屬於其上以形成一上方的金屬層(未 顯不:)以及形成上方的金屬線3 2的一'裝置(步驟6 ),不利 的結果爲產生了一膠泥已塡充的凹形拓撲(象徵性地藉由 使用一金屬攪煉形成55而被塡充的凹形形成54來代表) -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公f ) 請 先 閱 讀 背 之 注 意 事 項 再I 本 頁 裝 訂 經濟部智慧財產局員工消費合作社印製 525248 A7 B7 五、發明說明(16 ) 請 先 閱 讀 背 面 之 注 意 事 項 。攪煉形成5 5會防止對該上方的金屬層的適當的CMP以 產生個別的金屬線32而欲在金屬CMP期間會引進有害的 金屬髒污的可能性且在此金屬線之間造成後續的短路(步 驟7)。 現在參考第4A圖至第4B圖,一系列的垂直剖面圖,如 第3B圖至第3C圖而顯示出形成一實際上高的圖案因數已 有圖案的導電複數層,例如,雙重嵌入,裝置,如改良步 驟(1 )至(7 )於一半導體晶圓上,指定的晶圓裝置7 〇,如一 典型的傳統的技術。如第4A圖至第3B圖,晶圓裝置70 具有相同的零件21-22,24,26,3 0- 32以及51-52如在 第3B圖至第3C圖中,加上表面71,72以及73。 訂 經濟部智慧財產局員工消費合作社印製 在第3B圖中的階段(步驟4)之後,第4A圖顯示出下一 個階段(增加的步驟4a ),使第3B圖的晶圓裝置50的凹形 上方的絕緣層30受到粗的絕緣化學機械拋光該上方的絕 緣層30的主體。一更平面預備地已拋光的表面7 1如第4A 圖中的晶圓裝置70被生產藉由移除第3B圖中(增加的步 驟4 a )在上方的絕緣層3 0的上表面5 3上的一致的凹形的 拓撲輪廓,其後以與較低的絕緣層22的凹形一致的關係 係而形成,然後金屬化學機械拋光較低的金屬層25(步驟 3” 第4B圖顯示出最終的產品一旦完成了微影成像圖案然 後蝕刻以形成上方的溝槽3 1 (步驟5 )隨後沈積上方的金屬 層(未顯示)以形成上方的金屬線32(步驟6),然後金屬化 學機械拋光金屬層以形成一最後的已拋光的上表面73於 -18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 525248 A7 B7 17 五、發明說明( 上方的絕緣層30上,該絕緣層30包含了具有一已拋光的 表面72的個別的上方的金屬線32的一裝置(步驟7 ) 請 先 閱 讀 背 面 之 注 意 事 項 ,因此,能防止在相鄰的上方的金屬線之間產生短路。 可看到的是第4A圖至第4B圖的典型的傳統的技術需要有 粗的絕緣化學機械拋光(CMP)上方的絕緣層30的主體以移 除在上表面53之上的轉移的一致的凹形的輪廓,其可歸 因於較低的絕緣層22的上表面52之上的凹形形狀,該形 狀是由金屬化學機械拋光較低的金屬層(步驟3)所造成。 訂 現在參考第5A圖至第5C圖,一系列的垂直剖面圖,如 第3A圖至第3C圖,而顯示出形成一實際上高的圖案因數 已有圖案的導電複數層的階段,例如,雙重嵌入,裝置, 如改良步驟(1 )至(7 ),於一半導體晶圓上,指定的晶圓裝 置80,根據本發明,從第3A圖中所顯示的階段開始以避 免所提的較低的絕緣層22的凹形結果如第3B圖至第3C 圖中以及第4A圖至第4B圖中所示。如第5A圖至第5C圖 ,晶圓裝置80有相同的零件21-22,24,26,以及30-32 如第3B圖至第3C圖中,加上表面81,82,83,84以及 85 ° 經濟部智慧財產局員工消費合作社印製
第5A圖顯示出在第3A圖(步驟3 )中的階段之後,下一 個階段(增加的步驟3 a ),根據本發明,選擇性局部絕緣化 學機械拋光3A圖中晶圓裝置50的凹形的較低的絕緣層22 。該選擇性局部絕緣CMP產生了一相對地平面已拋光的較 低的絕緣表面8 1 (其係包含一類似的已拋光的金屬線表面 82 )於一相對地已降低厚度較低的絕緣層22上,如在第5A -19-參紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 525248 A7 _ B7 五、發明說明(18) 圖中的晶圓裝置80。它可藉由選擇地移除在第3A圖中較 低的絕緣層22的上表面52之上的局部凹形(起因於金屬 化學機械拋光較低的金屬層25(如第2B圖))而完成(步驟 3卜 第5B圖顯示出沈積上方的絕緣層30於較低的絕緣層 22的平面的表面8 1上之後的晶圓裝置80如此以致於已沈 積的上方的絕緣層3 0的上表面8 3以一致的關係於較低的 絕緣層22的平面的表面8 1而有同樣地平面(步驟4 )。 第5C圖顯示出最終的產品一旦完成了微影成像圖案然 後飩刻以形成上方的溝槽3 1 (步驟5 );隨後沈積上方的金 ^屬層(未顯示)以提供上方的金屬線3 2 (步驟6 );然後金屬 化學機械拋光上方的金屬層以形成一類似的相對地平面的 已拋光的上表面8 5於上方的絕緣層3 0之上,該絕緣層3 0 包含了具有一已拋光的上表面84的個別的上方的金屬線 32的裝置,因此,能防止在相鄰的金屬線32之間產生短 路(步驟7)。 經濟部智慧財產局員工消費合作社印製 根據本發明,如第5A圖至第5C圖,可看到的是增加的 步驟(增加的步驟3a)有選擇性局部的絕緣化學機械拋光較 低的絕緣層22以移除在上表面53之上的局部凹形以做爲 一低成本的步驟來修正習知技術中較低的絕緣層22的凹 形(第3A圖)和後續的金屬化學機械拋光較低的金屬層25 (步驟3)。這避免了傳送此凹形至上方的絕緣層30 (第3B 圖)且產生了攪煉形成55 (第3C圖)。 此外’根據本發明,該增加的步驟(增加的步驟3a)有 -20- 五、發明說明(19) 選擇的局部絕緣化學機械拋光也可降低在晶圓裝置80 (第 5A圖)中的較低的絕緣層22的高度(厚度)和習知技術(第 3A圖)中晶圓裝置50的較低的絕緣層22的高度和典型的 傳統技術(第4A圖)中晶圓裝置70的較低的絕緣層22的 高度比較起來。 同時,根據本發明,該增加的步驟(增加的步驟3a)有 選擇的局部絕緣化學機械拋光晶圓裝置80也可允許降低 上方的絕緣層30 (第5B圖至第5C圖)的高度(厚度)和如習 知技術(第3B圖至第3C圖)中上方的絕緣層30的高度和 如典型的傳統技術(第4A圖)的絕緣層30的高度比較起 來。這是因爲起因於選擇的局部絕緣化學機械拋光較低的 絕緣層2 2 (增加的的步驟(3 a )而有更平面的拓撲以允許一 較薄層厚度來沈積上方的絕緣層30,即,不用擔心一有效 的一致的主體覆蓋藉由一適當的厚的上方絕緣層30 (參考第3B圖和第4A圖)而補償在較低的絕緣層22中所 提的拓撲。 經濟部智慧財產局員工消費合作社印製
要注意的是金屬化學機械拋光較低的金屬層25以傳統 方法而被執行,例如,使用一水膠狀礬土腐蝕硏磨劑。另 一方面,根據本發明,選擇的局部絕緣化學機械拋光較低 的絕緣層22以傳統的方法而被執行,例如,使用一水膠 狀礬土腐蝕硏磨劑。在此案例中,該水膠狀礬土腐蝕硏磨 劑是被設計以用來移除絕緣材料而不是金屬。因此,金屬 並不會從金屬線(參考第5 A圖)的較低的裝置的金屬線區 域而被顯著地移除,但是此金屬藉由選擇的局部絕緣CMP -21- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 525248 A7 -------B7___ 五、發明說明(2〇 ) 而被腐蝕至一輕微的程度。 現在參考第6A圖至第6B圖,垂直的剖面圖(相對應於 第3A圖至第5A圖)分別地顯示出形成一實際上高的圖案 因數有圖案的導電複數層的最低的層裝置之前和之後的階 段,例如,雙重嵌入,裝置,如該步驟(1)至(3),(3a) ’ 以及(4)至(7)於一半導體晶圓上,根據本發明的一特殊實 例,一指定的晶圓裝置1 00,從第3A圖中所示的階段開始 以避免第3B圖至第3C圖中的結果。 表面100包含有一向下的階梯,即,拓撲包含,金屬化 學機械拋光金屬線以相對應於具有三個分離的圖案區域的 較低的絕緣層溝槽,該三個分離的圖案區域具有不同的高 的圖案因數,而且晶圓裝置100呈現出一第3A圖中所示 的凹形較低的絕緣層裝置的一實際的實例。 經濟部智慧財產局員工消費合作社印製 如第6A圖,晶圓裝置100有相對應於第3A圖中零件 2卜22,24,26以及51-52的零件且被指定爲121,122, 124-1,124-2,124-3,126-1,126-2,126-3,151-卜 151 - 2,151 - 3,152 -1,152-2,152-3 以及 152-4。晶圓 裝置100也包含層次L1至L10,高度H3至H4和H6至 H10,步驟S1至S2以及腐蝕距離E1至E3。層次L1至 L10以一選擇的個別的垂直距離而分開。 如第3A圖中相同的方法,第6A圖顯示出在第2B圖(步 驟2 )中的階段之後下一個階段(步驟3 ),金屬化學機械拋 光第2B圖中的晶圓裝置40 ’即,以晶圓裝置1〇〇的形成 ,其導致一向下的階梯的形成,即,非均勻的拓撲一包含 -22- ^本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297_公釐)' --- 525248 A7 B7 五、發明說明(21) (非均勻地凹形),金屬化學機械拋光在較低絕緣層溝槽中 的金屬線裝置,該金屬層溝槽具有不同的高的圖案因數的 三個分離的圖案部份。 如第6A圖,晶圓1〇〇(例如具有直徑大約爲8英吋 ( 200mm)的圓碟片形晶圓)開始時包含基層121(例如矽), 在基層1 2 1上有較低的絕緣層1 22 (例如二氧化矽)被沈積 ,隨後微影成像圖案然後鈾刻以形成三個不同的高的圖案 因數部份較低的溝槽1 24 -1,1 24 - 2以及1 24 - 3的上表面 1 52 - 4裝置(步驟1 )。該三個不同的高的圖案因數部份(指 定爲PF1,PF2,以及PF3)例如分別具有的圖案因數値有 80-90%,60-70%以及 40-60%。 經濟部智慧財產局員工消費合作社印製 其次,如第6A圖,該較低的金屬層(未顯示)(例如鋁, 銅,或鎢)被沈積在較低的絕緣層1 2 2的凹形上表面1 5 2 - 4 上以塡充較低的溝槽124-1,124-2以及124-3(步驟2), 在那之後,金屬化學機械拋光金屬層以形成三個不同的高 的圖案因數較低的金屬線126-1,126-2以及12 6-3的一 裝置以相對應於較低的溝槽124-1,124-2以及124-3,因 此提供三個不同的圖案因數部份PF1,PF2,以及PF3(步 驟3 )。 然而,如該金屬CMP的結果,較低的絕緣層1 22的上表 面1 5 2 - 4變成非均勻地向下地階梯(非均勻地凹形)如此以 致於三個不同的圖案因數部份PF1,PF2以及PF3的裝置 形成具有三個不同的階梯深度的三個不同的圖案因數層次 或高度的一裝置以相對應於較低的絕緣層1 22的上表面 -23- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 525248 A7 B7 五、發明說明(22) 152-4的高度。 要注意的是,圖案因數部份PF1和圖案因數部份pF2, 例如60 - 70%金屬和40 - 3 0%絕緣材料比較起來有較高的圖 案因素値,例如80 -90%金屬和20-10%絕緣材料。其次, 圖案因素部份PF2和圖案因數部份PF3,例如40-60%金屬 和60-40絕緣材料比較起來有一較高的圖案因數値。圖案 因數部份PF1的較高的金屬含量被移除藉由金屬CMP至一 較大的程度和圖案因數部份PF2比較起來,然後,其次, 圖案因數部份PF2的較高的金屬含量被移除藉由金屬CMP 至一較大的程度和圖案因數部份PF3比較起來。 由於非均勻的凹形和金屬線區域的腐蝕,因此金屬CMP 引 用拓撲,此爲逐漸地被採用當遇到不同的較高的圖案因數 金屬線。這是因爲金屬區域可藉由金屬CMP,例如,以傳 統的方法使用一水膠狀礬土腐蝕硏磨劑而很快地被移除, 但是因爲硏磨劑是被設計用來移除金屬而不是絕緣材料, 所以該絕緣層部份並不會顯著地被移除,而是它被腐蝕至 一輕微的程度。 如第6A圖所示,較低的絕緣層122的上表面152-4是 在最高層次L10上,然而在圖案因數部份PF1中,金屬線 1 2 6 -1的上表面1 5 1 -1是在最低層次L1上,而有關聯的溝 槽124-1的上表面152-1是在層次L3上。在圖案因數部 份PF2中,金屬線126-2的上表面151-2是在層次L4 上,而有關聯的溝槽124-2的上表面152-2是在層次L6 -24- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注音?事項再填寫本頁) i 裝 經濟部智慧財產局員工消費合作社印製 525248 A7 B7 經濟部智慧財產局員工消費合作社印製 1、發明說明(23 ) 上。在圖案因素部份PF3中,金屬線126-3的上表面151-3是在層次L8上,而有關聯的溝槽124-3的上表面152-3 是在層次L9上。 在給定的金屬線的上部和它們的溝槽的上部之間高度的 不同顯示出在每一個相對應於圖案因數部份PF 1,PF2以 及PF3的分離的區域中,該金屬和相鄰的絕緣層材料比較 起來可藉由金屬CMP而很快地被移除(腐蝕)。這可藉由在 金屬線126-1的上表面151-1上的層次L1和在有關聯的 溝槽124-1的上表面152-1上的層次L3之間的腐蝕距離 E1 ;可藉由在金屬線126-2的上表面151-2上的層次L4 和在有關聯的溝槽1 24 - 2的上表面1 52 - 2上的層次L6之 間的腐蝕距離E2 ;以及可藉由在金屬線1 26 - 3的上表面 1 5 1 - 3的層次L8和在有關聯的溝槽1 24 - 3的上表面1 52 - 3 上的層次L9之間的腐蝕距離E3來代表。 一層次不同或高度H3存在於在最低的金屬線126-1的 層次L1上的上表面和在圖案因數部份PF1的有關 聯的溝槽124-1的層次L3上的上表面152-1之間。 一層次不同或高度H4存在於在最低的金屬線1 26 - 1的 層次L1上的上表面151_丨和在圖案因數部份PF2的金屬 線126-2的層次L4上的上表面151-2之間。一層次不同 或高度H6存在下於在較低的金屬線1 26 - 1的層次L1上的 上表面151-1和圖案因數部份PF2的溝槽124-2的層次L6 上的上表面1 5 2 - 2之間。 一層次不同或高度H8存在於在最低的金屬線126-1的 -25- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項#|填寫本頁) rl裝 .
525248 A7 B7 經濟部智慧財產局員工消費合作社印製 1、發明說明(24) 層次L1上的上表面151-1和在圖案因數部份PF3的金屬 線1 26 - 3的層次L8上的表面1 5 1 - 3之間。一層次不同或 高度H9存在於在最低的金屬線1 26 -1的層次L1的上表面 151-1和在圖案因數部份PF3的溝槽124-3的層次L9上的 上表面152-3之間。 最後,一層次不同或高度H1 0存在於在最低的金屬線 126-1的層次L1上的上表面151-1和較低的絕緣層122的 層次10上的上表面152-4之間。 在圖案因數部份PF1的溝槽124-1的層次L3上的上表 面152-1是在一階梯深度S1上相對應於圖案因數部份PF2 的溝槽124-2的層次L6上的上表面152-2。在圖案因數部 份PF2的溝槽124-2的層次L6上的上表面152-2是在階 梯深度S2上相對應於圖案因數部份PF3的溝槽124-3的 層次L9上的上表面152-3。在圖案因數PF3的溝槽124-3 的層次L9上的上表面152-3是在一階梯深度S3上相對應 於較低的絕緣層122的層次L10上的上表面152-4 ◦ 如第6A圖,該增強的移除或腐蝕該最大的金屬圖案因 數和最小的圖案因數區域比較起來是藉由圖案因數部份 PF1而被敘述出和圖案因數部份PF3比較起來,使用圖案 因數部份PF2以敘述一中間的移除或腐蝕程度如一中間的 金屬圖案因數區域。此增強的金屬內容物移除或腐蝕是藉 由金屬化學機械拋光不同的金屬圖案因數區域而造成,例 如嵌入(鑲嵌)金屬線,如以上所提的。 藉由實例,在步驟(3 )之後,圖案因數部份PF1的階梯 -26- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ·! 裝 525248 A7 B7 五、發明說明(25) 深度相對應於絕緣層表面152-4是大約1 25 - 250nm(階梯深 度SI,S2,以及S3的總額;即,高度H10減高度H3)。 其次,圖案因數部份PF2的階梯深度相對應於絕緣層表面 152-4是大約100-200nm(階梯深度S2和S3的總額;即, 高度H10減高度H6)。圖案因數部份PF3的階梯深度相對 應於絕緣層表面152-4也是大約25 - 75nm(階梯深度S3 ; 即,高度H10減高度H9)。 如第6A圖中所舉例的拓撲,圖案因數部份PF1,PF2以 及PF3的階梯深度描述出較低的絕緣層122的上表面152-4中的所宣稱的總體凹形的總額以及在凹形總額中的不同 如在圖案因數部份PF1,PF2以及PF3,其發生在晶圓裝置 100中因爲金屬化學機械拋光較低的絕緣層122(步驟3)的 結果。 現在參考相對應於第5A圖的第6B圖,在第6A圖的階 段之後,下一個階段(增加的步驟3a)是如第6B圖,即, 根據本發明,選擇的局部絕緣化學機械拋光第6A圖的晶 圓裝置100的非均勻地凹形較低的絕緣層122(步驟3)。 如第6B圖,晶圓裝置100具有的零件相對應於第5A圖 的零件21-22,24,26,81以及82且指定的121,122, 124-1,124-2,124-3,126-1,126-2,以及 126-3(如第 6A 圖),加上 181-1,181-2,181-3,182-1,182-2, 182-3,以及182-4(類似於第6A圖的零件151-1至151-3 和152-1至152-4)。類似於第6A圖,晶圓裝置1〇〇也包 含在選擇的個別的垂直距離分開,如上所述,加上高度 -27- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) « 裝 經濟部智慧財產局員工消費合作社印製 525248 A7 B7 26 五、發明說明( H2-H7,階梯Sl、S3f以及腐蝕距離E.1、E3’。 如第5A圖中相同的方法,第6B圖中顯示出根據本發 明後續選擇的局部絕緣化學機械拋光凹形的絕緣層1 22 (增加的步驟3 a ),一相對地平面已拋光的較低的絕緣層上 表面182-4是被形成於晶圓裝置1〇〇中,該晶圓裝置包含 具有較低的溝槽124-1,124-2以及124-3的圖案因數部 份PF1 ’ PF2以及PF3。其係具有較低的溝槽124-1,124-2以及124-3其係,具有已拋光的上表面182-1,182-2以 及182-3 ’以及具有已拋光的上表面181-1,181-2以及 181-3的有關聯的金屬線126-1,126-2以及126-3。 因此’根據本發明,在較低的絕緣層122的上表面 1 52 - 4上的凹形(起因於金屬化學機械拋光較低的金屬層 (未顯示)如第6 A圖(步驟3 ))是被移除如第6B圖(增加的 步驟3 a )。 當圖案因數部份PF1具有一較高的圖案因數値,例如 80 - 90%金屬和20-10%絕緣材料,它的低的絕緣材料容量 藉由選擇的局部絕緣CMP而祇被移除或腐鈾至一輕微的程 度。同樣地,當圖案因數部份PF2具有一中間的圖案因數 値,例如60 - 70%金屬和40 - 30%絕緣材料,它的中間的絕 緣材料容量無法藉由選擇的局部絕緣CMP而被移除或腐蝕 至一顯著的程度。類似的,當圖案因數PF3具有一較低的 圖案因數値,例如40 - 60%金屬和60-40%絕緣材料,它的 較高的絕緣材料容量藉由選擇的局部絕緣CMP而被移除或 腐蝕至一更加顯著的程度。 -28- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 S/ 之 注 意 事 項▲ 填 |裝 頁I 一 I I I I I I 訂 經濟部智慧財產局員工消費合作社印製 525248 A7 -^ __B7____ 五、發明說明(27 ) 另一方面,當較低的絕緣層122祇包含絕緣材料,它可 藉由選擇的局部絕緣CMP(增加的步驟3)而被移除或腐蝕 至一大的程度。所仔細考慮的該水膠狀礬土腐蝕硏磨劑是 被設計用來移除或腐蝕絕緣材料,例如二氧化矽,而不是 金屬,且事實上可移除或腐飩絕緣材料快於它移除或腐蝕 金屬。 另外對比下,因爲非均勻凹形和金屬線區域的腐蝕,所 以早期金屬CMP步驟(步驟3 )引用拓撲,其正逐漸地被使 用爲較高的圖案因數金屬線。這是因爲金屬,例如鋁,藉 由金屬CMP,例如使用水膠狀礬腐蝕硏磨劑而很快地被移 除或腐鈾,即,在金屬CMP期間金屬和絕緣材料比較起來 更快地被移除或腐飩。 經濟部智慧財產局員工消費合作社印製 因此,如第6B圖所示,較低的絕緣層1 22的上表面 152-4被移除或腐鈾從最高層次L10(第6A圖)至很低的層 次L7和如已拋光的上表面182-4(第6B圖)。在圖案因數 部份PF 1中,金屬線1 26 - 1的已拋光的上表面1 8 1 - 1仍保 持在最低的層次L1的上下,而有關聯的溝槽124-1的已 拋光的上表面182-1是被降低或腐蝕從層次L3至層次L2 。在圖案因數部份PF2中,該金屬線1 26 - 2的已拋光的上 表面1 8 1 - 2是被降低或腐蝕層次L4至層次L3,而有關聯 的溝槽1 2 4 - 2的已拋光的上表面1 8 2 - 2是被降低或腐餓從 層次L6至層次L4。在圖案因數部份PF3中,金屬線126-3的已拋光的上表面1 8 1 - 3是被降低或腐蝕從層次L8至層 次L5,而有關聯的溝槽124-3的已拋光的上表面182-3是 -29- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 525248 A7 B7 $、發明說明(28) 被降低或腐鈾從層次L9至層次L6。 這些在給定的金屬線和它們有關聯的溝槽的上部之間的 高度不同顯示出在每一個相對應於圖案因數部份PF 1,PF2 以及PF3的分離的區域中,該絕緣材料藉由選擇的局部絕 緣CMP和相鄰的金屬比較起來會更快的,即更迅速的,被 移除或腐蝕。這可藉由在金屬線1 26 -1的已拋光的上表面 181-1上的層次L1和在有關聯的溝槽124-1的已拋光的上 表面182 -1上的層次L2之間的腐蝕距離ΕΓ ;藉由在金屬 線1 26 - 2的已拋光的上表面1 8 1 - 2上的層次L3和在有關 聯的溝槽124-2的已拋光的上表面182,2上的層次L4之 間的腐蝕距離E2 ’以及藉由在金屬線1 26 - 3的已拋光的上 表面1 8 1 _ 3上的層次L5和在有關聯的溝槽1 24 - 3的已拋 光的上表面182-3上的層次L6之間的腐蝕距離E3’來代 表。腐鈾距離E1 '至E3 1月顯地短於腐蝕距離E1至E3。 如第6B圖,可看到的是一層次不同或高度H2層存在在 最低的金屬線1 2 6 - 1的層次L1上的已拋光的上表面1 8 1 - 1 和圖案因數部份PF1的有關聯的溝槽124-1的層次L2上 的已拋光的上表面182-1之間。 一層次不同或高度H3會存在在最低的金屬線126-1的 層次L1上的已拋光的上表面181-1和圖案因數部份PF2 的最低的金屬線1 26 - 2的層次L3上的已拋光的上表面 1 8 1 - 2之間。一層次不同或高度H4層存在在最低的金屬線 126-1的層次L1上的已拋光的上表面181-1和圖案因數部 份PF2的有關聯的溝槽124-2的層次L4上的已拋光的上 -30- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) I ^1 ϋ i^i _^i 一口V I mmmme I— i^i ϋ ·ϋ n I · 經濟部智慧財產局員工消費合作社印製 525248 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明() 表面182-2之間。一層次不同或高度H5會存在在最低的 金屬線126-1的層次L1上的已拋光的上表面181-1和圖 案因數部份PF3的金屬線126-3的層次L5上的已拋光的 上表面181-3之間。一層次不同或高度H6會存在在最低 的金屬線1 26 -1的層次L1上的已拋光的上表面1 5 1 -1和 圖案因數部份PF3的溝槽1 24 - 3的層次L6上的已拋光的 上表面1 8 2 - 3之間。 最後,一層次不同或高度H7會存在在最低的金屬線 126-1的層次L1上的已拋光的上表面181-1和較低的絕緣 層122的層次L7上的已拋光的上表面182-4之間。 在圖案因數部份PF1的溝槽124-1的層次L2上的已拋 光的上表面182-1相對應於圖案因數部份PF2的溝槽124-2的層次L4上的已拋光的上表面1 82 - 2是在一階梯深度 S1 ·上。在圖案因數部份PF2的溝槽124-2的層次L4上的 已拋光的上表面182-2相對應於圖案因數部份PF3的溝槽 124-3的層次L6上的已拋光的上表面182-3是在一階梯深 度S2'上。在圖案因數部份PF3的溝槽124-3的層次L6上 的已拋光的上表面182-3相對應於較低的絕緣層122的層 次L7上的已拋光的表面182-4是在一階梯深度S3'上。階 梯深度S1'至S3 1月顯地短於階梯深度S1至S3。 藉由相對應的實例,圖案因數部份PF1的階梯深度相對 應於絕緣層表面182-4是大約50 - 75nm(階梯深度ST, S2’以及S3’的總和;即,高度H7減去高度H2)。其次, 圖案因數部份PF2的階梯深度相對應於絕緣層表面1 82 - 4 -31- (請先閱讀背面之注意事項再填寫本頁) 裝 訂---------
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 525248 A7 B7 五、發明說明(3()) 是大約40 - 90nm(階梯深度S2'和S3’的總和;即,高度H7 減去高度H4 )。同樣地,圖案因數部份PF3的階梯深度相 對應於絕緣層表面182-4是大約10-25nm(階梯深度S3'; 即,高度H7減去高度H6)。 在選擇的局部絕緣化學機械拋光較低的絕緣層1 22之後 ,根據本發明,晶圓裝置1 00受到後續的步驟如第5B圖 至弟5C圖所不的(步驟4至7)。 因此,如第5B圖,一上方的絕緣層30是被沈積在晶圓 裝置80的較低的絕緣層22的相對地平面的表面82上(相 對應於晶圓裝置100的較低的絕緣層122的已拋光的上表 面182-4如第6B圖,在圖中,上方的絕緣層30是以虛線 來表示),如此以致於該上方的絕緣層30的上表面83和 較低的絕緣層22的平面的表面82會一致(步驟4)。然 後,如第5C圖,晶圓裝置80受到微影成像圖案然後再蝕 刻以形成上方的溝槽32(步驟5),隨後沈積上方的金屬層 (未顯示)以提供上方的金屬線31 (步驟6),然後金屬化學 機械拋光上方的金屬層以形成上方的絕緣層30的一已拋 光的上表面85,該上方的絕緣層30包含具有一已拋光的 上表面84的個別上方的金屬線32的裝置,因此防止在相 鄰的上方的金屬線32之間產生短路。 根據本發明,如第5A圖至第5C圖以及第6B圖,可看 到的是選擇的局部絕緣化學機械拋光絕緣層22的增加的 步驟(增加的步驟3 a )可做爲一低成本的步驟以修正習知技 術中的較低的絕緣層22的凹形(第3A圖和第6A圖)和後 -32- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
525248 A7 B7 五、發明說明(31) 續的金屬化學機械拋光較低的金屬層25(步驟3),其可避 免一致地傳送此的凹形至上方的絕緣層30(第3B圖)和後 續的攪煉形成55。 此外’根據本發明,選擇的局部絕緣化學機械拋光的增 加的步驟增加的步驟3a可降低在晶圓裝置80中的較低的 絕緣層22的高度如第5A圖(以及降低在晶圓裝置1 00中 的絕緣層122的高度如(第6B圖)和習知技術的晶圓裝置 5 0 (第3 A圖)以及和典型的傳統技術的晶圓裝置7 0 (第4 A 圖)比較起來。同時,本發明的選擇的局部絕緣化學機械 拋光晶圓裝置80的增加的步驟(增加的步驟3a)如第5A圖 至第5C圖(以及化學機械拋光晶圓裝置1〇〇如第6B圖)也 可降低上方的絕緣層30的高度(厚度)(第5B圖至第5C圖) 和習知技術的高度(第3B至第3C圖)以及和典型的傳統技 術(第4A圖)比較起來。 現在參考第7A圖和第7B圖,其顯示出具有實際上資料 基礎的曲線(actual data based curves)的圖表相對應於 第6A圖以及第6B圖中所描述的拓撲輪廓,第7A圖和第 7B圖顯示出相對的階梯深度,其係與該較低的絕緣層122 的上表面I有關,如在根據本發明中選擇的局部絕緣CMP 步驟(增加的步驟3a )之前和之後的一實際上的半導體晶圓 100的三個圖案因數部份PF1,PF2以及PF3(其係延著以 微米爲寬度(橫座標))的一 50nm刻度(縱座標)。在此案例 中,該較低的絕緣層是由二氧化矽所組成,而該較低的金 屬線是由鋁所組成。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
1 1 I emmK I I I ·ϋ i.— I i mi ϋ It I
經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 525248 A7 B7__ 五、發明說明(32 ) 相對應於第6A圖的第7A圖顯示出,根據本發明(增加 的步驟3a),在後金屬選擇的局部絕緣CMP之前,一在高 度中已標示的不同存在在較低的絕緣層的上表面I和在此 三個圖案因數部份PF1,PF2以及PF3中的金屬線的裝置 的上表面之間。圖案因數部份PF3是在一小的階梯深度上 (S3 ;高度H10減去高度H9),圖案因數部份PF2是在一中 間的階梯深度上(S2 + S3 ;高度H10減去高度H6),以及圖 案因數部份PF1是在一大的階梯深度(S1+S2 + S3 ;高度H10 減去高度H3),即,相對應於較低的絕緣層的上表面I。 因此,藉由較低的金屬CMP (步驟3 )所採用的非均勻的 拓撲是最大的對圖案因數部份PF1,是中間的對圖案因數 部份PF2以及是最小的對圖案因數部份PF3來說。 同樣地,如第7A圖,圖案因數部份PF1,PF2以及PF3 相互之間也是有相對地大不相同的階梯深度(分別爲S1, S2以及S3)。 如相對應於第6B圖的第7B圖顯示出,根據本發明,在 後金屬選擇的局部絕緣CMP之後(增加的步驟3 a ),在較低 的絕緣層的已拋光的上表面I和三個圖案因數部份PF i, PF2以及PF3中的金屬線的已拋光的上表面之間已標示出 降低在局度中的不同。圖案因數部份PF3是在一淺的階梯 深度上(S3,,高度H7減去H6),圖案因數部份PF2是在一 微小的階梯深度上(S3’+S2,;高度H7減去高度H4),以及 圖案因數部份PF1是在一小的階梯深度上(S3,+S2,+ S Γ ;局度H7減去高度H2),即,相對應於較低的絕緣層 -34- ^紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)~ ' -- (請先閱讀背面之注意事項再填寫本頁) 0 I ^1 ϋ 1_1 -m _^i 一口 Y I 1 -i^i _1 a— 1 s I » 525248 A7 B7 τ 3 3 1、發明說明() 的上表面I。 圖案因數部份PF1,PF2以及PF3相互之間也是有相對 地微小的不相同的階梯深度上(分別爲S Γ,S2 '以及 S3,)。 如本發明,被用來使較低的絕緣層平坦化以提供如第 7B圖所示的結果(、和第7A圖比較起來)的該後金屬CMP選 擇的局部絕緣CMP步驟(增加的步驟3 a )被施行於一半導體 晶圓上相對應於具有約8英吋(200mm )的圓形碟片形狀的 晶圓裝置100其係以矽而被形成以做爲具有二氧化矽的一 較低的絕緣層和一鋁的較低的金屬層的金屬層。 在此特殊的平坦化測試中(增加的步驟3 a ),一晶圓載 體(其上附加有後金屬CMP晶圓裝置(如第6A圖和第7A 圖))以lOOrpm旋轉並以4psi向下的拋光壓力施於一軟式 拋光墊上(指定的軟式墊P-C),該拋光墊被附加於一也以 1 0 0 r p m旋轉的滾筒,在以一硏磨劑流速1 5 0 s c c m (Standard cubic centimeters per minute)下應用水膠 6 狀礬土腐鈾硏磨劑之下,如傳統的拋光裝置和技術,以形 成本發明的絕緣CMP晶圓裝置(如第6B圖和第7B圖)。 類似的平坦化測試早已藉由使用一中間的硬式拋光墊 (指定的中間的硬式拋光墊P-B)和一硬式拋光墊(指定的硬 式墊 P-A,即’一 IC1000 墊;Rodeld Inc·,Del,以取代 軟式墊P - C而被施行。 特殊的,在開始時,使用硬式墊P-A會有預期的對較低 的絕緣層平坦化但也會造成在金屬線的裝置中的金屬的髒 -35- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注咅?事項再填寫本頁} ·: B an ϋ ϋ ϋ ϋ 』:°JI n I n ϋ |>1 I · 經濟部智慧財產局員工消費合作社印製 525248 A7 B7 1、發明說明(34) 污,其可導致生產良率損失由於在金屬線之間的框路(例 如藉由金屬CMP步驟(步驟3 )而被拋光的晶圓裝置的相對 應的良率損失的約75%如第6A圖和第7A圖)。更進一步的 測試使用中間的硬式墊P-B,即,一軟於硬式墊的較軟的 墊P-A而被施行,而且此可避免實質上該金屬髒污的結 果。便進一步測試也是使用軟式墊P - C而被施行,即,一 軟於中間的硬式墊P-B的較軟的墊而被施行,其可完全地 避免此金屬髒污的結果。 至於片電阻結果,有關聯的測試資料重點的分布區域 顯示出使用軟式墊P-C會導致類似預期的片電阻値的金屬 線裝置,然而使用中間的硬式墊P-B和使用硬式墊P-B和 使用硬式墊P - A會導致更寬廣地改變片電阻値的金屬線裝 置。因此,雖然使用硬式墊P-A是比較有利以獲得選擇的 局部絕緣化學機械拋光晶圓裝置1 00根據本發明,但是使 用中間的硬式墊P - B是更有利以達成該目的,而爲此目 的, 使用硬式墊P - C是最有利的。因此,較軟等級的滾筒拋光 勝過硬式墊 P-A,即,一 IC1000 墊;R〇del Ic. , Del 而 是較佳的,例如一中間的硬式墊P - B,以及更特別的是一 甚至更軟的墊例如軟式墊P - C。因此,軟式墊p _ c是相應 於一墊其係可改變從第7A圖中所示的拓撲輪廓至第7B圖 中所示的拓撲輪廓以有第6A圖的晶圓裝置1 〇〇所示的半 導體晶圓的型式來形成該型式的已改良的晶圓裝置如第6B 圖中所示。 -36- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝---- 訂---------· 經濟部智慧財產局員工消費合作社印製 525248 A7 -—_ _B7__ 五、發明說明(35 ) (請先閱讀背面之注意事項再填寫本頁) 該選擇的局部絕緣CMP典型地以一 100 r pm的晶圓載體 上旋轉而施行,以4psi向下的晶圓拋光壓力施於該滾筒 拋光墊,該滾筒的轉速爲100rpm,以一硏磨劑流率150 seem下應用水膠狀礬土腐蝕硏磨劑之下而被施行。 參考第8圖,類似於第7A圖和第7B圖,第8圖顯示出 具有實際上資料基礎的曲線相對應於如第4A圖中所敘的 向上地已轉移一致的拓撲輪廓。該輪廓是相對應於藉由在 第4A圖中所示的典型的傳統的技術所生產的一實際上半 導體晶圓70的三個圖案因數PF1,PF2以及PF3(與上方的 絕緣層的上表面I有關係而不是與較低的絕緣層有關係的) 相對應的階梯深度,如一 50nm刻度(縱座標),即,其係 延著以微米爲寬度(橫座標)。 經濟部智慧財產局員工消費合作社印製 該典型的傳統技術在粗的絕緣化學機械拋光上方的絕緣 層的主體之後會導致一拓撲的輪廓如第8圖,該係類似於 在選擇的局部絕緣化學機械拋光較低的絕緣層之後的拓撲 的輪廓,根據本發明如第7B圖。然而,不同於本發明(參 考第5B圖至第5C圖),該典型的傳統技術需要沈積一額 外厚的一致的上方的絕緣層如第3B圖和它的昂貴地初步 粗的CMP如第4A圖以獲得該輪廓如第8圖所示,在進一 步加工該上方的絕緣層之前以提供晶圓裝置如第4B圖所示。 特別地,如典型的傳統技術,該沈積一額外厚的一致的 上方的絕緣層和粗的絕緣化學機械拋光上方的絕緣層的主 體的步驟需要額外的時間,額外的步驟,以及額外的材 料,例如用於額外厚的上方的絕緣層的絕緣材料以及消耗 -37- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 經濟部智慧財產局員工消費合作社印製 525248 A7 B7 五、發明說明() 品包含有腐鈾硏磨劑和拋光墊,其導致更高的加工成本。 更重要的是,該典型的傳統技術無法縮小在較低的絕緣 層中的金屬圖案因數部份的高度不同其係相對應於較低的 絕緣 層的上表面和相對應於相互之間以本發明的方法。 本發明增加一相對的低成本的選擇局部絕緣CMP步驟 (增加的步驟3 a )其被應用於較低的絕緣層,其在一般的金 屬CMP步驟(步驟3)而立刻被施行,以及其會提供二個顯 著的益處:(i)它降低在較低的絕緣層區域和有關聯的金 屬線之間的拓撲高度不同,以及(Π)它降低在具有不同的 圖案因數的有關聯的金屬線之間的拓撲不同。此會導致一 更平面的絕緣層其可允許更寬的製程窗和更高的良率加工 (更低的良率損失)在半導體晶圓上的後續的(更高的)層次。 該本發明半導體晶圓的更平面的拓撲裝置會減少較低的 絕緣層的厚度(第5A圖和第6B圖)和絕緣層的厚度(第5B 圖至第5C圖;也參考第6B圖中的上方的絕緣層30),且 因此減少後來的晶圓裝置的厚度。此在微影成像加工期間 中會降低焦點問題的深度。如本發明所允許的晶圓裝置的 較小的厚度也會減少殘留物移除後續的選擇的局部化學機 械拋光該較低的絕緣層的加工的難度和大量的殘留物比較 起來(該殘留物必須以典型的傳統技術中相對地厚的上方 的絕緣層的粗的CMP加工而被移除)。 本發明完成所期望的後金屬CMP平坦化藉由一較簡單全 程的製程和較低的成本和典型的傳統技術的實例比較起 -38- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
525248 A7 B7 五、發明說明(37) 來。此外,本發明會避免由較低層次的腐鈾和凹形所造成 在上方層次局部攪煉上的相鄰金屬線的短路。 因爲選擇地使用軟式拋光墊和相對硬式拋光墊比較起 來,所以本發明也可避免在選擇的局部絕緣化學機械拋光 該較低的絕緣層期間中由較低層次金屬線髒污所造成的相 鄰金屬線的短路。當然,它也可避免較低層次的金屬線和 上方的層次的金屬線之間產生短路。因此本發明會減少產 品良率損失而且也會完成一致的片電阻數値以用於在較低 的和上方的金屬線中的金屬線。 根據地,可以體會的是所描述的實例不祇是本發明的一 般原理的例子。也可依據所提出的原理來做出各種修改。 符號之說明 (請先閱讀背面之注意事項再填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 20 晶圓裝置 21 基層 22 絕緣層 23 表面 24 溝槽 25 金屬層 26 金屬線 27 表面 28 表面 29 表面 30 絕緣層 31 溝槽 -39- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----訂--------- 五、發明說明(38) 經濟部智慧財產局員工消費合作社印製 525248 A7 B7 32 金屬線 33 表面 34 表面 40 晶圓裝置 51 表面 52 表面 53 表面 54 凹形形成 55 攪煉形成 70 晶圓裝置 71 表面 72 表面 73 表面 80 晶圓裝置 81 表面 82 表面 83 表面 84 表面 85 表面 100 晶圓裝置 L1至L10 層次 124-1 較低的溝槽 124-2 較低的溝槽 124-3 較低的溝槽 -40- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
525248 A7 _B7 五、發明說明(39) PF1-PF3 圖案因數部份 L1-L10層次 H3 - H4 局度 H6-H10筒度 經濟部智慧財產局員工消費合作社印製 E1 - E3 腐飩距離 S1 -S3 階梯深度 122 絕緣層 126-1 金屬線 126-2 金屬線 126-3 金屬線 152-1 上表面 152-2 上表面 152-3 上表面 152-4 上表面 126-1 金屬線 126-2 金屬線 126-3 金屬線 I 上表面 181-1 上表面 181-2 上表面 181-3 上表面 182-1 上表面 182-2 上表面 182-3 上表面 182-4 上表面 -41- ------------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 、申請專利範圍 第90102467號「在半導體晶圓製造化學機械拋光之後的平坦 化製程」專利案 (91年8月修正) 六申請專利範圍 1. 一種用於使一絕緣層的平坦化的製程,該絕緣層被置於 一半導體晶圓上且具有一表面包含有一向下的階梯已化 學機械拋光的金屬線的裝置,該裝置是位在被形成於插 入絕緣部份之間的絕緣層中的相對應的溝槽中; 包含金屬線的一第一圖案部份,其係藉由插入的絕緣 部份而被分離和形成一具有一第一數値的第一圖案部份 和包含金屬線的一相鄰的第二圖案部份,其係藉由插入 的絕緣部份而被分離和形成一具有第二數値的第二圖案 因數,該第二數値不同於第一數値; 該第二圖案部份位在一階梯深度上其係相對應於不同 於第一圖案部份的階梯深度的絕緣層表面,該第一圖案 部份係相對應於該層表面’ 該製程包括充份地化學機械拋光絕緣層表面和第一以 及第二圖案部份以降低第一和第二圖案部份的階梯深度 其係相對應於絕緣層表面和互相相對應以使該絕緣層表 面和第一以及第二圖案部份平坦化其係相互相對應。 2. 如申請專利範圍第1項之製程,其中該晶圓包括矽,該 絕緣層包括二氧化矽’以及該金屬線個別地由一構件所 組成’該構件是選自由錦’銅’以及鶴所組成的群組。 3. 如申請專利範圍第1項之製程,其中該第一圖案因數的 數値是80-90%而該第二圖案因數的數値是60-70%。 525248 六、申請專利範圍 4·如申請專利範圍第1項之製程,更進一步包括沈積一另 外的絕緣層於結果已平坦化的絕緣層表面和第一以及第 二圖案部份,以提供一另外的金屬線裝置於該另外的絕 緣層中的相對應的溝槽中,而且化學機械拋光該另外的 金屬線裝置。 5. 如申請專利範圍第4項之製程,其中該晶圓包括矽,該 第一提及的絕緣層和另外的絕緣層包括一氧化砂’以及 該金屬線個別地出一構件所組成,該構件是選自由錦’ 銅,以及鎢所組成的群組。 6. —種用使一絕緣層的平坦化的製程,該絕緣層於置於一 半導體晶圓上且具有一包含有一向下的階梯已化學機械 拋光的金屬線的裝置的一表面,該裝置是位在被形成於 插入的絕緣部份之間的絕緣層中的相對應的溝槽中; 包含金屬線的一第一圖案部份,其係藉由插入的絕緣 部份而被分離和形成一具有一第一數値的第一圖案因數 和包含金屬線的一相鄰的第二圖案部份,其係藉由插入 的絕緣部份而被分離和形成一具有第二數値的第二圖案 因數,該第二數値不同於第一數値,以及包含金屬線的 一相鄰的第三圖案部份,其係藉由插入的絕緣部份而被 分離和另形成一具有第三數値的第三圖案因數,該第三 數値不同於第一數値和第二數値; 該第二圖案部份伍在一階梯深度上其係相對應於不同 於第一圖案部份的階梯深度的絕緣層表面,該第一圖案 部份係相對應於該層表面,而且該第三圖案部份位在一 525248 、申請專利範圍 階梯深度上其係相對應於不同於第一和第二圖案的階梯 深度的絕緣層表面,該第一和第二圖案部份係相對應於 該層表面; 該製程包括充份地化學機械拋光絕緣層表面和第一, 第二以及第三圖案部份以降低第一,第二以及第三圖案 部份的階梯深度,其係相對應於該絕緣層表面和互相相 對應使該絕緣層表面和第一,第二以及第三圖案部份平 坦化其係相互相相對應。 7. 如申請專利範圍第6項之製程,其中該晶圓包括矽,絕 緣層包括二氧,化矽,以及該金屬線個別地出一構件所組 成,該構件是選自由鋁,銅,以及鎢所組成的群組。 8. 如申請專利範圍第6項之製程,其中該第一圖案因數的 數値是80_90%,而該第二圖案因數的數値是60-70%而 該第三圖案因數的數値是40-60%。 9. 如申請專利範圍第6項之製程,其中在化學機械拋光之 前,該第一圖案因數部份的階梯深度相對應於絕緣層表 面是1 25-250nm,該第二圖案因數部份的階梯深度相對應 於該絕緣層表面是100-200nm,以及該第三圖案因數部份 的階梯深度柑對應於該絕緣層表面是25-75iim,且在化學 機械拋光之後,該第一圖案因數部份的階梯深度相對應 於該層表面是50-75nm,該第二圖案因數部份的階梯深度 相對應於該層表面是40-90nm,以及該第三圖案因數部份 的階梯深度相對應於該層表面是l〇-25nm。 10. 如申請專利範圍第6項之製程,更進一步包括沈積一另 525248 六、申請專利範圍 外的絕緣層於該結果已平坦化的絕緣層表面和第一,第 二以及第三圖案部份上,其係提供一另外的金屬線裝置 於該另外的絕緣層中的相對應的溝槽中,而且化學機械 拋光該另外的金屬裝置。 11. 如申請專利範圍第1 〇項之製程,其中該晶圓包括矽,該 第一提及的絕緣層以及另外的絕緣層包括二氧化矽’以 及該金屬線個別地由一構件所組成,該構件是選自由鋁’ 銅,以及鎢所組成的群組。 12. —種用於使一絕緣層平坦化的製程,該絕緣層被置於一 半導體晶圓上且包含有一向下的階梯已化學機械拋金屬 線的裝置的一表面,該裝置是位在被形成於插入的絕緣 部份之間的絕緣層中的相對應的溝槽中; 包含金屬線的一第一圖案部份’其係藉由插入的絕緣 部份而被分離和形成一具有一第一數値的第一圖案因數 和包含金屬線的一相鄰的第二圖案部份’其係藉由插入 的絕緣部份而被分離和形成一具有第二數値的第一圖案 因數,該第二數値小於第一數値’以及包含金屬線的一 相鄰的第三圖案部份,其係藉由插入的絕緣部份而被分 離和定義一具有第三數値的第三圖案因數’該第三數値 小於第二數値, 該第二圖案部份是位在一階梯深度上其係相對應於小 於第一圖案部份的階梯深度的絕緣層表面’該第一圖案 部份係相對應於該層表面’而且該第三圖案部份位在一 階梯深度上其係相對應於小於第二圖案部份的階梯深度 -4- 525248 t、申請專利範圍 的絕緣層圖案,該第二圖案部份係相對應於該層表面; 該製程包括充份地化學機械拋光絕緣層表面和第一, 第二以及第三圖案部份以降低第一,第二以及第三圖案 部份的階梯深度其係相對應於該絕緣層表面和相互相對 應使該絕緣層表面和第一,第二以及第三圖案部份平坦 化其係相互相對應。 13. 如申請專利範圍第12項之製程,其中該晶圓包括矽,該 絕緣層包括二氧化矽,以及該金屬線個別地出一構件所 組成,該構件是選自由鋁,銅,以及鎢所組成的群組。 14. 如申請專利範圍第12項之製程,其中該第一圖案因數的 數値是80-90%,而該第二圖案因數的數値是60-70%而該 第三圖案因數的數値是40-60%。 15. 如申請專利範圍第12項之製程,其中在化學機械拋光之 前,該第一圖案部份的階梯深度相對應於絕緣層表面是 125-250nm,該第二圖案部份的階梯深度相對應於該層表 面是100-200nm,以及該第三圖案部份的階梯深度相對應 於該層表面是25-75nm,且在化學機械拋光之後’該第一 圖案部份的階梯深度相對應於該層表面是50_75nm,該第 二圖案部份的階梯深度相對應於該層表面是40-9 0nm ’以 及該第三圖案部份的階梯深度相對應於該層表面是10_ 25nm 〇 16. 如申請專利範園第12項之製程’更進一步包括沈積一另 外的絕緣層於該結果已平坦化的絕緣層表面和第一’第 二以及第三圖案部份,其係提供一另外的金屬線裝置於 525248 六、申請專利範圍 該另外的絕緣層中的相對應的溝槽中,而且化學機械拋 光該另外的金屬線裝置。 17.如申請專利範圍第16項之製程,其中該晶圓包括矽該第 一提及的絕緣層以及另外的絕緣層包括二氧化矽’以及 該金屬線個別地由一構件所組成,該構件是選自由鋁’ 銅,以及鎢所組成的群組。
TW090102467A 2000-02-07 2001-08-06 Planarization after metal chemical mechanical polishing in semiconductor wafer fabrication TW525248B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/498,873 US6281114B1 (en) 2000-02-07 2000-02-07 Planarization after metal chemical mechanical polishing in semiconductor wafer fabrication

Publications (1)

Publication Number Publication Date
TW525248B true TW525248B (en) 2003-03-21

Family

ID=23982853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090102467A TW525248B (en) 2000-02-07 2001-08-06 Planarization after metal chemical mechanical polishing in semiconductor wafer fabrication

Country Status (3)

Country Link
US (1) US6281114B1 (zh)
EP (1) EP1134796A3 (zh)
TW (1) TW525248B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002029878A2 (en) * 2000-10-02 2002-04-11 Rodel Holdings, Inc. Chemical mechanical polishing of dielectric materials
US6914002B2 (en) 2002-12-28 2005-07-05 Intel Corporation Differential planarization
US7554199B2 (en) * 2005-11-22 2009-06-30 Consortium For Advanced Semiconductor Materials And Related Technologies Substrate for evaluation
TWI719262B (zh) * 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2202673B (en) * 1987-03-26 1990-11-14 Haroon Ahmed The semi-conductor fabrication
GB2212979A (en) * 1987-12-02 1989-08-02 Philips Nv Fabricating electrical connections,particularly in integrated circuit manufacture
US4983543A (en) * 1988-09-07 1991-01-08 Fujitsu Limited Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit
EP0608628A3 (en) * 1992-12-25 1995-01-18 Kawasaki Steel Co Method for manufacturing a semiconductor device having a multi-layer interconnection structure.
US5494854A (en) * 1994-08-17 1996-02-27 Texas Instruments Incorporated Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films
US5926713A (en) * 1996-04-17 1999-07-20 Advanced Micro Devices, Inc. Method for achieving global planarization by forming minimum mesas in large field areas
US5851899A (en) * 1996-08-08 1998-12-22 Siemens Aktiengesellschaft Gapfill and planarization process for shallow trench isolation
US6045435A (en) * 1997-08-04 2000-04-04 Motorola, Inc. Low selectivity chemical mechanical polishing (CMP) process for use on integrated circuit metal interconnects
US5952241A (en) * 1997-09-03 1999-09-14 Vlsi Technology, Inc. Method and apparatus for improving alignment for metal masking in conjuction with oxide and tungsten CMP
US6093651A (en) * 1997-12-23 2000-07-25 Intel Corporation Polish pad with non-uniform groove depth to improve wafer polish rate uniformity
US6093631A (en) * 1998-01-15 2000-07-25 International Business Machines Corporation Dummy patterns for aluminum chemical polishing (CMP)
US6083838A (en) * 1998-05-20 2000-07-04 Lucent Technologies Inc. Method of planarizing a surface on a semiconductor wafer
US6080659A (en) * 1998-11-13 2000-06-27 United Microelectronics Corp. Method to form an alignment mark

Also Published As

Publication number Publication date
EP1134796A2 (en) 2001-09-19
EP1134796A3 (en) 2003-12-03
US6281114B1 (en) 2001-08-28

Similar Documents

Publication Publication Date Title
JP2702398B2 (ja) 半導体構造物上に平坦な表面を形成する方法
TW441013B (en) Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect
EP1083596A1 (en) A method to create a copper dual damascene structure with less dishing and erosion
TW522076B (en) Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow
TW457599B (en) Sacrificial deposit to improve damascene pattern planarization in semiconductor wafers
TW396524B (en) A method for fabricating dual damascene
TW460968B (en) Barrier layer buffing after Cu CMP
US20020061635A1 (en) Solution for chemical mechanical polishing and method of manufacturing copper metal interconnection layer using the same
US6383935B1 (en) Method of reducing dishing and erosion using a sacrificial layer
JPH10178096A (ja) アルミニウム接点の製造法
TW508687B (en) Local area alloying for preventing dishing of copper during chemical-mechanical polishing(CMP)
TW525248B (en) Planarization after metal chemical mechanical polishing in semiconductor wafer fabrication
TWI742523B (zh) 形成用於沉積磁穿隧接面的極平滑底電極表面的方法及包含磁穿隧接面的結構
TW508784B (en) Method of manufacturing a semiconductor device and a semiconductor device
TW407342B (en) Planarization method of damascene structure
JP2000012543A (ja) 半導体集積回路装置の製造方法
US6867142B2 (en) Method to prevent electrical shorts between tungsten interconnects
US6395635B1 (en) Reduction of tungsten damascene residue
KR100368082B1 (ko) 연마 저지층을 가진 금속 다마신 배선 토포그라피를산화막 충전과 산화막의 선택적 화학 기계적 연마를이용하여 수정하는 방법
US6566249B1 (en) Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures
US6897121B2 (en) Method of removing HDP oxide deposition
TW399259B (en) Planarization method for the surface of metal damascene
TW436988B (en) Planarization method of copper gap filling process in integrated circuit
KR100403197B1 (ko) 반도체 소자의 금속 배선 형성 방법
TWI226675B (en) Method of forming dual damascene

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees