TW520498B - Cross point memory array including shared devices for blocking sneak path currents - Google Patents

Description

520498 A7 _B7_ 五、發明説明（1 ) 本發明是關於訊息儲存裝置。更明確地說，本發明是 關於一種包括有電阻性交叉點記憶體胞陣列的資料儲存裝 置。 考慮磁隨機存取記憶體（“MRAM”）裝置的例子，它包 括了自旋相依通道（SDT)接面之電阻性交叉點陣列、沿著 SDT接面之列延伸的字線以及沿著SDT接面之行延伸的位 元線。每一 SDT接面是位在字線和位元線的交叉點。每一 SDT接面的磁性假設在任何時間是兩種穩定的極性之一。 這兩種穩定的極性，平行與反平行的，代表了邏輯值與 Ί’。磁極性繼而影響了 SDT接面的電阻。如果磁極性是平 行的則SDT接面的電阻是第一值（R)，如果磁極性是反平行 的則為第二值（R+ △ R)。因此可以藉著感測它的電阻狀態 而讀取SDT接面的磁極性以及它的邏輯值。 感測在電阻性交叉點陣列中單一 SDT接面的電阻狀態 會是不可靠的。在陣列内的所有SDT接面是被經由許多平 行的路徑耦合在一起。在一交叉點所見電阻等於在該交叉 點之SDT接面的電阻和在其它列及行之SDT接面的電阻互 相並聯。 而且，如果待感測SDT接面由於所儲存的磁性而有不 同的電阻狀態，會產生小的電壓差。這小的電壓差能引起 寄生或“潛行路徑”電流。寄生電流能干擾電阻狀態的感 測。寄生電流被舉例說明於第1圖中。第一電阻器12a代表 所選取的SDT接面，並且第二、第三及第四電阻器12b、12c 及12d代表未被選取的SDT接面。所選取的SDT接面位在所 4 (請先閲讀背面之注意事項再屺趑本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 520498 : A7 嫁 p________B7 _ 五、發明言。3 ( 2 ) 選取字線14及位元線16的交叉點。第二電阻器12b代表沿著 所選取位元線16之未被選取的SDT接面，第三電阻器12c 代表沿著所選取字線14之未被選取的SDT接面，並且第四 電阻器12d代表其餘的SDT接面。例如，如果所有的SDT接 面12具有nominai電阻大約為R並且如果陣列1〇具有n列和 • m行’則第二電阻器12b將具有電阻大約為尺久卜丨），第三電 阻器12c將具有電阻大约為R/(m-l)，並且第四電阻器i2d將 ^ 具有電阻大約為R/[(n-l)(m-l)]。 在讀取操作期間内，藉著施加操作電位Vs於所選取的 位元線16以及施加接地電位於所選取的字線μ而選取第一 電阻器12a。因此，感測電流is流經第一電阻器i2a。然而， 第一、第三及第四電阻器12b、12c及12d亦被連接在操作電 位％和接地電位之間；所以，潛行路徑電流SI、S2及S3能 I 流經第二、第三及第四電阻器12b、12c及12d。而且，第二、 I 第二及第四電阻器12b、12c及12d的電阻是比所選取的（第 ^ 一）電阻器12a的電阻小了許多；所以，潛行路徑電流s j、 S2及S3是比感測電流is更大。此種潛行路徑電流S1、82及 # S3會於讀取操作期間内遮掩在所選取sd丁接面上的感測電 j 流 Is。

I 1 需要去可靠地感測MRAM裝置内記憶體元件的電阻狀 態。更概括地說，需要去可靠地感測電阻性交叉點記憶體 胞陣列内記憶體元件的電阻狀態。 丨： : 依據本發明的一種方向，隨機存取記憶體裝置包括了 記憶體元件的電阻性交又點陣列，以及連接至該等記憶體 裝.............νί訂------------------線 心紙匕尸、度:、: !〈‘ 家標準（CNS) Α4規格（210X297公赞） 520498 A7 ______ B7__ 五、發明說月（3 ) 元件的潛行路徑阻擋裝置。該阻擋裝置是由一群記憶體元 件共用。本發明的其它方向及優點將配合所付諸圖而從以 下舉例說明為本發明之原理的範例詳細敘述變成顯而易見 的0 第1圖是依據習知技藝之電阻性交叉點陣列内“潛行路 徑’’電流的舉例說明。 第2圖是共用式二極體交叉點記憶體陣列之簡化的舉 例說明。 第3圖是記憶體元件陣列之磁極性的舉例說明。 第4圖是架構供第一形式讀取操作用的記憶體陣列之 舉例說明。 第）圖是架構供第二形式讀取操作用的記憶體陣列之 舉例說明。 第6圖是第一共用式二極體架構的載面圖。 第7圖是第二共用式二極體架構的戴面圖。 第8圖舉例說明用加強由寫入電流所感應磁場的磁材 料予以電鍍的導體。 第9圖舉例說明包括多個平面的共用式二極體交叉點 記憶體陣列之晶片。 第丨〇圖是共用-電晶體交又點記憶體陣列其簡化的舉 例說明。 如供舉例說明之目的用的圖面中所示，本發明是實施 於種MRAM裝置中，該裝置包括了記憶體元件的電阻性 父又點陣列以及此在璜取操作期間内阻擔陣列内潛行路徑 本纸&又度中國國家標準（CNS) A4規格⑵〇χ297公釐） -----------------邊： (請先閲汸背面之注念事項再奶舄本頁) •、可丨 ^20498 A7 B7 五、發明說明（4 電流的多數個裝置（例如二極體、電晶體）。這些阻擋裝置 疋由多個記憶體元件共用。共用的阻播裝置為記憶體元件 .提供了比單獨的阻擋裝置更有效率的電路佈局。共用阻擋 裝置亦提供較高的電流能力。 -裝丨 參看第2圖，MRAM裝置8包括記憶體元件12的電阻性 交叉點陣列10。記憶體元件12被配置成列與行，其中列是 沿著y-方向延伸而行是沿著X-方向延伸。為了簡化裝置8的 描述只有繪示出相當少數目的記憶體元件12。實際上，可 以使用任何尺寸的陣列。 訂- 當作字線14用的執線沿著χ·方向在陣列1〇 一邊的平面 内延伸。當作位元線16用的軌線沿著y-方向在陣列1〇相反 一邊的平面内延伸。為陣列10的每一列會有一條字線14， 並且為陣列1 〇的每一行會有一條位元線16。每一記憶體元 件12是位在字線14和位元線16的一個交又點。 :線， 記憶體元件12可以是SDT接面或其它形式的磁通道接 面。每一 SDT接面的電阻是第一值（R)如果它的磁極性是平 行的話，如果它的磁極性是反平行的則其值是第二值（R+ △ R)。 參看第3圖’磁通道接面包括由隔離通道屏障i2c分隔 開的釘住層12a以及自由層12b。釘住層12a具有被定方位在 釘住層12a之平面内但被固定的磁性，以便不會在出現所感 興趣範圍内的外加磁場時旋轉。自由層12b具有能被定方位 在自由層12b之平面内兩個方向中任一者的磁極性。如果釘 住層12a以及自由層12b的磁性是在相同的方向，則極性是 各纸張尺度適用中國國家標準（CNS) A4規格（2】0X297公釐） 520498 kl _ _B7_ 五、發明說明（5 ) 平行的。如果釘住層12a以及自由層12b的磁性是在相反的 方向，則極性是反平行的。 隔離通道屏障12c允許量子力學通道發生在釘住層i2a 以及自由層12b之間。這通道現象是電子旋轉相依的，使得 磁通道接面的電阻成為釘住層12a以及自由層12b之磁極性 的函數。 現在回頭參看第2圖，MRAM裝置8亦包括了在讀取及 寫入操作期間内選取字線14用的列解碼器18。MRAM裝置8 更包括了行解碼器19以及相關的讀取/寫入電路2〇。讀取/ 寫入電路20在讀取操作期間内感測所選取的記憶链元件^ 2 的電阻，並且在寫入操作期間内制定所選取的記憶體元件 1 〇的磁性方位。 MRAM裝置8更包括被連接到記憶體元件的多數個二 極體22。每個二極體22是由一群記憶體元件丨2共用。第2 圖恰巧顯示每個二極體22是由一群三個記憶體元件丨2共 用。然而，每群記憶體元件12的數目不限制於此：每一群可 以具有多或少於三個記憶體元件12。 讀取/寫入電路20包括多群的感測放大器24。每群感測 放大器24的數目會對應於每群記憶體元件12的數目。例 如，二個感測放大器24對應於一群三個記憶體元件12，並 且，在讀取操作期間内，行解碼器丨9連接這三個感測放大 器24到所選取群的三個記憶體元件12。 現在額外地參看第4圖，它舉例說明了陣列丨〇被規畫供 第一形式讀取操作用。在讀取操作期間内，列解碼器18施 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公楚） (請先閲沭背面之注念事項冉屺辂本頁) 、可· 520498 A7 B7 五、發明説明（6 丨 加操作電位（V)到所選取的字線14並且感測放大器24施加 一參考電位到所選取的位元線16，感測電流因而流經共用 二極體22以及所選取的記憶體元件12。感測放大器24感測 電流而決定所選取記憶體元件12的電阻狀態並因此決定被 儲存的邏輯值。二極體22防止任何潛行路徑電流去干擾讀 取操作。可以藉著連接多個群的感測放大器24至多條位元 線16而同時地感測多個群的記憶體元件12。 現在參看第5圖，它舉例說明了記憶體陣列50被規畫供 第二形式讀取操作用。在讀取操作期間内一操作電位（v) 被施加至所選取的位元線16，並且感測放大器24是被連接 到字線14。被連接到所選取位元線丨6之二極體22的陽極是 處在相同的電位；結果，只有被連接至所選取位元線16的 記憶體元件12導通電流。這些電流流經相關的二極體22並 机至相關的感測放大器24而不會彼此干擾。感測放大器24 感測電流的幅度大小並且決定所選取記憶體元件丨2的電阻 (以及邏輯）狀態。因為每個二極體22只從一記憶體元件導 通電流，能夠縮減記憶體元件12和二極體22的尺寸大小以 產生更高密度的設計。 現在參看第6圖，它舉例說明第一共用式二極體架構。 底部導體（例如字線）14是被形成於矽基體上（未繪示出），並 且半導體層（例如一層矽或非結晶矽）是被形成於底部導體 14上。共用一極體22是被形成於半導體層中，並且中間傳 導層26是被形成在二極體22上方。隔離島28分隔了二極鱧 22和中間傳導層26。

f請先閱讀背面之注念事^再«、对本頁) -裝· .訂- :線· 9 - 五、發明説明（7 ) 記憶體元件12是被形成在中間傳導層26上方。每個二 極體22用的一群五個記憶體元件12是被繪示於第6圖中。上 方導體（例如位元線）16是被形成於記憶體元件12上。中間 傳導層26，它可以是由比如鋁或銅的金屬製成，保證了共 用相同二極體22的諸記憶體元件12是在相同的電位。中間 傳導層26可以被製成比上方及底部導體丨4及16更薄。 每個二極體22包括η-形式矽層22a以及p-形式矽層 22b。每一共用二極體22延伸到它這群的所有記憶體元件 12 ° 共用式二極體架構具有比每一記憶體胞有一個二極艘 的架構更有效的面積。而且，增進了電流能力。 現在參看第7圖，它舉例說明第二共用式二極體架構。 底部導體14是被形成於矽基體上並且共用二極體22是被形 成在底部導體14頂上。中間層不是被形成於共用二極體22 上。取而代之地，共享或共用釘住層11；^是被形成在每個 二極體22頂上’並且共享或共用通道屏障112c是跨越諸釘 住層112a而被形成。隔離島28分隔了諸二極體22以及諸共 用釘住層112a。單獨的自由層i2b是被形成在共用通道屏障 112c頂上’並且字線16是被形成在自由層12b頂上。 如第6及7圖中所示，共用二極體22移動底部導體14更 進一步遠離記憶體元件12、112。為了防止磁場在寫入操作 期間内顯著的損失，底部導體丨4可用比如鎳鐵（NiFe)的材 料14a予以電鑛（見第8圖p電鍍層i4a導引寫入磁場到記憶 體元件12、112内。 10 本紙張尺度適用中國國家標準（CNS) A4規格（2】〇X297公釐） 520498 A7 B7 五、發明説明（8 現在參看第9圖，它舉例說明具有多個層或平面152的 電阻性交又點記憶體胞陣列之晶片15〇。每一平面152包括 阻擋潛行路徑電流用的共用二極鱧。平面152被堆疊於基體 154上並且由隔離材料（例如鋁、玻璃）分隔。二極體可以是 由非結晶半導體材料製成，該材料能被形成於比如銅的導 體上。 讀取及寫入電路可以被製造於基體154之上。讀取及寫 入電路可包括額外的多工器用以選取欲從其讀取及寫入之 層。 本發明不限制於共用相同二極體的三個或五個記憶體 元件。其它大小的二極體群可以共享相同的二極體。 本發明不限制於以上所述感測結構。記憶體元件可以 用各種方式感測。 本發明不限制於磁通道接面記憶體元件。可以使用其 它形式的薄膜元件。例如，記憶體元件可以是聚合物記憶 體元件或鐵電性記憶體元件。 本發明不限制於阻擋潛行路徑電流用的二極體。可以 使用其它形式的阻擋裝置。例如，可以使用電晶體去取代 二極體。參看第10圖，記憶體陣列210包括了 m條字線214、 η條位元線216以及nXm個記憶體元件212。每一電晶體222 是被繪示為正由一群三個記憶體元件212共用。每一記憶體 元件212是被連接在位元線216以及它的共用電晶體222的 汲極之間。每一電晶體222的閘極是被連接到字線214，並 且每一電晶體222的源極接收操作電位（VP在讀取操作期 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） .......................裝.............：：訂-.................線 (請先閲#'背面之注意事項冉奶、趑本頁) 520498 A7 _ B7_ 五、發明説明（9 ) 間内，電壓（Vsel)被施加至所選取字線214，因此被連接到 所選取字線214的電晶體222會導通。每一群有一條位元線 .216被選取，並且一參考電位是藉由相對應的感測放大器 224被施加至每一條所選取位元線216。感測電流流經電晶 體222以及相關的感測放大器224而不會彼此干擾。感測放 大器224感測電流的幅度大小並且決定記憶體元件2 12的電 阻（以及邏輯）狀態。 本發明不限制於以上所描述及舉例說明的特定實施 例。取而代之地，本發明是依據以下的申請專利範圍而解 釋0 12 (請先閲汸背面之注念事項冉圮寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐〉 520498 A7 B7 五、發明説明（10 ) 元件標號對照 8···ΜΙΙΑΜ 裝置 20···讀/寫電路 10…電阻性交叉點陣列 22…共用二極體 12，112,212…記憶體元件 22a··· π_形式石夕層 12&，121)，12(：，12(1，"電阻器 22b…ρ-形式矽層 12a，l 12a···釘住層 24,224···感測放大器 12b···自由層 26···中間傳導層 12c，112c…隔離通道屏障 28…隔離島 14,214…字線 150…晶片 14a···電鍍層 152…平面 16,216…位元線 154…基體 18…列解碼器 50,210…記憶體陣列 19···行解碼器 222…電晶體 (請先閲讀背面之注念事項再屺舄本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 13

Claims (1)

1. A8 B8 C8 D8 申請專利範圍 h 一種訊息儲存裝置（8)包含 記憶體元件（12)的電阻性交又點陣列（1〇);以及 連接至一群該記憶體元件（12)並且由其共用的 潛行路徑電流阻擋裝置（22、222)。 2·如申請專利範圍第1項之裝置，其中該阻擋裝置包括 二極體（22)。 3·如申請專利範圍第2項之裝置，其中該二極體（22)包 括相反極性的第一及第二半導體層（22a、22b)，每一 層擴展到該群内全部的記憶體元件〇2)。 4.如申請專利範圍第1項之裝置，其中該阻擋裝置包括 電晶體（22)。 5·如申請專利範圍第1項之裝置，其中該等記憶體元件 (12)是磁通道接面（12a、12b、12e)。 6 ·如申凊專利範圍第丨項之裝置，更包含在阻擋裝置上 的傳導層（26)，該群内的該等記憶體元件（i2)是在該 傳導層（26)頂上。 7·如申請專利範圍第丨項之裝置，其中該群内的該等記 憶體元件（12)是與該阻擋裝置（22)直接地接觸。 8. 如申請專利範圍第7項之裝置，其中該群内的該等記 憶體元件（12)包括了與該阻擋裝置（22)直接接觸的共 用釘住層（112a);在共用釘住層（112a)頂上的共用通 道屏障（112a);以及在共用通道屏障（n2c)頂上的單 獨自由層（12b)。 9. 如申請專利範圍第！項之裝置，其中額外諸群的記憶 (請先閲讀背面之注意事項再填寫本頁) 、11 經濟部智慧时/!.局員工消費合作社印製 14 . 520498 A8 B8 C8 D8 六、申請專利範圍 體元件（12)及其相對應的阻擋裝置（22、222)是被形成 於訊息儲存裝置（150)的至少一額外平面（152)上；並 且其中該等阻擋裝置（22、222)是由非結晶材料製成。 ---------1------1T------0 (請先閲讀背面之注意事項再填寫本頁) 經濟部智总44/^73工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）