TW518715B - Method of forming metal wiring in a semiconductor device - Google Patents

Description

五、發明説明（]) 發明背景 發明領域 本發明大致揭示一種在半導體裝置中形成金屬配線之方 法。更明確地，本發明揭示一種在半導體裝置中以使用化 學強化層來加速銅沈積來形成金屬配線之方法，而銅沈積 之後去除化學強化層，然後在超細微結構之金屬鑲嵌的加 工技術中使用銅初級粒子（c 〇 p p e r p r e c u r s 〇 r)來充塡。如 此使得銅配線之電子特性最大。 習用技術之說明 近來，在半導體裝置中使用鋁爲金屬配線材料之情形中 ，已有硏究關於兩個步驟加工方法，其中以物質蒸氣沈積 (PVD )法及化學蒸汽沈積（CVD )法來沈積鈦薄膜，然後沈積 鋁。另一方面，在使用銅做爲金屬配線之情形中，所使用 主要方法以使用Ta (鉬）或TaN (氮化鉬）做爲銅之擴散防止 薄膜的電鍍法來沈積銅，其以PVD法來沈積。然而，在兩 種情形中，在次世代超細微配線結構中有限制在於因爲增 加深寬比而需要良好階層覆蓋（s t e p c ◦ v e r a g e )及接點良 好充塡。對本限制之其一解決方案是使用化學強化化學蒸 汽（CE CVD)法，而使用可加速銅沈積之各種化學強化物來 充塡金屬鑲嵌。然而，因爲加速銅沈積之各種化學強化物 的高電阻特性，所以問題在使用具有良好電氣特性銅配線 之目的變成相反。 發明之槪述 因此，本發明之目的在提供一種在半導體裝置中形成金 518715 五、發明説明（2 ) 屬配線之方法，其中使用化學強化物層來使得銅沈積速度 加速，但是在銅表面上所產生化學強化物層在銅沈積之後 以電漿法來去除，因而防止因爲化學強化物之高電阻性來 降低在銅配線之電氣特性。 爲了獲得上述目的，根據本發明在半導體裝置內形成金 屬配線之方法特徵在於其中包含下列步驟：提供半導體基 體，其中形成具有金屬鑲嵌圖型之絕緣膜；在絕緣膜上形 成擴散防止層；在擴散防止層上形成銅種子層；在銅種子 層上形成化學強化物層；以化學蒸汽沈積法來形成銅層； 以電漿法來去除在銅層表面上所產生化學強化物層；及以 電鍍法來完全地充塡金屬鑲嵌圖型，然後以實施氫氣降低 退火法及化學機械拋光法來形成銅金屬配線。 圖式之簡單說明 本發明上述架構及其他特徵，在下文之說明書中及其附 圖來詳細說明，其中： 第1A〜1E圖是根據本發明所順序圖示在半導體裝置中形 成金屬配線之方法的橫剖面圖示。 較佳實施例之詳細說明 本發明將以較佳實施例參照附圖來詳細說明。 現在參照第1A〜1E圖，在下文中詳細說明根據本發明在 半導體裝置中形成金屬配線之方法。 現在參照第1 A圖，在半導體基體1 0上順序地形成第一 絕緣膜1 1、下金屬層1 2及第二絕緣膜1 3，其中形成用於 形成半導體裝置之各種組件。然後，在第二絕緣膜1 3中形 -4- 518715 五、發明説明（3 ) 成由槽溝及通孔所構成之金屬鑲嵌後，實施淸洗過程來去 除在以金屬鑲嵌圖型所顯露之下金屬層12表面上所餘留氧 化層。其次，在包括金屬鑲嵌圖型之第二絕緣膜1 3上形成 擴散防止膜1 4。然後’在擴散防止層1 4上形成5 0〜5 0〇A (埃）厚度之銅種子層1 5。在擴散防止膜1 4以電漿法來處理 之後，可形成銅種子層1 5。 在上述過程中，第二絕緣膜1 3是由具有低介電常數之絕 緣材料所形成，而在第二絕緣膜1 3內所形成槽溝及通孔以 雙重金屬鑲嵌圖型方式來形成。在金屬鑲嵌圖型形成之後 所實施淸洗過程，在下金屬層1 2是由W (鎢卜A 1 (鋁）等所製 成之情形中，可使用RF(射頻）電漿，而在下金屬層12是由 Cu (銅），所製成情形中使用反應淸洗法。擴散防止膜可由 離子化PVD ΤιΝ(氮化鈦）、CVD TiN、MOCVD TiN、離子化 PVD Ta(鉅）、離子化 TaN(氮化鉅）、CVD Ta、CVD TaN、 CVD WN(氮化鎢）、CVD Τι AIN、CVD TiSiN 及 CVD TaSiN 中 至少其一來形成。 現在參照第1 B圖，化學強化物層1 6形成在銅種子層1 5 上。銅種子層15在擴散防止層14上形成50- 500A之厚度 ，而且進一步隨著化學強化物層1 6進一步加速銅之沈積。 用於形成化學強化物層1 6之觸媒可包括含I (碘）液體混合 物中之其一，諸如 CHH、CU、CD3I、CH2I2 等，Hhf ac 1 /2H2O、Hhfac、TMVS、純I2、含1(碘）氣體及水蒸氣’而 且在-20至300°C之溫度實施1〜600秒。而且’觸媒可包 括液態之F (氟）、C 1 (氯）、B r (溴）、I (碘）及A t (¾艾）’其中 518715 五、發明説明（4 ) 在週期表中7族元素，及氣態之F、C1、B r、I及A t。 現在參照第1 C圖，CEVCD銅層1 7 a以使用全部h f a c序初 期粒子諸如（hfac)CuVTMOS 序、（hfac)CuDMB 序、（hfac) CuTMVS序等中至少其一的金屬有機化學蒸汽沈積法來沈積 ，使得金屬鑲嵌充塡銅。在CECVD銅層1 7 a形成期間，化 學強化物層產生在CECVD銅層17a之表面。CECVD銅層17a 可以選擇性局部充塡法來形成，以便容易地充塡金屬鑲嵌 圖型。銅沈積過程可以具有氣孔設計及噴射設計之汽化 器、直接液體射出（DLI)或控制蒸發混合器（CEM)之沈積裝 備來實施。 現在參照第1 D圖，在CECVD銅層1 7 a之表面上所產生化 學強化物層1 6以電漿法來去除，同時沈積CECVD銅層1 7 a 。所顯露CECVD銅層1 7 a可具有因爲金屬鑲嵌圖型之階段 覆蓋之低凹部，但是低凹部可使用銅電鍍法來形成銅鍍層 17b而完全地充塡。 在上述中，用於去除化學強化物層1 6之電漿法包括以j 〇 〜3 5 0 °C之溫度在0 · 3〜1 0托耳（T 〇 r 1·)室壓力下處理半導體 基體10，其中氣體之流量在50〜500sccm範圍內，而電槳 產生在包括H2(氫）、Ar(氬）、〇2(氧）、〇3(臭氧）、NH3(氫化 氮）、N2(氮）、H2tAr及Η2 + ΝΗ_ι及其混合氣體中其一大氣的 單一氣體大氣中，在50 - 7000W範圍內經過1〇〜600秒。 而且，去除化學強化物層1 6之方法可使用多重步驟，其 中電漿處理步驟及使用氣體諸如H2等之淸潔步驟至少實施 一次或多次。在電漿處理時，則在半導體基體及沖洗頭間 發明説明（5) 之距離是5〜5 0mm (厘米）。 同時，化學強化物層1 6使用觸媒材料如參照第1 b圖所 述。該材料具有高電阻特性。例如，已廣泛地使用爲觸媒 材料之碘的電阻率是5 . 85X E6 // Ω cm。因此，如果銅電鍍 層1 7 a以電鍍法原樣地形成，而沒有去除具有本電阻特性 之化學強化物層1 6，則不可能獲得使用銅目的之低電阻特 性。 現在參照第1 E圖，氫降低退火過程實施在改善所沈積銅 層1 7 a及1 7 b之膜品質，而且在第二絕緣膜1 3上之銅層 1 7 a及1 7 b及擴散防止膜1 4除了用於金屬鑲嵌圖型之內部 外，以CMP法來去除，因而形成銅配線1 7。 在本發明上述實施例中，雖然化學強化物層1 6形成在銅 種子層1 5上，其可在擴散防止層1 4形成之後才形成，及 可在以電漿法來處理擴散防止層之後來形成。然後如果銅 種子層1 5形成，則化學強化物層1 6產生在銅種子層1 5之 表面，如第1 B圖所示。 如上述，本發明使用化學強化物層來便於銅充塡，而且 以隨後電漿法來去除具有高電阻率之化學強化物層後形成 金屬配線。如此，本發明具有特殊效用在其可使得銅配線 之電氣特性最大，而且改善裝置之可靠性。 本發明已參照特定實施例連同特殊應用例來說明。一種 擅於本技術者及理解本發明要旨者，將認知多加修改例及 應用例在其範圍內。 因此申請專利範圍所述涵蓋任何及全部此應用例、修改 518715 五、發明説明（ 6 ) 例及實施例在本發明之範圍內。 符號之說明 10...... 半導體基體 11...... 第一絕緣膜 12...... 下金屬層 13...... 第_•絕緣0旲 14...... 擴散防膜 15...... 銅種子層 16...... 化學強化物層 17...... CECVD銅層 17a..... CECVD銅層 17b..... 銅鍍層 -8-

Claims (1)

1. 5187Ρ—________________ 9ΐ. ιο._#Ι\ί£ 革__ 六、申請專利範圍 第90 1 1 4708號「半導體裝置中金屬配線之形成方法㈢」 專利案 （9 1年1 0月修正） 六申請專利範圍： 1. 一種半導體裝置中金屬配線之形成方法，包括下列 步驟： 提供半導體基體，其中形成具有金屬鑲嵌圖型之 絕緣膜； 在該絕緣膜上形成擴散防止膜； 在該擴散防止膜上形成銅種子層； 在該銅種子層上形成化學強化物層； 以化學蒸汽沈積法來形成銅層； 以電漿法來去除在該銅之表面上所產生之化學強 化物層；及 以銅電鍍法來完全地充塡該金屬鑲嵌圖型，然後 以實施氫還原退火過程及化學機械拋光過程來形成 銅金屬配線。 2·如申請專利範圍第丨項半導體裝置中金屬配線之形 成方法’其中在該下金屬層是由W及A1所製成之情 形中’在該金屬鑲嵌圖型形成後所實施淸洗過程使 用RF電漿。 3.如申請專利範圍第丨項半導體裝置中金屬配線之形 成方法’其中在該下金屬層是由銅所製成之情形 中’在該金屬鑲嵌圖型形成後所實施淸洗過程使用 518715 六、申請專利範圍 反應淸潔法。 4. 如申請專利範圍第1項半導體裝置中金屬配線之形 成方法，其中使用離子化合物PVD TiN、CVD TiN、 MOCVD TiN、離子化 PVD Ta、離子化 PVD TaN、CVD Ta 、 CVD TaN 、 CVD WN 、 CVD TiAIN ' CVD TiSiN 及 CVD TaSiN中至少其一來形成該擴散防止膜。 5. 如申請專利範圍第1項半導體裝置中金屬配線之形 成方法，其中進一步包括在形成該擴散防止膜之 後，實施表面之電漿處理。 6. 如申請專利範圍第1項半導體裝置中金屬配線之形 成方法，其中該銅種子層形成50〜5 00A之厚度。 7. 如申請專利範圍第1項半導體裝置中金屬配線之形 成方法，其中含 1(碘）液體混合物諸如 Hhf acl /2H20、Hhf ac、TMVS、純 I2、含 I 氣體•水 蒸氣中其一做爲觸媒，在-20至300°C之溫度來處理 1〜600秒而形成50〜500 A_厚度之該化學強化物 層。 8. 如申請專利範圍第7項半導體裝置中金屬配線之形 成方法，其中含1(碘）液體混合物是CH3I、C2H5I、 CD3I及CH2I2中之其一。 9. 如申請專利範圍第1項半導體裝置中金屬配線之形 成方法，其中以液態之F、Cl、Br、I及At中其一 做爲觸媒，在-20〜300°C之溫度來處理1〜600秒而 518715 六、申請專利範圍 形成50〜500A厚度之該化學強化物層。 10.如申請專利範圍第1項半導體裝置中金屬配線之形 成方法，其中以氣態之F、C1、B r、I及A t中其一 做爲觸媒，在-20〜300°C溫度來處理1〜600秒而形 成50〜500A厚度之該化學強化物層。 11·如申請專利範圍第1項半導體裝置中金屬配線之形 成方法，其中在沈積裝置內使用諸如（hfac)CuVTMOS 序、（hfac)CuDMB 序、（hfac)CuTMVS 序等任一者的 hf ac之全部初級粒子，以金屬有機化學蒸汽沈積 (M0CVD)法來形成該銅層。 12·如申請專利範圍第1項半導體裝置中金屬配線之形 成方法’其中在氣體流量在50-500sccm範圍內、電 漿產生功率在50 - 7000W範圍內經10〜600秒之條件 下，在包括 H2、Ar、02、03、NH3、N2、H2 + Ar 及 H2 + NH3及其混合氣體之大氣中至少一者的單一氣體 大氣下來實施該電漿處理。 13. 如申請專利範圍第丨項半導體裝置中金屬配線之形 成方法’其中用於半導體基體之該電漿處理以溫度 l〇- 3 50°C在0.3〜IOToh室壓下來實施。 14. 如申請專利範圍第1項半導_裝置中金屬配線之形 成方法’其中去除該化學強化物層之步驟實施該電 漿處理步驟及淸潔步驟至少一次或多次。

   i