TW507308B - Correction of overlay offset between inspection layers in integrated circuits - Google Patents
Correction of overlay offset between inspection layers in integrated circuits Download PDFInfo
- Publication number
- TW507308B TW507308B TW090123005A TW90123005A TW507308B TW 507308 B TW507308 B TW 507308B TW 090123005 A TW090123005 A TW 090123005A TW 90123005 A TW90123005 A TW 90123005A TW 507308 B TW507308 B TW 507308B
- Authority
- TW
- Taiwan
- Prior art keywords
- offset
- defects
- defect
- patent application
- actual
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
507308 A7 B7 五、發明説明(1 ) 先前之專利申請 此一申請乃專利申請先前之建檔於2000年9月18曰美國 臨時申請No· 60/233,343及建檔到2000年12月22日美國公 用事業No· 09/747,497名稱爲•,積體電路中檢驗層間覆蓋偏 移之校正"。 發明範圍 本發明係屬於積體電路之製造,更特別者係屬於在一晶 圓上製造之積體電路中來辨認缺陷。 先前技藝 積體電路一般在晶圓上成批的製成。在製造過程中多個 積體電路在一單一矽晶圓上來製成。現參考圖i,此處示 出在其上配置有具有做爲以號碼,14,16,及18參考 之多個積體電路之一矽晶圓。 當在製造過程中時,在半導體晶圓上執行多重光罩製 程,每一光罩製程在不同層上定義做成積體電路之該特徵 被定位。舉例如一多晶的矽之層可能在一晶圓上被沉積。 然後將光敏抗蝕層在晶圓上予以塗佈且成選擇的暴露於光 然後以便顯像該抗蚀層。留存之抗蚀層形成一圖形,此一 圖形然後當在一刻蝕步驟時被轉換爲多晶矽,之後以便將 留存之抗蝕層予以除去,多晶之矽藉選擇之光暴露來定義 形成之圖形。 〜此一光罩及刻蝕處理程序在每一晶圓上爲重複的執行來 得出所需之半導體,絕緣體及金屬之複雜以相互連接之圖 形來製造出所要求之積體電路(IC)。 ‘ -4- 507308 A7 B7 五、發明説明(2 ) 以上陳述如圖丨所示者爲在一晶圓上執行之處理過程來 產生多個IC’s。舉例如,一單—之矽晶圓可用於十至千個 之IC's爲基準。在一單一之矽晶圓之能製造多個ic(s之能 力可減低製造之综合費用藉此透過此費用之節省成爲消費 者不怎麼昂貴之1C。 由於技術之進步,IC,S&變得甚小且甚爲複雜。在每一 代中,1C特徵由於上述製造處理過程之進步變得更小。 然而由於此種進步使得變得測定缺陷上更爲困難。 在製造處理過程之一部分致力來減低缺陷Ic晶片之數目 中,一般採對所有的或採樣本的所產出晶圓之一取樣上之 晶片來檢驗。檢驗可能爲利用能測定J C之一最小特徵之 大小之不良之鬲敏感光學儀器或可能爲一在爲記憶體之情 況下在一小的單元面積内能找出電氣不良之位置之電氣測 試。此種測定加工品供做爲現場工程師對何處有造成引起 良率損失之缺陷之準則。 現參考圖1此處示出一具有標號有12,14,16,及18 四個晶片之晶圓。標號之晶片顯示當在製造時對一晶圓如 何來檢驗。舉例如,這些晶片之每一個,不是隨機的取出 即是按某種理由來取出者。將之用於缺陷之檢查。 現參考圖2,此處示出一可能爲一檢驗報告之來自圖i 所示晶片檢驗所產生之缺陷假設之集合。在圖2之晶片12 上顯π有一線之不良,一線之不良可能在一晶圓由一抓痕 所造成’在圖2中晶片12,14,及16上亦示出有22, 26,28,34,36,及38之多個不良之點。在圖2中之晶
507308 A7 _________ B7 五、發明説明(3 ) 片11上亦顯示有一大而連續之缺陷30及一缺陷點32之組 群。 現參考先前技藝之圖3,此處示出在製造過程中相同之 晶片在一以及之另一觀查到之檢驗報告之缺陷42至68。 在圖2及3中,所列出示出之晶片用於僅爲顯示之目的且 在一標準缺陷檢驗報告中一般將不是如此取得。 田在製造及檢驗程序時一在層上發生之缺陷可蔓延通過 且亦在後續之層上出現。舉例如,在多晶矽層之清理後, 殘留有一大致污染微粒,可能穿過干擾電介質層且在金屬 連接層被發現。辨認此種蔓延之缺陷爲一重點以便將缺陷 之原因能給予正確之認定。 、在確定缺陷之位置及產生一覆蓋報告書其中來自後續層 之檢驗缺與辨認這些在後續層之檢驗上有關相同位置之 缺報口起顯717出來。然而,經驗顯示在報告之檢驗層 間之起始點即有一偏移値。 現參考圖4,此處示出一在執行至少二次檢驗後而得出 之舉例之覆蓋報告。如圖4所示在座標系統之起始點上一 用^來報。缺|^之位置之報告偏移値可能造成來自相對於 第一層之這些缺陷爲不確實之缺陷之偏移値。此一偏移 在積把私路I製造中已爲一反覆發生之問題及在積體電路 特徵之尺寸成減少且在_晶圓上晶片之數目成增加下,此 種校正問題逐漸變爲一種需要。 因此田產生如圖4所示之覆蓋檢驗報告時,蔓延之 缺陷可能未予以辨認。如圖4所示,僅來自缺陷組群3 2及 張尺度剌侧 507308 A7 ----ΒΊ 五、發明説明(4 ) 6 2之個別之缺陷被選出。一種來辨認如這些相互處在— 些極端之距離之内之比對之㈣之企圖將會錯誤的選擇缺 陷48之-對,而二者均來自第二檢驗…根據來自後續 之處在-極端距離之檢驗之較精密之校正演算將誤認缺陷 45及26爲被校正者當事實上並非如此時。 因之,此處有一種用於對檢驗之間之起始點移偏値之自 動的偵測及對覆蓋報告中偏移値之校正使得比對層間蔓延 之缺陷能正確的辨認出來之一程序之需要。本發明爲提供 一用於校正這些之方法及裝置。 本發明之一目的爲提供用於校正偏移値之方法使得當在 製造過程時對缺陷對比能正確的辨認。本發明之進一步之 目的爲提供一補助之方法能當在製造過程時使得不良之晶 片能予以適當的配置。 發明總結 訂
本發明提供一在積體電路製造之時用於檢測相關缺陷之 方法。在一具體實施例中,本發明之方法爲尋找來自不同 層相互在一給予之距離内座落之成對之缺陷。將對間之偏 移値加以計算及執行一統計之演算來決定缺陷對偏移値爲 是否隨機分佈時。如果存在有爲非隨機之分佈缺陷對之子 集時,對缺陷之子集予以隔離且用來計算層間之偏移値。 在第二具體實施例中,本發明之方法自動的尋找跨於一 與使用一 k-限制値之取樣來檢驗之晶片之尺寸相等之間 隔之層間之缺陷對,此處k-限制値爲一小的整數,一般k 足範圍自0至3。k-限制値之取樣之使用確保可避免由組 本紙張尺度it财目目家標^^4祕(27^297公爱) 507308 A7 B7 五、發明説明(5 ) 群之不良所導致之問題。一旦由上述方法之一選出缺陷對 時,對缺陷對加以試驗來決定對之部分之間之偏移値是否 爲隨機之分佈。如果分佈爲非隨機,缺陷對之非-隨機子 集予以隔離,然後隔離之缺陷對之子集用來計算二個層間 之偏移値。 發明進一步係屬於在其上儲存有本發明之具體實施例之 可讀媒介。此一企劃爲任何適於用於檢索之指令之媒介爲 本發明之範圍之内。舉例示之,此種媒介可以是磁性的, 光學的或半導體媒介。發明亦係屬於包含有本發明之具體 實施例之資料架構,及係屬於包含本發明之具體實施例之 資料架構之傳送。 圖式簡單説明 圖1爲先前技藝示出劃分至一排列之晶片之晶圓之一顯 示圖。 圖2爲當在一檢驗過程時可能測得之缺陷之一舉例之顯 示圖。 圖3爲在一晶圓上一第二層已被檢驗過程可能測得之缺 陷之一顯示圖。 圖4爲至少二個檢驗示出在不同層上辨認之缺陷之後可 能得出之一覆蓋報告之顯示圖。 圖5爲在X -方向上在二層上觀察之缺陷對之間觀察之分 佈之偏移値之一顯示圖。 圖6爲在y -方向上在二層上觀察之缺陷對之間觀察之分 佈之偏移値之一顯示圖。 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 507308 A7 B7 五、發明説明(6 ) 圖7爲顯示本發明之補助之一方法之功能流程圖。 圖8爲顯示本發明之第二自動之方法之一功能流程圖。 發明詳細説明 對於熟於此一技藝之士言應了解以下本發明之説明僅爲 顯示而非任何方式之限制。發明之其他具體實施例完全爲 對熟於此一技藝之士之提示而已。 説明之本發明中,爲假設一晶圓已被選出在二個或二個 以上之層來操作之後可得出用於成直排列之資料之情形。 在此種説明中,在對層中之二個來檢驗資料間之起始點中 找出偏移値之問題。應了解,此一操作能迅速的及反覆的 加至具有二個或二個以上之層之晶圓上。此處本發明之方 法能加至較二組檢驗資料爲多之晶圓上。 乃進一步者,相關之缺陷間之缺陷座標及距離在卡提森 (cartesian )座標中已予説明。然而對一具有一般熟於此一 技藝之士當了解相關之缺陷之間之距離可在極座加以説明 或使用其他座標系統來説明。卡提森座標系統爲一般藉利 用之執行檢驗程序使用之機器。因之本發明採大部分方便 來使用之卡提森系統來加以説明之。 此處分別説明本發明之二種分開之具體實施例。參見圖 7,此處示出説明本發明之一第一具體實施例之一功能流 程圖。 在方框710,本發明之方法由最大X及Y値之設定開 始,例如,在製造處理過程中,層間蔓延之缺陷間最大允許 偏移値。此値由使用者用於Xmax及Ymax可依據當在檢驗 -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 町 507308 A7 B7 五、發明説明(7 ) 過程時使用之設備之變動而選取之。操作者具有設備之知 識將選擇適當之用於Xmax及Ymax之値。舉例如,操作者 自經驗可知道偏移値一般爲較6 0微米爲小。 在方框720,建立用於層内缺陷最小允許之間隔Xint及 Yint。用於Xint及Yint之値爲依據在製造過程中所使用之 技術之衡量。在一具有最小特徵0.5微米之尺寸之技術之 情況時,在相同檢驗間隔較近於爲1 〇微米之層上之缺陷 可考慮爲來自組群之結果。 在使用上,在相同之檢驗層上較預先設定之Xint及Yint 値相接近配置之缺陷不包括在起始點偏移値計算之内。最 小値可由使用者選出或由其利用下列公式能自動的選出。 Xint > 2*Xmax Yint > 2*Ymax 建立之用於Xint及Yint之限制爲能當在一層上被覆蓋有 另一在一後續之層上將被觀察之缺陷有二個或二個以上缺 陷時來避免缺陷之混淆之用。 在方框730,爲未對一包含具有先前在方框710及方框 7 2 0選擇之限制之用於層間缺陷對之資料庫之尋找。7 3 0 之程序可在晶圓上至少已經執行二次檢驗後來執行。在將 所有之缺陷對滿足先前選擇之(Xmax,Ymax,Xmin, Ymin)限制定出位置後,對這些缺陷對之座標中之偏移値 AX及A Y加以計算及供做以後之使用。 在菱形740做決定,方框730中之偏移値是否具有某種 選擇之機率之隨機分佈。舉例如,如果該發生之觀察分佈 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
507308 A7
之機率如同隨機之處理程序之結果一樣爲較1%爲小時可 對分配加以試驗來做決定。對熟於此一技藝之士可知有數 種方法加以應用來執行統計計算以獲得所需要之結果。見 舉例如,紐约(I%7) Hafner公司出版,影響及關係第二 册,Maurice G· Kendell及Alan Stuart之"先進之統計理論" 一書。 如果決定了分佈可能具有隨機之發生之分佈。然後程序 進入至方框790,該程序爲停止。替代後,如果分佈未具 有隨機之發生,則程序進入至方框7 5 〇。 在方框7 5 0,用於座標差異之,,密度地區t,如同爲方框 7 3 0之程序之一結果一樣來被決定。"密集地區"之意義爲 在座^偏移轴上發現有相對的南之偏移密度之區域。在 圖5中可以看到在-8微米至+ 8微米之範圍中發生有一相對 的高的偏移之密度。在圖6中觀察出在-42微米與_28微米 之間有一相同之偏移組群。 在一晶圓上看到之用於X-座標及y-座標之成對之間隔之 經歷圖分別示於圖5及6。現參考圖5示出一舉例之可爲冬 在晶圓1 0上所取得之一檢驗程序時所產生之舉例之經^ 圖。如圖5所示,在〇到+2微米間之範圍差異之分佈中有 一峰値5 1 0。 現參考圖6,示出可爲當在晶圓!00上所取得之一檢驗 程序時所產生之一舉例之經歷圖。如圖6所示,在_ 3 6微 米至-34微米之間有一峰値610。 在圖5及6中,各一密度地區大約具有一高斯(Gaussian) 11 -
507308 A7 B7 五、發明説明(9 ) 之分佈因爲中央限制定理可確認在由數個事件所引起之多 個觀察中之分散將大約的傾向於觀察增加之一高斯之分 佈。 現參考圖7,舉例是方框7 5 0,此處有一些可能用於決 定"密度地區"之自行發現之演算。舉例如,座標差異之 範圍Xmax及Ymax,每一個可被一些相等之1 0段之相等段 來分割。落於每一段内一些點加以記數及包含有更大數目 之點落於用以X -座標差異之段内之段及按密度地區最有 可能之位置來選擇y -座標差異。 替代的,程式利用下列公式可尋找用於間隔間之用來計 算觀察之最小之組: (AXupper - AXlower) < Xmax/10 ;及 (AYupper - AYlower) < Ymax/10 0 在給予之上述公式中用於一 ΔΧ値之按一次序排列成一 列,分別爲AXupper爲上部値及ΔΧΙοννβΓ爲下部値。 AYupper及AYlowre爲分另丨J之用於一 ΑΥ値按一次序排歹丨J成 一列之上部及下部値。以上二個舉例説明在自然情形下僅 爲舉例及不應考慮爲限制,對熟於此一技藝之士將了解有 可使用之許多方法來決定”密雇地區";其中之每一個均 可利用此處説明之本發明來達成。 在方框7 6 0,密集地區被辨認後,對標準説明之平均 値,標準變動,上部與下部信賴之限度値及一用於信賴之 間隔之間隔尺寸之統計値加以計算。平均値如同在二層間 起始點之偏移値之最佳之估計値一樣及指出落於所期待之 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) ^7308 A7 ____;____B7 五、發明説明(1〇 ) "眞”偏移値之範圍内之信賴之限度被取出。在此一具體 實施例中,平均値可如二者之"眞"偏移値之估計値因爲 其直覺所訴求且因爲其計算上之簡單來加以使用。對於熟 於此一技藝之士可以了解,其他公尺制之方法亦可使用來 定義"眞”偏移値。舉例如媒介可如同偏移値之估算一樣 來加以使用而不是使用平均値。相同的,可使用一在密集 地區中自觀察來之最大可能性方法來估計”眞,,偏移値。 在方框7 7 0將計算之偏移値及信頻之限度値報告提供至 使用者使得使用者對在晶圓1 〇 〇上蔓延之晶片及其他缺陷 來做決定。 在方框780程序完畢及重置用於使用在下一晶圓之處理 過程上。 現參考圖8,此處示出一按照本發明之第二具體實施例 説明之功能流程圖。參考圖8,説明一用於決定偏移値自 動之程序。此處參考如k -限制之取樣一樣之程序,當在 一層上能覆蓋有任何二個不同缺陷之另一層並在其上觀察 一缺陷時加上k-限制之取樣因此爲避免發生之此種混 淆。本發明之該k_限制之取樣不應爲R A Fishertk_統 計相混淆。 _ 舉例如,在圖4中所看到的組群3 2之數目及組群6 2之數 目具有對一偏移値之計算有混淆之可能。在上述之方法 中’在相同層上缺陷間之最小間隔上之限制爲使用來經由 偏移値計算來移去組群32及62。參考圖7所揭示之具體實 施例,相同層上缺陷間之最小間隔上之限制爲做爲使用來 -13· 本紙張尺度適用巾® S家鮮(CNS) A4規格(謂><297公釐)'""" A7
經由計算將組群缺陷32及62移去。在本發明之自動之具 體實施例中,操作者對選擇Xmax與Ymax之插入可以免 去0 現參考圖8,在方框810,用於取之値做爲 晶片在研究上之尺寸。此値由資料庫來取得。藉限制晶片 在其上所執行缺陷之數目,nd滿足osndSk限制來加以計 算以避免多個缺陷之混淆之問題,此處k爲一小的整數, 一般k等於3或較3爲小,如k等於1混淆之機會爲零。如以 舉例示之,k等於2,則對一晶片假設nd = 2且無進行之蔓 延之缺陷根據在二個層或二個層之僅一層上是否有二個缺 陷ΔΧ及A Y之2或4之隨機之對則被輸入對之差異値之表格 内。如果缺陷之一有進行之蔓延,將有一匹配之對及1或 3隨機之對導入至差異對之表格内。如果有二個進行蔓延 對,二個匹配對及無隨機之對將導入至差異之表格内。 此一推論能在k = η上來加以執行,但此已變以明確即, 隨機對光機率之數目增加較匹配對之機率爲快使得"雜訊 "能壓倒"信號"。由於此一理由,被選擇之k之値爲$ 3, 且一般用於在決定偏移値之第一次試測上選擇爲i。 在方框8 2 0,對在晶圓配置之二個不同層所選擇之晶片 上之所有之缺陷加以辨認。 在方框8 3 0按照以上所説明之步驟決定出對之Αχ及 ΔΥ。 在菱形8 4 0對新的決定之Δχ及Α γ對來測試如果其爲隨 機之分佈時來做決定。如果對爲隨機分佈,程序進入至方 -14 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) B7 五、發明説明(12 ) 框8 9 0且執行程序停止。替代的,所決定之對爲非隨機之 分佈,將有一觀察之蔓延缺陷,且程序進入至方框85〇。 在方框8 5 0用於X値及γ値之二個之密集地區如以上所 述被加以計算。 在方框860在找出密集地區之位置後,程序進入至計算 一偏移値之起始點之估計及如以上所述計算其統計上之不 確定値。 在方框870,將偏移値及統計上之不確定値顯示至使用 者。 在方框88G,程序結束,且重置用於處理來使用處理下 一個晶圓之用。 當上述之自動之方法之説明示於圖8之説明予以使用之 時’用於計算差異値之多個對之取樣尺寸在少數目之晶片 具有一少數目之缺陷之情況下將爲小數目値。此種情況在 偏移値估計中導致較多之不確定。 此處説明之每一種方法可單獨的來使用,或替代的同時 來使用。舉例如,相同之資料可使用於二種程序上。然後 使用者可給予最佳結果或使用如一用於半自動方法之一輸 入一樣之自動之方法來選擇計其之偏移値。 當在此一發明之具體實施例及應用予以示出及説明之同 時,對熟於此一技藝之士將了解會有較以上所説明來自此 處發明之概念之許多之更多修改是有可能的。舉例如,雖 然本發明在關於特定之權學公式之使用上已詳細的予以說 明,熟於此一技藝之士 了解有許多多種公式可使用來代替 •15-
507308 A7 B7 五、發明説明(13 ) 這些所説明之公式,因此發明除所附之申請專利範圍外其 他均不限制。 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Claims (1)
- 507308 A BCD 六、申請專利範圍 1· 一種用以決定介於座標系統原點間之偏移値之方法,該 座標系統係用於具有在其上配置有積體電路之晶圓之至 少二不同之缺陷之檢驗,該方法包含: 建立一包含有用於在一積體電路晶圓之至少二檢驗層 上配置有缺陷之位置資料之資料庫; 定義用於層間缺陷之最大偏移値; 定義用於層間缺陷之最小間隔; 對於具有較該最小間隔爲大之間隔之所有缺陷尋找資 料庫找出用於具有較該最大偏移爲小之偏移値層間缺陷 對; 計算一用於每一層間缺陷對之實際之偏移値; 如果該實際偏移之値不是隨機之分佈時辨認用於該實 際之偏移値之密集地區;及 發展一該至少二層之起始點間之偏移値之估計値及一 用於該實際之偏移値之該估計値之信賴値。 2·如申請專利範圍第1項之方法,其中發展一估計値包含 一該實際之偏移値之平均値。 3.如申請專利範圍第1項之方法,其中發展一估計値包含 一該實際之偏移値之媒介。、 4如申請專利範圍第1項之方法,其中: 疋義用於層間缺陷之取大偏移値包含定義用於在X及y 座標上層間缺陷之最大偏移値; 疋義用於層間缺陷之取小間隔包含定義用於在X及y座 標上層内最小間隔; 4 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) A8 B8 C8 申请專利範圍 計算一用於每一缺陷之實際之偏移値包含對於在x&y 座標之每一缺陷對來計算一實際之偏移値;及 對MX及y座標之至少二層之起始點之間之偏移値發展 一估計値。 5.如申請專利範圍第4項之方法,其中在%方向之該實際 之偏移値由藉自一第二檢查報告之缺陷之X座標値減去 來自一檢驗報告之缺陷之\座標値來計算。 6·如申請專利範圍第4項之方法,其中在y方向之實際之 偏移値由藉自一第二檢驗報告之缺陷之y座標値減去來 自一檢驗報告之缺陷之y座標値來計算。 7.如申請專利範圍第4項之方法,其中該密集地區由將該 每一座標偏移値之範圍分割爲多個之相等間隔及選擇該 間隔具有如同密集地區一樣之偏移値之最大記數値來決 定。 8· —種用以決定介於座標系統原點間之偏移値之方法,該 座標系統係用於具有在其上配置有積體電路之晶圓之至 少二不同之缺陷之檢驗,該方法包含: 建立一包含有用於在積體電路之晶圓之至少二檢驗層 上配置有缺陷之位置資料之·資料庫; 對來自該資料庫來辨認至少一具有多個缺陷n d之晶 片,此處OSndSk,此處k爲一等於5或較5爲小之整 數; 在該至少一晶片上辨認所有層之缺陷對; 計算一用於每一層間缺陷對之實際之偏移値; -18 - 本紙張尺度適用中國國家標準(CNS) A4規格(21〇x 297公爱) 507308 A Be D ^、申請專利範圍 決定該實際之偏移値是否爲隨機之分佈; 如果該實際之偏移値爲非隨機之分佈時辨認用於該實 際之偏移値之密集地區;及 發展一在該至少二層之起始點之間偏移値之估計値及 一用於該實際之偏移値用作該估計値之信賴値。 9·如申請專利範圍第8項之方法,其中k爲等於或較3爲小 之整數。 10·如申請專利範圍第8項之方法,其中發展一估計値包含 一該實際之偏移値之平均値。 其中發展一估計値包含 11. 如申請專利範圍第8項之方法 一該實際之偏移値之媒介。 12. 如申請專利範圍第8項之方法,其中: 計算一包含有計算一用於在X及y座標上每一缺陷對之 實際之偏移値之用於缺陷對之實際之偏移値;及 發展一該至少二層之X及y座標之起始點之間之估計之 偏移値。 13. 如申請專利範園第1 2項之方法,其中在X方向上之該實 際之偏移値爲藉自一第二檢驗後所報告之缺陷之X座標 値減去由一檢驗來之缺陷之座標値來計算。 14·如申請專利範園第12項之方法,其中在乂方向上之該實 際之偏移値爲藉自一第二檢驗後所報告之缺陷之y座標 値減去由一檢驗來之缺陷之乂座標値來計算。 ' 15·如申請專利範圍第12項之方法,其中該密度地區爲藉 將每一座標偏移値之範圍分割爲多個相等之間隔及選擇 -19- 本纸張尺度適财® i _準_城格(摩29?公董) 507308 8 8 8 8 ABCD 申請專利範圍 具有如同密集地區一樣之偏移値之最大記數値之間隔來 決定。 -20 本紙張尺度適用中國國家標準(CMS) A4規格(210X297公釐)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US23334300P | 2000-09-18 | 2000-09-18 | |
US09/747,497 US6586263B2 (en) | 2000-09-18 | 2000-12-22 | Correction of overlay offset between inspection layers in integrated circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
TW507308B true TW507308B (en) | 2002-10-21 |
Family
ID=26926828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090123005A TW507308B (en) | 2000-09-18 | 2001-09-19 | Correction of overlay offset between inspection layers in integrated circuits |
Country Status (9)
Country | Link |
---|---|
US (1) | US6586263B2 (zh) |
EP (1) | EP1319247B1 (zh) |
JP (1) | JP4823473B2 (zh) |
CN (1) | CN1290166C (zh) |
AT (1) | ATE397286T1 (zh) |
AU (1) | AU8873701A (zh) |
DE (1) | DE60134241D1 (zh) |
TW (1) | TW507308B (zh) |
WO (1) | WO2002025724A2 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6780656B2 (en) * | 2000-09-18 | 2004-08-24 | Hpl Technologies, Inc. | Correction of overlay offset between inspection layers |
US6787379B1 (en) * | 2001-12-12 | 2004-09-07 | Lsi Logic Corporation | Method of detecting spatially correlated variations in a parameter of an integrated circuit die |
WO2004030083A2 (en) * | 2002-09-26 | 2004-04-08 | Lam Research Corporation | User interface for quantifying wafer non-uniformities and graphically explore significance |
US7738693B2 (en) | 2002-12-24 | 2010-06-15 | Lam Research Corporation | User interface for wafer data analysis and visualization |
US7239737B2 (en) * | 2002-09-26 | 2007-07-03 | Lam Research Corporation | User interface for quantifying wafer non-uniformities and graphically explore significance |
US9330223B2 (en) * | 2012-09-28 | 2016-05-03 | International Business Machines Corporation | Optical rule checking for detecting at risk structures for overlay issues |
US10504213B2 (en) | 2016-11-22 | 2019-12-10 | Kla-Tencor Corporation | Wafer noise reduction by image subtraction across layers |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5267017A (en) | 1992-05-20 | 1993-11-30 | Applied Materials, Inc. | Method of particle analysis on a mirror wafer |
US5422724A (en) | 1992-05-20 | 1995-06-06 | Applied Materials, Inc. | Multiple-scan method for wafer particle analysis |
US5991699A (en) * | 1995-05-04 | 1999-11-23 | Kla Instruments Corporation | Detecting groups of defects in semiconductor feature space |
US5828778A (en) * | 1995-07-13 | 1998-10-27 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for analyzing failure of semiconductor wafer |
US5777901A (en) | 1995-09-29 | 1998-07-07 | Advanced Micro Devices, Inc. | Method and system for automated die yield prediction in semiconductor manufacturing |
US5870187A (en) | 1997-08-08 | 1999-02-09 | Applied Materials, Inc. | Method for aligning semiconductor wafer surface scans and identifying added and removed particles resulting from wafer handling or processing |
US6035244A (en) | 1997-10-22 | 2000-03-07 | Advanced Micro Devices, Inc. | Automatic defect reclassification of known propagator defects |
JPH11243041A (ja) * | 1998-02-26 | 1999-09-07 | Mitsubishi Electric Corp | 品質管理システムおよび記録媒体 |
TW494519B (en) * | 2000-06-19 | 2002-07-11 | Infineon Technologies Corp | Method for determining overlay measurement uncertainty |
US6423555B1 (en) * | 2000-08-07 | 2002-07-23 | Advanced Micro Devices, Inc. | System for determining overlay error |
-
2000
- 2000-12-22 US US09/747,497 patent/US6586263B2/en not_active Expired - Fee Related
-
2001
- 2001-09-04 AU AU8873701A patent/AU8873701A/xx active Pending
- 2001-09-04 AT AT01968493T patent/ATE397286T1/de not_active IP Right Cessation
- 2001-09-04 WO PCT/US2001/027488 patent/WO2002025724A2/en active Application Filing
- 2001-09-04 DE DE60134241T patent/DE60134241D1/de not_active Expired - Lifetime
- 2001-09-04 JP JP2002529833A patent/JP4823473B2/ja not_active Expired - Lifetime
- 2001-09-04 CN CN01818994.6A patent/CN1290166C/zh not_active Expired - Lifetime
- 2001-09-04 EP EP01968493A patent/EP1319247B1/en not_active Expired - Lifetime
- 2001-09-19 TW TW090123005A patent/TW507308B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1535475A (zh) | 2004-10-06 |
US6586263B2 (en) | 2003-07-01 |
US20020102747A1 (en) | 2002-08-01 |
JP4823473B2 (ja) | 2011-11-24 |
WO2002025724A2 (en) | 2002-03-28 |
EP1319247A2 (en) | 2003-06-18 |
AU8873701A (en) | 2002-04-02 |
ATE397286T1 (de) | 2008-06-15 |
DE60134241D1 (de) | 2008-07-10 |
WO2002025724A3 (en) | 2002-07-04 |
EP1319247B1 (en) | 2008-05-28 |
CN1290166C (zh) | 2006-12-13 |
JP2004525499A (ja) | 2004-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11774372B2 (en) | Smart coordinate conversion and calibration system in semiconductor wafer manufacturing | |
KR101448971B1 (ko) | 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들 | |
US6797526B2 (en) | Method for manufacturing semiconductor devices and method and its apparatus for processing detected defect data | |
US20040009416A1 (en) | Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns | |
KR20160040658A (ko) | 프로그램된 결함을 사용한 웨이퍼 검사 프로세스의 설정 | |
TW584927B (en) | Test wafer and method for investigating electrostatic discharge induced wafer defects | |
TW507308B (en) | Correction of overlay offset between inspection layers in integrated circuits | |
CN109075096B (zh) | 计算机辅助弱图案检测及鉴定系统 | |
KR102385664B1 (ko) | 설계 임계성 분석이 증대된 프로세스 윈도우 검정 샘플링 | |
US6780656B2 (en) | Correction of overlay offset between inspection layers | |
JPH09211840A (ja) | レチクルの検査方法及び検査装置並びにパターンの検査方法及び検査装置 | |
CN112670196B (zh) | 晶圆检测方法 | |
US20220383473A1 (en) | Method and system for diagnosing a semiconductor wafer | |
JP2002057195A (ja) | 電子デバイスの検査における欠陥解析用データ作成方法、および、電子デバイスの検査データ解析システム | |
Cresswell et al. | Hybrid optical-electrical overlay test structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |