TW506072B - Dual damascene process of using metal hard mask - Google Patents

Description

506072

本發明係有關於一種雙鑲嵌製程，特別古 ^ τ 付別有關於一種使 用至少一個金屬硬罩幕之雙鑲嵌製程。 在高密度之積體電路（1C)的製程中，如超大 (VLSI)製程’是將許多的金屬内連線製作成三产六門二， 層導線結構。然而，隨著1C元件之積集度增加$二‘金$ 内連線之間的電容效應’進而導致RC延遲時間二長间金屬 内連線之間的干擾（cross talk)頻率增加’因此通過這些 金屬内連線的電流速度變得很慢。為了改善電流的速产了 如何降低金屬内連線的電阻值以及減少金屬内連線之^的 寄生電容’成為很重要的製程因子。如果要有效降低二屬 内連線的電阻值，則需採用低電阻值之金屬材質；如果要 減少金屬内連線之間的寄生電容，則需採用低介電常數之 絕緣材料來製作金屬内連線之間的内層介電層（interlayer dielectric， ILD) 。 但是 ，將低介電 常數之有機材 料應用在I L D層之製作上時，仍遭遇到許多問題。 請參閱第1A至1C圖，其顯示習知金屬内連線之間的介 層洞的製作方法。如第1A圖所示，一半導體基底1〇包含有 :一金屬導線12 ; —具有低介電常數之ild層14，係覆蓋 於金屬導線12以及基底1〇之曝露表面上；一氡化石夕之硬罩 幕16，係沉積於ILD層14之表面上；以及一具有圖案之光 阻層1 8，係定義形成於硬罩幕1 6之表面上。首先，將未被 光阻層1 8覆蓋之硬軍幕1 6餘刻去除，以形成一開口。然 後，如第1 B圖所示，繼續蝕刻開口下方之I ld層1 4，以形 成一介層洞1 9，其中介層洞1 9具有傾斜之側壁1 5，且曝露

506072 五、發明說明（2) 出金屬導線12之頂部。最後，進行氧電聚 阻層1 8去除。 # d氣私，將光 在上述之製程中，當ILD層14使用有機之古八工从制 :寺’由於ILD層14之材料性質與光阻層18之：：： 相？，而且旧層14對氧電漿蝕刻製程之抵擋：2極2 此乳電漿蝕刻製程會使蝕刻部分丨LD層丨^二 ;=::r:r進而影響後續 填兗導電層之效果，如第lc圖所示。解決方 σ 光阻層1 8另製作一抗反射阻擋層可以 ’= 所產生的問題，但這卻會在银刻介層洞製程 =制難題。解決方法之二，限制二 僅能選用含有二氧化石夕之材料，如、 SG USG 、Black Diamond 、Coral㊣、Aurora® 、

Flowfilh為了解決這個問題，美國專利第6 i59 =i Ϊ雙鎮嵌製程，是於氧化石夕之硬罩幕上另製作―儿 Si〇N盍層，可用來保護ILD層以避免受到氧電聚之蝕 不過，為了定義出SiON蓋層之圖案，如 =幕以及_蓋層之間的高㈣選㈣，成 的問喊。而且，Si0N蓋層之製作仍無法改 新 受限的問題。 曰 < 何質 _ 2鑑於此，本發明則提出一種雙鑲嵌製程，係於汽 ^製作雙層硬罩&，且至少其中一層硬罩幕為因屬材 本發明之雙鑲嵌製程，至少包括下列步驟··提供一半 0702-6誦f ; 9〇P3Ti"cherry.ptd $ 5頁 506072 五、發明說明（3) 導體基底，其包含有一導線結構、一介電分隔層、一低介 電常數之介電層、一金屬材質之第一硬罩幕以及一第二硬 罩幕；於第二硬罩幕中形成一第一開口；於第一硬罩幕中 形成一第二開口 ，第二開口係位於第一開口下方，且第二 開口之口徑小於第一開口之口徑；將未被第一硬罩幕覆蓋 之介電層去除，直至曝露介電分隔層，以形成一介層洞； 將未被第二硬罩幕覆蓋之第一硬罩幕去除；以及將未被第 一硬罩幕覆蓋之介電層去除，直至到達一預定深度，以於 介層洞上方形成一渠溝，則介層洞與渠溝係構成一雙鑲彼 開口。 圖式簡單說明 第1 A至1 C圖顯示習知金屬内連線之間的介層洞的製作 方法。 第2A至2L圖顯示本發明第一實施例之雙鑲嵌製程之剖 面示意圖。 第3A至3 I圖顯示本發明第二實施例之雙鑲嵌製程之剖 面示意圖。 第4A至4J圖，其顯示本發明第三實施例之雙鑲嵌製程 之剖面示意圖。 [符號說明] 習知技術 10〜半導體基底； 12〜金屬導線； 14〜ILD層； 15〜側壁； 15a〜凹洞； 16〜硬罩幕；

0702-6200TWf ； 90P32 ； Cherry.ptd 第6頁 506072

1 8〜光阻層； 1 9〜介層洞。 本發明技術 3 2〜金屬導線； 3 5〜餘刻停止層； 38〜第一硬罩幕； 41〜第一開口； 43〜第二開口； 4 5〜介層洞； 47〜渠溝； 50〜導電層； 5 2〜保護層。 30〜半導體基底； 34〜介電分隔層； 36〜ILD層； 40〜第二硬罩幕； 42〜第一光阻層； 44〜第二光阻層； 46〜雙鑲嵌開口； 48〜阻障層； 5 0 ’〜雙鑲嵌結構； 實施例說明： [第一實施例] 本發明第一實施例之雙鑲嵌製程中，係於低介電常數 之ILD層上製作雙層硬罩幕，而且此雙層硬罩幕可均為金 屬材質，也可其中一層硬罩幕為金屬材質。 請參閱第2 A至2 L圖，其顯示本發明第一實施例之雙鑲 甘欠製程之剖面示意圖。如第2A圖所示，一半導體基底3〇包 含有複數個金屬導線32，一介電分隔層34係覆蓋住金屬導 線32與基底30之曝露表面’以及一低介電常數之ild層36 係形成於介電分隔層34之表面上。金屬導線32係由銅金屬 所構成。介電分隔層3 4可選用氮化矽或碳化矽，用來防止 金屬導線32的乳化現象，並可金屬導線32内的原子/離子 擴散至ILD層36内。ILD層36之材質可為高分子材料，如：

506072 五、發明說明（5) 级由旋塗製程製作之旋塗高分子（spin_〇n p〇lymer， SOP)、FLARE®、SILK®、Paryiene、PAE-II 或聚醯亞胺， 也可為含有S i 〇2之無機材質，如：經由旋塗製程製作之 Si 02、FSG、FUG或是經由化學氣相沉積製程（chemicai vapor deposition, CVD)製作之black diamond®、Coral ®、Aui'or'a®、GreenDot® 或其他介電材質。

除此之外，基底3〇另包含有一第一硬罩幕38以及一第 一硬罩幕40 ’係依序形成於ild層36之表面上。第一硬罩 幕38之材質可選用Ti、TiN、Ta、TaN、A1或AlCu等金屬材 質’第二硬罩幕4〇之材質可選用Ti、TiN、Ta、TaN、A1或 AlCu專金屬材質，第二硬罩幕4〇之材質也可選用、

SiC、SiN、SR0或SiON等介電材質。

如第2B圖所示，於第二硬罩幕4〇上定義形成一第一光 阻層4 2，用以定義雙鑲嵌開口之渠溝的圖形。然後，如第 2C圖所示，將未被第一光阻層42覆蓋之第二硬罩幕4〇去除 ，以形成複數個第一開口41，再將第一光阻層42去除。隨 後，如第2D圖所示，於基底3〇之表面上定義形成一第二光 阻層44，用以定義雙鑲嵌開口之介層洞的圖形。隨後了如 第2E圖所示，將未被第二光阻層44覆蓋之第一硬罩幕”去 除’以形成複數個第二開口43，再將第二光阻層44去除。 其中，第一開口 4 1之口徑係大於第二開口 43之口徑。 如第2F圖所示，進行乾蝕刻製程，將未被第一硬罩 38覆蓋之ILD層36去除直至曝露出介電分隔層34，則可 每個金屬導線32上方形成複數個介層洞45。由於第二光阻

五、發明說明（6) =44已經先去除，因此可避免丨^層％ 之！壁輪廓。接著，如第 :mi4°之側壁輪靡切齊。跟著，如第2h圖所示，將 定ί; ίϊ3=第二硬罩幕4〇之1ld_㈣至-預、 :r:在之上方區域成為-渠和。如此 木在母個金屬導線32上方之介層洞45 成一雙鑲嵌開口46。後續，如第2I s所— ，、溝7係構 “底部之介電分隔層心除如=所：軍開口 金屬導㈣之頂部區域曝露在雙以口更=二除’則 接下來4依照製程需要與設計進行相關之半導 =以於雙鑲嵌開口 46内製作一雙鑲嵌結構之内連 48 Π，於基底3〇之整個表面上均勾地沉積-阻障層 ，-材質可選用Ta/TaN、Ti/TiN或W/WN，盆目的之一: 用來隔絕IL D層3 6以及後續製作之導電層之間的交互作疋 二^目的之二是用來增加ILD層36以及後續製作之導電芦 =的附著性。然後，可採用PVD、㈣、電鑛或其他沉^ ,，於基底30之整個表面上沉積一銅金屬之導電層5〇，、 並使導電層50填滿雙鑲嵌開口 46。隨後，如第2κ二_ 進行回蝕刻製程或是研磨技術如：CMp， °斤不’ ，層48以及第一硬罩幕層38之表面高度㈣，電則二在阻雜 ，嵌開口46内之導電層5。係用作為一雙鑲嵌結構5。，又 後’如第2L圖所示，於基底30表面上沉積—保 材質可選用SiN或SiC，以覆蓋住雙鑲嵌結構5〇，之頂部，八

506072 五、發明說明（7) 用來防止雙鑲嵌結構50,之氧化現象，並防止 5〇,之原子/離子擴散至後續製作 鑲嵌、、Ό構 ^而要Τ重複上逑之雙鑲嵌製程製作其他雙鎮嵌結 相較於習知技術，本發明第一實施 有以下優點：第一，金屬材質之第1光罩 =:!=?層36，以避免在去除第-光阻層:2與 ===力電漿『刻由;:;昇導電層⑼ fILD入層36 ’因此不需刻意限制旧層36之使用材質，可採 用低"電常數之有機材料來製作ILD層 缩 減少金屬内連線之間的干擾頻率等達目= T應用在下一世代之小面積晶片的製作上。第三，第一 ^幕38以及第二硬罩幕4〇可作為後續進行深紫外光（化 u tra v^Ut，DUV)之微影製程的抗反射塗層，因此 明=雙鑲嵌製程不需另外製作抗反射塗層，這樣可 程間化、製作成本降低。第四，在本發明第一實施例中I ，未在ILD層36中製作蝕刻停止層，因此丨⑶層％之製作為 單一步驟，可採用旋塗製程或是CVD製程，如此可進一步 簡化製程步驟、降低製作成本。 [第二實施例] 本發明第二實施例之雙鑲嵌製程中，係於低介電常數 之ILD層上製作一層硬罩幕，而且此層硬罩幕為金屬材質 第10頁 0702-6200TW ; 90P32 ; Cherry.ptd I Δ 五、發明說明（8) 嵌製程之：m3圖1圖如ί二：j: ” ：實施例之雙鑲 有複數個金屬導線32、介電分隔層3:、ild二基以底30包含 硬=4。。金屬硬罩幕40之材質可選用η、曰Μ、屬

、A 1或A 1 Cu等金屬材質。 aN 如第3B圖所示，於硬罩暮4〇卜定差 ，用以定義雙鑲嵌開口之=的匕義=第-光阻層42 示，將未被第一光阻層暮=如第3C圖所 數個第一開口 41，再將第！；；；4罩2工4;去：，以形成複 币 元阻層42去除。隨後，如繁⑼ fE，所示’於基細之表面上形成第二光阻層44 第^光阻層44以義形成複數個第二開叫，用以定義雙 鑲肷開口之介層洞的圖形。其中’第 於第二開口43之口徑。 心位你大 "爱ί第3 F圖所示進行乾蝕刻製程，將未被第二光阻層 44覆盍之ILD層36去除直至一預定深度，以形成複數個介 層洞45，其中介層洞45之深度係超過il"36之高度的一 半。接著，&第3G圖所示，將第二光阻層以去除之後，則 可使未被硬罩幕40覆蓋之ILD層36曝露出來。隨後，如第 3H圖所不，進行乾蝕刻製程，將未被硬罩幕4〇覆蓋之 層36 ’直至曝露出介電分隔層34，則原本介層洞45周圍之 ILD層36會被蝕刻成為一渠溝47，而原本介層洞45下方之 ILD層36會被蝕刻成為介層洞45。！如此一來，在每個金屬 導線32亡方之介層洞45以及渠溝47係構成一雙鑲嵌開口 46。後續’如第31圖所示，將雙鑲嵌開口46底部之介電分

I1HI 0702-6200TWf ； 90P32 ； Cherry.ptd 第11頁 506072 五、發明說明（9) =34去除，並將硬罩幕4〇去除，則可使金屬導線32之頂 4區域曝露在雙鑲嵌開口 46之底部。 接下來，可依照製程需要與設計進行相關之半導體製 程，以於雙鑲嵌開口46内製作一雙鑲嵌結構之内連線。請 參閱第一實施例之第2 J至2L圖所示之方法製作雙鑲嵌結構 5 0，〇 [第三實施例] 本發明第三實施例之雙鑲嵌製程中，係於低介電常數 之ILD層上製作雙層硬罩幕，而且此雙層硬罩幕可均為金 屬材^，也可其中一層硬罩幕為金屬材質。此外，不同於 第一實施例之處，係於ILD層中另製作一蝕刻停止層。 山請參閱第4A至4J圖，其顯示本發明第三實施例胃之雙鑲 嵌製程之剖面示意圖。如第4A圖所示，一半導體基底3〇包 含有複數個金屬導線32、介電分隔層34、一第一ILD層361 、一餘刻停止層35、一第二ILD層3 62、第一硬罩幕38曰以及 第二硬罩幕40。第一 ILD層361或是第二iLD層362之材質可 為尚分子材料，如：經由旋塗製程製作之S〇p、FLARE⑧、 SILK®、Parylene、PAE-II 或聚醯亞胺。第一ild 層 361 哎 是第二ILD層362之材質也可為含有Si 〇2之無機材皙， 經由旋塗製程製作之Si〇2、FSG、FUG或是經由CVD製作之· black diamond®、Coral®、Aurora®、GreenDot® 或其他 介電材質。蝕刻停止層35之質可為Si02、SiC、SiN 或SiON，可供作渠溝47之蝕刻終點，亦可作為製作介層洞 45之硬罩幕。第一硬罩幕38之材質可選用Ti、TiN、Ta、

506072 五、發明說明（ίο)

TaN、A1或AlCu等金屬材質，第二硬罩幕4〇之材質可選用 Ti、TiN、Ta、TaN、A1或AlCu等金屬材質，第二硬罩幕4〇 之材質也可選用Si〇2、Sic、SiN、SR〇4Si〇N等介電材質 如第4B至4E圖所示 用第一光阻層42與第二 成複數個第一開口 4 1， 二開口43，其中第一開 徑。然後，如第4F圖所 ILD層362之曝露區域去 ILD層361去除，直至曝 屬導線32上方形成一介 第一硬罩幕38之曝露區 硬罩幕38之側壁切齊。 層362之曝露區域去除1 形成複數個渠溝47。如 介層洞45以及渠溝47係 4 I圖所示，將雙鑲嵌開 將第二硬罩幕4〇去除， 鑲彼開口 4 6之底部。 接下來，可依照製 程’請參閱第一實施例 嵌開口 4 6内製作一雙鑲 雖然本發明已以一 ’依照第一實施例所述之方法，利 光阻層44，以於第二硬罩幕4〇中形 並於第一硬罩幕38中形成複數個第 口 41之口徑係大於第二開口 43之口 示，進行乾蝕刻製程，先將第二 除’再依序將餘刻停止層35與第_ 露出介電分隔層34，便可於每個金 層洞45。接著，如第4G圖所示，將 域去除，以使第二硬罩幕4〇與第— 後續，如第4 Η圖所示，將第二I匕〇 直至曝政出钱刻停止層3 5，便可 此一來，在每個金屬導線32上方之 構成一雙鑲嵌開口 4 6。最後，如第 口 46底部之介電分隔層34去除，並 則金屬導線32之頂部區域曝露在雙 程需要與a又汁進行相關之半導體製 之方法製作雙鑲嵌結構，以於雙鎮 嵌結構50,，結果如第4J圖所示。 較佳實施例揭露如上，然其並非用

0702-620〇rHVf · 90P32 · Cherry.ptd 第13頁 506072 五、發明說明（11) 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍内，當可作些許之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。

0702-6200HVf ； 90P32 ； Cherry.ptd 第14頁

Claims (1)

1. 506072 六、申請專利範圍 1. 一種雙鑲嵌製程，至少包括下列步驟： 提供一半導體基底，其包含有一導線結構、一介電分 隔層係覆蓋於該導線結構上、一低介電常數之介電層係形 成於該介電分隔層上； 於該介電層表面上形成一第一硬罩幕，且該第一硬罩 幕係由金屬材質所構成； 於該第一硬罩幕表面上形成一第二硬罩幕； 於該第二硬罩幕中形成一第一開口，且該第一開口位 於該導線結構上方， 於該第一硬罩幕中形成一第二開口，該第二開口係位 於該第一開口下方，且該第二開口之口徑小於該第一開口 之口徑； 將未被該第一硬罩幕覆蓋之該介電層去除，直至曝露 該介電分隔層，以形成一介層洞； 將未被該第二硬罩幕覆蓋之該第一硬罩幕去除；以及 將未被該第一硬罩幕覆蓋之該介電層去除，直至到達 一預定深度，以於該介層洞上方形成一渠溝，則該介層洞 與該渠溝係構成一雙鑲嵌開口。 2. 如申請專利範圍第1項所述之雙鑲嵌製程，其中該 第一硬罩幕之材質可選用以下任一種金屬材質：T i、T i N 、Ta 、TaN 、A1 以及AlCu 〇 3. 如申請專利範圍第1項所述之雙鑲嵌製程，其中該 第二硬罩幕之材質可選用以下任一種金屬材質：Ti、TiN 、Ta 、TaN 、A1 以及AlCu 〇

   0702-6200TWf ； 90P32 ； Cherry.ptd 第15頁 506072 六、申請專利範圍 4 ·如申請專利範圍第1項所述之雙鑲嵌製程，其中該 第二硬罩幕之材質可選用以下任一種介電材質：Si 〇2、 SiC、SiN、SR0 以及si〇N。 5 ·如申請專利範圍第1項所述之雙鑲嵌製程，其中該 介電層之材質係為旋塗（Spin-〇n coating)製程所製作之 有機高分子。 6 ·如申請專利範圍第1項所述之雙鑲嵌製程，其中該 介電層之材質係為化學氣相沉積（chemical vapor deposition，CVD)製程所製作之含有Si02材質。 7·如申請專利範圍第1項所述之雙鑲嵌製程，另包含 有一步驟：將該雙鑲嵌開口底部之介電分隔層去除，以曝 露出該導線結構之頂部。 8·如申請專利範圍第7項所述之雙鑲嵌製程，另包含 有一步驟：形成一導電層，以填滿該雙鑲嵌開口。 9 ·如申請專利範圍第8項所述之雙鑲嵌製程，另包含 有一步驟：於形成該導電層之前’於該雙鑲嵌開口之側壁 與底部形成一阻障層。 1 0 · —種雙鑲嵌製程，至少包括下列步驟： 提供一半導體基底，其包含有一導線結構、一介電分 隔層係覆蓋於該導線結構上、/低介電常數之介電層係形 成於該介電分隔層上； 於該介電層表面上形成/硬罩幕，且該硬罩幕係由金 屬材質所構成； 於該硬罩幕中形成一第〆開口’且該第一開口位於該

   0702-6200TWf ； 90P32 I Cherry.ptd 第16 K 506072

   導線結構上方； 開 於邊硬罩幕上定義形成一光阻層， 第二開口，該第二開口係位於該第一 口之口徑小於該第一開口之口徑； #光阻層中包含有 開口内，且該第二 將未被該光阻層覆蓋之該介電層去除 度，以形成一介層洞； 、 將該光阻層去除；以及 直至一預定深

   =該=洞下方之該介電層去除，直至曝露出該介電 二目時將該該介層洞周圍之該介電層去除，以形成 一朱溝，則該介層洞與該渠溝係構成一雙鑲嵌開口。 11 ·如申請專利範圍第1 〇項所述之雙鑲嵌製程，其中 該硬罩幕之材質可選用以下任一種金屬材質：Ti、TiN、 Ta、TaN、A1 以及AlCu。 12·如申請專利範圍第項所述之雙鑲後製程，其中 4介電層之材質係為旋塗（spin_〇n coating)製程所製作 之有機南分子。 1 3·如申請專利範圍第1 0項所述之雙鑲嵌製程，其中 該介電層之材質係為化學氣相沉積（chemical vapor deposition，CVD)製程所製作之含有Si02材質。 14·如申請專利範圍第1〇項所述之雙鑲嵌製程，另包 含有一步驟：將該雙鑲嵌開口底部之介電分隔層去除，以 曝政出该導線結構之頂部。 15·如申請專利範圍第η項所述之雙鑲嵌製程，另包 含有一步驟：形成一導電廣，以填滿該雙鑲嵌開口。

   0702-6200TWf ； 90P32 ； Cherry.ptd 第17頁 506072 六、申請專利範圍 ---— 1 6·如申請專利範圍第丨5項所述之雙鑲嵌製程，另包 含有一步驟：於形成該導電層之前，於該雙鑲嵌開口之 壁與底部形成一阻障層。 17· 種雙鑲叙製程，至少包括下列步驟： 一提供:半導體基底，其包含有一導線結構、一介電分 隔層係覆蓋於該導線結構上、一低介電常數之第一介電^ 係形成於該介電分隔層上、一蝕刻停止層係形成於該第二 川電層上、一第二介電層係形成於該餘刻停止層上； 於該第二介電層表面上形成一第一硬罩幕，且該第一 硬罩幕係由金屬材質所構成； 於該第一硬罩幕表面上形成一第二硬罩幕； 於該第二硬罩幕中形成一第一開口，且該第一開口位 於該導線結構上方； 於該第一硬罩幕中形成一第二開口，該第二開口係位 於該第一開口下方，且該第二開口之口徑小於該第一開口 之口徑； 將未被該第一硬罩幕覆蓋之該第二介電層、該独刻分 止層以及該第一介電層去除，直至曝露該介電分隔層’以 形成一介層洞； 將未被該第二硬罩幕覆蓋之該第一硬罩幕去除；以及 將該第一介電層之曝露區域去除，直至曝露出該餘刻 停止層，以於該第二介層層中形成一渠溝，則該介層洞與 該渠溝係構成一雙鑲嵌開口。 18·如申請專利範圍第17項所述之雙鑲嵌製程’其中

   0702-6200TWf ； 90P32 ； Cherry.ptd 第18頁 /、、申請專利範圍 種金屬材質 I，硬軍幕之材質可用以下任 TlN、Ta、TaN、AlmA1Cu。 ，其中 Ti、 ，其中 Si09、 該第1專利範圍第17項所述之雙鑲敌製程 TiN 之村質可選用以下任一種金屬材質 la、TaN、A1 以及A1Cu。 20.如申請專利範圍第丨7項所述之雙鑲嵌 5茨第二硬1莫夕』丄β 〇ίΓ 早举之材質可選用以下任一種介電材質 blC、SiN、SR0 以及 Si〇N。 21 » ^ •甲請專利範圍第17項所述之雙鑲嵌製程，豆中 琢第一介雷屏夕、丨 ^ , θ <材質係為旋塗（spin-on coating)製程所 t作之有機高分子。 該m 2 2 ^^申請專利範圍第1 7項所述之雙鑲嵌製程，其中 § ’丨電層之材質係為化學氣相沉積（chemical vapor ePasiti〇n，CVD)製程所製作之含有Si〇2材質。 ▲ ★ 23·如申請專利範圍第17項所述之雙鑲嵌製程，其中 "亥第一介電層之材質係為旋塗（spi n-on coat ing)製程所 製作之有機高分子。 24·如申請專利範圍第17項所述之雙鑲嵌製程，其中 遠第二介電層之材質係為化學氣相沉積（chemical vapor deposition，CVD)製程所製作之含有Si02材質。 以 2 5 ·如申請專利範圍第1 7項所述之雙鑲嵌製程，另包 含有一步驟··將該雙鑲嵌開口底部之介電分隔層去除，上 曝露出該導線結構之頂部。 26·如申晴專利範圍第μ項所述之雙錶後製程’另包

   0702-6200TWf ； 90P32 ： Cherry.ptd 第19頁 506072 六、申請專利範圍 含有一步驟：形成一導電層，以填滿該雙鑲嵌開口。 2 7.如申請專利範圍第26項所述之雙鑲嵌製程，另包 含有一步驟：於形成該導電層之前，於該雙鑲嵌開口之側 壁與底部形成一阻障層。

   0702-6200TWf ； 90P32 ； Cherry.ptd 第20頁