TW504692B - Method and architecture for DRAM defect management and status display - Google Patents
Method and architecture for DRAM defect management and status display Download PDFInfo
- Publication number
- TW504692B TW504692B TW90109590A TW90109590A TW504692B TW 504692 B TW504692 B TW 504692B TW 90109590 A TW90109590 A TW 90109590A TW 90109590 A TW90109590 A TW 90109590A TW 504692 B TW504692 B TW 504692B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory page
- page
- memory
- tested
- test
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
504692 五、發明說明(l) 本發明係有關一種動態隨機存取記憶體之缺陷修護及 狀態顯示之方法與架構,尤指一種將動態隨機存取記憶體 (DRAM)内不良且失效的記憶頁(mem〇ry page)重新對映 (redirect)至預定的備份記憶體,並顯示記憶體使用狀況 之各種訊息’使記憶體在有缺陷的情形下仍能順利運作之 設計。 技術背景說明: 按,過去25年,動態隨機存取記憶體(以下簡稱為 DRAM)儲存容量的需求已經增加了 106倍,這是由於一電晶 艘一電容器儲存格的導論、溝渠電容器及成疊電容器的縮 放比例及導論,以及電晶體的縮放比例各項技術之應用, 已經大幅縮小DRAM儲存格的大小,允許每一晶片擁有更高 的儲存格密度。但不幸的是,伴隨著密度的增加,前述最 小化特徵的製程費用(processing costs)也跟著急速上 升。另一個高密度DRAM的缺點係因當密度不斷增加,即使 是DRAM良品,使用時卻容易發生電子穿鑿現象,因而加速 其衰減率,且因此降低儲存其中的資料完整性,這是要求 維持資料高層次完整性的高階伺服器記憶體的主要致命 點。 就DRAM的穩定度而言,其產品生命週期(life CyCie) 如圖一所示之澡缸曲線(bathtub cUrve),概分為初期不 穩定期(infant mortailty)、穩定使用期(usefui Hfe) 及產品老化期(wearout)三個階段α在初期不穩定期中,
第5頁 504692 五、發明說明(2) 因DRAM經過在晶圓(wafer)切割、測試、封裝形成,在為 避免因製程所產生的缺陷(例如雜質沉積等),使⑽Μ無法 正常的存取’必須要經過各種不同的測試及修復(如雷射 或電容等),以期獲得可使用之良品,這些及不修可復』= 試與修復之費用佔生產成本極高之比率,而無法將成本壓 低取得更佳的競爭力。
經過前述步騍後所得到的良品,雖可正常的運作但仍 具極不穩定性,因此DRAM製造商通常會在初期不穩定期中 再進行老化測試(burn-in),利用高溫及高壓之環境,將 DRAM提早進入穩定使用期,使消費者所購買到的⑽龍均具 有良好的工作穩定度。使用者在使用一段時間後,因DRAM 本身的材料及工作環境所施予的電壓與溫度影饗下逐漸老 化進入產品老化期,在此階段中DRAM工作之不穩定度提 南’容易造成系統時常當機、執行不穩定,在現階段而 言’當使用者發現系統前述現象時,多採用換新的方式措 施,故DRAM遂結束其產品生命❹
但事實上,由於DRAM係切割成複數個記憶頁(page)之 基本儲存單位,即DRAM的老化現象係因記憶頁老化造成資 料無法正常存取所致,目前系統多採用錯誤修正碼 EcC(error correction code)來檢測資料存取錯誤並修正 之。錯誤修正碼.ECC基本上是偵測n bi t、修正m bi t資 料;m 〇舉例來說:匯流排為64位元的DRAJ| ,可以利用 8值元錯誤修正碼ECC,即每8位元資料錯誤修正碼ECC去偵 測錯誤並修正,但資料位元附加了 8個位元的錯誤修正
第6頁 504692 五、發明說明(3) 碼’但拉長了資料8位元長度將使記憶體成本增加1/8,因 此對廠商而言,為達到偵測、修正目的及成本考量,錯誤 修正碼ECC多採8位元長度較為適當,如此卻也因此限定了 錯誤修正碼ECC係2位元偵測(detection)、1位元修正 (correction),一旦單一位元錯誤轉變為雙位元錯誤,將 形成無法修復之硬體錯誤(hard error) ° 為防止單一位元錯誤轉變為雙位元錯誤,目前錯誤修 正’ECC對資料偵測時,系統正常運作將暫時停止並執行 一特殊程式,去檢驗資料是否存在錯誤,當發現單一位元 錯誤時立即予以修復,但發生單一位元錯誤即意味著該 DRAM運作不穩定,而使系統的執行呈現出不穩定狀態,且 發生錯誤之位址雖經修復卻難保下一次不會再發生,並可 能因不穩定而轉變為雙位元錯誤,導致DRAM無法運作而將 必須換裝❶由於錯誤修正碼ECC之運作完全是由硬體執 行’使用者完全無法得知DRAM之運作狀態,在此種情況 下’系統必須要時常關機、換裝再重新啟動,但在大多數 的工作環境中系統是不允許被關機,尤其是大企業的内部 網路伺服器,一旦關機勢必造成内部工作的停擺,增加停 工時間的成本花費及伺服器記憶體之維護費用c 緣此,本發明之主要目的即是提供一種動態隨機存取 記憶體之缺陷修護及狀態顯示之方法與架構,主要係透過 一監督程式定時啟動測試,在前述DRAM的三個週期中提供 即時的測試與記憶頁的修復,使DRAM製造商不需要再於# 期不穩定期作任何的測試即能出廠販售,以節省測試及修
第7頁 504692 五、發明說明(4) 復之成本費用,且dram在系統使用中不會因其中一個記憶 頁不正常工作而當機,能延長DRAM的產品使用週期,特別 是不能關機與發生差錯之伺服器系統能維持正常存取運 作’減少DRAM更換次數、系統之關機頻率及高度的資料完 整性者❹ 依據前述,本發明係於DRAM中預定複數個備份記憶頁 作為記憶頁測試時内存資料之暫存處,將被測試記憶頁内 存資料複製至此預定的備份記憶頁中,再建立一對應緩衝 表(TLB)用以指出被測試記憶頁與預定的備份記憶頁之相 對映位置,透過對應緩衝表,被測試的記憶頁重配置至預 定的備份記憶頁,同時監督程式亦暫時凍結(bl0Ck)被測 試頁之存取動作;當測試發現有缺陷之記憶頁,監督程式 將持續凍結該被測試記憶頁,且任何存取至該記憶頁的動 作均將依據對應缓衝表而改變至預定的備份記憶頁,使資 料的存取動作均被指定至備份記憶頁,而使DRAM不論有無 缺陷發生均能正常動作及高度的資料完整性c 本發明之另一目的即是透過CPU驅動一LCD,將諸如測 試頻率、完整報告、發現錯誤、記憶體利用總和及實際記 憶艎大小等訊息顯示出,使用者能隨時掌握及觀測DRAM之 使用狀態。 本發明之另▲一目的即是在資料複製至備份記憶頁時, 透過監督程式進行錯誤修正碼檢驗程序,若發生單一 位元或雙位元錯誤時,該檢驗程序將記錄該記憶頁是否為 不穩定或是不可修複,並日後加強檢驗以避免單一位元轉
第8頁 504692 五、發明說明(5) 變為雙位元錯誤。 以下將對本發明之結構設計與技術原理,作一詳細之 說明’並參閲附呈之圖式,將對本發明之特徵作更進一步 之瞭解: 如圖二所示,本發明可藉由硬體或是軟體技術手段實 現,該動態隨機存取記憶艎DRAM10架構包括有: 一監督程式20,係經常性地檢查儲存在DRAM内資料的 完整性; 一計時器30,係提供測試週期之頻率至監督程式; 一顯示元件40(於本實施例係採用LCD液晶顯示元件、 或是直接透過監視器顯示),用以顯示有關DRAM10的各項 訊息。 Φ 如圖三所示之流程步驟,在每一個週期開始後,監督 程式20將先預定一備份的記憶頁以作為被測試記憶頁〗丨資 料之暫存位址(因DRAM10係以記憶頁元單位循序儲存,因 此通常是DRAM10的最後一個記憶頁),將被測試記憶fll 内存資料複製(copy )至預定的備份記憶頁12中,並建立一 對應緩衝表(Table of Look-Aside Buffer, TLB)用以指 出被測試記憶頁11與預定的備份記憶頁12之相對映位置, 透過對應缓衝表,被測試的記憶頁11重配置(rel〇eate)至 備份記憶頁12 \所以不會影響系統原有的存取運作,同時 監督程式20亦暫時凍結(block)被測試記憶頁,開始進行 該記憶頁的測試。 在本實施例中,監督程式20係一頁一頁地逐頁檢查;
第9頁 504692 五、發明說明(6) 當沒有發現錯誤,該頁資料將自預定的備份記憶頁丨2回存 至被測試記憶頁11,並且重新開放其存取動作,及繼續下 一個記憶頁的測試。 而前述之記憶頁檢查,在本發明中可採用下述方式: 1. 不包含錯誤修正碼ECC(error correction code)檢 查方法:主要是透過正常的硬體測試(hardware test), 對記憶頁的寫入然後讀出之連續動作動作,去測試是否可 以正常的存取,倘若不行則表是該記憶頁發生錯誤。 2. 包含錯誤修正碼ECC檢查方法: 監督程式將資料複製至備份記憶頁時將同時進行錯誤修正 碼ECC檢驗程序,若發生單一位元錯誤時,該檢驗程序將 記錄該記憶頁是否為不穩定或是不可修複並加強檢驗;如 果再度發生則將凍結該發生錯誤之記憶頁,以避免單一位 元轉變為雙位元錯誤,且任何存取至該記憶頁的動作均將 依據對應緩衝表雨改變至預定的備份記憶頁,維持正常的 存取運作。 當發現DRAM10被測試記憶頁11内存在有缺陷(如前述 電子鑿穿等情況)、或發生錯誤時,監督程式2〇將持讀凍 結該被測試記憶頁11,且任何存取至該記憶頁1丨的動作均 將依據對應緩衝表而改變至預定的備份記憶頁12,因此原 來的備份記憶頁12將持續被佔用,為進行下一記憶頁的測 試,監督程式2 0必須再預定另一個備份記憶頁12以便下一 個被測試記憶頁暫存資料《同時騍動顯示元件4〇 (LCD)將 諸如測試頻率、完整報告、發現錯誤(如·· ECC錯誤次數、
第10頁 504692 五、發明說明(7) 可修復數、不可修復數)、記憶體利用總和及實際記憶體 大小等訊息顯示出,以使使用者即時掌握DRAM10的使用狀 況0 另外,顯示元件40(LCD)的顯示内容將保持原狀直到 下一個測試週期開始。 綜合上述可歸納下列步驟: a·預定一備份記憶頁12以作為被測試頁資料11之暫存 位址; b·每一個測試週期開始後,被測試記憶頁11内存資料 複製至前述之備份記憶頁12 ; c·建立一對應緩衝表用以指出被測試記憶頁丨丨與預定 的備份記憶頁1 2之相對映位置;並透過對應緩衝表將被測 試記憶頁11重配置至預定的備份記憶頁1 2,使存取動作改 變至被備份記憶頁; d.開始測試; e·若沒有發現錯誤,將備份記憶頁12内存資料回存至 被測試記憶頁11,並且重新開放其存取動作,及繼續下一 個記憶頁的測試;
f·若發現有錯誤,監督程式20將持續凍結該被測試記 憶頁11,且任何存取至該記憶頁的動作均將依據對應緩^ 表而改變至預定的備份記憶頁,以維持正常的存取運作; g·將測試結果或DRAM使用狀態透遢顯示元件顯示出。’ 是以綜上所述,本發明具有下列優勢: 1 · DRAM製造商在完成封裝後,不需要經過任何的測
第11頁 504692
試,而測試的過程完全在使用者的系統進行,一 e生 維持系統的正常運作,無需再做無謂的測 试、修復成本花費。 上2·在伺服器不能關機與發生差錯的前題下本發明的 =試與功能維持,能使DRAM的運作維持正常且透過LCD 顯:維護者能充份掌握卯0的運作狀態,將使停工時間成 本花費及伺服器記憶體維護費用降至最低。 3·錯誤修正碼ECC檢查時 到系統的執行效率 CPU仍正常運作,不會影響
綜上所述,本發明所提供之動態隨機存取記憶體之缺 陷修護及狀態顯示之方法與架構,透過監督程式即時對損 壞的記憶頁進行凍結及即時修補,同時透過顯示元件將 =AM之使用狀態顯示出,使使用者隨時掌握DRAM之使用狀 L ,不因錯誤而能維持正常存取及高度的資料完整性·,對 於傳統記憶體缺陷需更換整個記憶體模組之缺失提出有效 之解決辦法及對策,確實已符合專利之申請要件,懇請 鈞局詳加審查,並惠賜准予專利,以嘉惠民生利國利民, 實感德便。 唯以上所敘述之技術、圏說、程式或控制等方法,僅 ,係本發明較佳實施例之一而已;舉凡依本發明申請專利 t圍之技術所作t之均等變化或修飾或擷取部分功能之雷同 製作,皆應仍屬本發明專利權所涵蓋之範圍;當不能依 限定本發明實施之範圍c
504692 圖式簡單說明 圖式說明: 圖一係為DRAM之澡缸曲線圖; 圖二係為本發明之記憶體模組架構示意圖; 圖三係為本發明之運作步驟流程圖β 圖號說明:
10 DRAM 11被測試記憶頁 12備份記憶頁 20 監督程式 3 0計時器 40 顯示元件
第13頁
Claims (1)
- 刈4692一種動態隨機存取記憶體之功能維持及顯示方法,主要 =由一監督程式經常性地偵測動態隨機存取記憶體(dram) 之各個記憶頁内存資料完整性的運作狀態,並 復維持正常運作,包括有下列步驟: a•預定一備份的記憶頁以作為測試頁資料之暫存位址; 至 ^每一個測試週期開始後,被測試記憶頁内存資料複製 前述之備份記憶頁; c·建立一對應缓衝表用以指出被測試記憶頁與預定的備份 記憶頁之相對映位置;並透過對應緩衝表將被測試的記憶 頁重配置至預定的記憶頁,使存取動作改變至被備份記俾# 頁; " I若測試無誤,將備份記憶頁内存資料回存至被測試記憶 頁’並且重新開放其存取動作,及繼續下一個記憶頁的測 試; ^ e.若測試發現有錯誤,監督程式將持續凍結該被測試記憶 頁,且任何存取至該被測試記憶頁的動作均將依據對應緩 衝表而改變至預定的備份記憶頁; f ·顯示元件顯示測試結果❹2·如申請專利範圍第1項所逑之動態隨機存取記憶體之功 能維持及顯示方法,其中該監督輕式測試記憶頁係一頁監 督程式係一頁一.頁地逐頁檢查β 3·如申請專利範圍第1項所述之動態隨機存取記憶體之功 能維持及顯示方法,其中該監督程式之測試週期係由一計 時器所供應。 Ι^ΒΠΒΒ 第14頁 504692 六、申請專利範圍 4·如申請專利範圍第1項所述之動態隨機存取記憶體之功 能維持及顯示方法,其中顯示元件係為液晶顯示元件 (LCD)、監視器等。 5·如申請專利範圍第1項所述之動態隨機存取記憶體之功 能維持及顯示方法,其中該步驟f顯示之結果包括:測試 頻率、完整報告、發現錯誤、記憶體利用總和及實際記憶 體大小等訊息,以使使用者即時掌握DRAM的使用狀況《L如申請專利範圍第1項所述之動態隨機存取記憶體之功 能維持及顯示方法,其中該顯示元件之顯示内容係保持原 狀直到下一個測試週期開始。 7.如申請專利範圍第1項所述之動態隨機存取記憶體之功 能維持及顯示方法,其中該步驟e中被測試記憶頁係被持 1佔用’下一個記憶頁測試時,監督程式再預定另一個備 份的記憶頁以便被測試記憶頁繼續暫存資料,同時對應緩 衝表並記錄發現缺陷之記憶頁,及下一個被測試記憶頁與 預定記憶頁之對映關係β8·如申請專利範圍第1項所述之動態隨機存取記憶體之功 能維持及顯示方法,其中該記憶頁檢查更包括有不包含錯 誤修JE碼檢查方法,係透過正常的硬體測試,對記憶頁的 寫入然後讀出之連續動作動作,去測試是否可以正常的存 取,倘若不行則.表是該記憶頁發生錯誤。 9.如申請專利範圍第丨項所述之動態隨機存取記憶體之功 能維持及顯示方法,其中該記憶頁檢查更包括有包含錯誤 修正碼檢查方法係於前述監督程式將資料複製至備份記憶第15頁 504692 六、申請專利範面 頁時同時進行,若發生單一位元錯誤時,將記錄該記億頁 為不穩定並予以修復及加強檢驗;若相同的錯誤再發 錯誤;若錯誤消失避免單一位元轉變為雙位元 〜執行第1項所述之步驟d。第16頁
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW90109590A TW504692B (en) | 2001-04-20 | 2001-04-20 | Method and architecture for DRAM defect management and status display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW90109590A TW504692B (en) | 2001-04-20 | 2001-04-20 | Method and architecture for DRAM defect management and status display |
Publications (1)
Publication Number | Publication Date |
---|---|
TW504692B true TW504692B (en) | 2002-10-01 |
Family
ID=27607850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW90109590A TW504692B (en) | 2001-04-20 | 2001-04-20 | Method and architecture for DRAM defect management and status display |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW504692B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI492052B (zh) * | 2012-06-18 | 2015-07-11 | Silicon Motion Inc | 存取快閃記憶體的方法以及相關的記憶裝置 |
US9384125B2 (en) | 2012-06-18 | 2016-07-05 | Silicon Motion Inc. | Method for accessing flash memory having pages used for data backup and associated memory device |
TWI631569B (zh) * | 2015-12-15 | 2018-08-01 | 美商高通公司 | 用於解決動態隨機存取記憶體缺陷之系統,方法及電腦程式 |
CN115762617A (zh) * | 2022-11-30 | 2023-03-07 | 深圳市章江科技有限公司 | 一种基于神经网络模型的dram储存器性能预测方法和系统 |
-
2001
- 2001-04-20 TW TW90109590A patent/TW504692B/zh not_active IP Right Cessation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI492052B (zh) * | 2012-06-18 | 2015-07-11 | Silicon Motion Inc | 存取快閃記憶體的方法以及相關的記憶裝置 |
US9384125B2 (en) | 2012-06-18 | 2016-07-05 | Silicon Motion Inc. | Method for accessing flash memory having pages used for data backup and associated memory device |
TWI631569B (zh) * | 2015-12-15 | 2018-08-01 | 美商高通公司 | 用於解決動態隨機存取記憶體缺陷之系統,方法及電腦程式 |
CN115762617A (zh) * | 2022-11-30 | 2023-03-07 | 深圳市章江科技有限公司 | 一种基于神经网络模型的dram储存器性能预测方法和系统 |
CN115762617B (zh) * | 2022-11-30 | 2024-06-04 | 深圳市章江科技有限公司 | 一种基于神经网络模型的dram储存器性能预测方法和系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030041295A1 (en) | Method of defects recovery and status display of dram | |
CN109285583B (zh) | Nand闪存固态硬盘空间环境效应测试系统及试验方法 | |
TWI421875B (zh) | 記憶體故障預測系統和方法 | |
US7478285B2 (en) | Generation and use of system level defect tables for main memory | |
US7428687B2 (en) | Memory controller method and system compensating for memory cell data losses | |
KR100337218B1 (ko) | 스크루빙 및 스페어링을 향상시킨 컴퓨터 램 메모리 시스템 | |
US7401270B2 (en) | Repair of semiconductor memory device via external command | |
US11682468B2 (en) | Method and system for replacement of memory cells | |
TWI272490B (en) | Data storage system and managing method thereof | |
Spica et al. | Do we need anything more than single bit error correction (ECC)? | |
CN110990187B (zh) | 一种内存巡检方法及系统 | |
US11809295B2 (en) | Node mode adjustment method for when storage cluster BBU fails and related component | |
WO2021179213A1 (zh) | 修复存储芯片的方法和装置 | |
TW504692B (en) | Method and architecture for DRAM defect management and status display | |
KR100825068B1 (ko) | 램 테스트 및 고장처리 시스템 | |
JP2003187591A5 (zh) | ||
CN110729018B (zh) | 基于识别动态故障模式的存储器诊断数据压缩方法 | |
JP2005196680A (ja) | コンピュータシステム | |
CN113608911A (zh) | 面向SoC中ScratchPad存储器的自愈方法 | |
CN1329337A (zh) | 动态随机存取内存的缺陷修护及状态显示的方法 | |
CN1472651A (zh) | 内存模块测试修补方法及装置 | |
JPH09305327A (ja) | ディスク装置 | |
WO2023116212A1 (zh) | 一种存储器及存储器修复方法 | |
WO2024093299A1 (zh) | 一种存储器故障修复方法及装置 | |
JPS63164100A (ja) | 半導体集積回路メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |