五、發明說明（ 本I明係關於切換結 搬移應用中切換資料。 發明背景 構’用於在電腦網路及其 它的 資料 橫閃屬於-種切換結構的形 η 切換資料，其可以視爲 後數個裝置〈間 ,,2. 人換斋’具有複數個垂直路庐 由切換元件互相連接到禎查 k ’ 般
夠万to复數個水平路徑，使得切換元件 夠互相連接任何一個垂亩敗A 路徑與任何一個水平路徑。—# 而5 ’這種橫閂係以顧客化 之。 的狩疋應用積體電路（ASIC)肩 發明總結 根據本發明的角度，—切換結構包含 具有複數個輸入及輸出，及一分散式的交換器配置:= 万力：連串的位元組片段匯流排提供-無阻隔的切換結構能 根據本發明的另一角度，一種用於耦合網路裝置到一網 路處理态的交換器，其包含複數個虛擬佇列，及輸入區段 邏輯’ _合於至少一個匯流排，該輸入區段邏輯用於決定 虛挺佇列輸入貧料要送到何處，而輸出區段邏輯用於選擇 那個虛擬仵列應連接到一輸出埠。 根據本發明的另一角度，一切換結構包含一第一組複數 個貝料又換器’每一個皆具有複數個輸入埠及複數個輸出 埠’複數個交換器能夠切換其任何一個輸入埠到其任何一 個知出埠’而複數個資料交換器具有輸入端，其耦合於複 數個輸入匯流排，所以第一個輸入匯流排的第一個位元組
本紙張尺度翻^標準(CNS)A4規格⑽x 297公釐} 502518 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（2 ) ’係I馬合於複數個又換器的第—個$拖哭 昨 口人換。0 ’而弟一個輸入 匯流排的一後續的位元組，係赵入认、自叙， 你稱合於複數個交換器的後續 一個交換器。 -個或多個下述的優點可由本發明―個角度或多個角度 所提供。 一種高效率，規模可縮放的切換結構係用於縮放一多埠 式的旋轉交換器。旋轉交換器使用虛擬佇列，提供了旋轉 交換器控制器（RSC)完整的橫閃功能，所以其任何的輸入作 列皆可耦合於其任何的輸出佇列，而不會有阻隔。rsc允 許動態的額外通訊埠的架構。Rsc爲一模組化的觀念，允 許一交換器由32個埠成長到64個埠再成長到128個埠，或使 用一被動主平面。 圖式簡單説明 圖1所7F爲一網路系統包含一旋轉交換器的方塊圖； 圖2所示爲一旋轉父換器的實施方塊圖； 圖3所示爲旋轉交換器的方塊圖·， 圖4A所示爲一旋轉交換器耦合於一位元組片段架構的 方塊圖； 圖4 B所示爲兩旋轉文換器_合於一位元組片段架構的方 塊圖； 圖5 A所示爲圖4 A的一單一旋轉交換器的位元組對應的 圖表； 圖5B所示爲圖4B的裝置之位元組對應的圖表； 圖6所示爲用於旋轉交換器判定的結構之方塊圖。 5- 本紙張尺度適用申國國家標準（CNS)A4規格（210 X 297公董 (請先閱讀背面之注意事項再填寫本頁) -裝----------訂---------線ί ；891 502518 117608號專利申請案 明書修正頁(91年5月） Α7 Β7 説明 (2a ) 元件符號說明 10 網路化系統 12 旋轉交換器 13 網路裝置 14 網路處理器 14a-14b 旋轉交換器 18 虛擬輸入佇列 20 輸出區段 22 裁決器 24 切換結構 30 背平面 30a-30i 匯流排 40a-40h 輸入區段邏輯裝置 42a-42p 虛擬仵列邏輯裝置 44a-44h 輸出區段邏輯裝置 46 輸入預備邏輯 47〇-47127 多工器 48 輸出預備邏輯 50 輸出區段裁決邏輯 50a-50h 輸出區段裁決邏輯 60〇-60j27 輸出埠對應佇列 62a-62h 多工器 — 70 分時多工匯流排 -5a - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 502518 çà 年 9117608號專利申請案 私明書修正頁(91年5月） A7 B7 五、發明説明（ 詳細說明 請參考圖1，一網路化系統1 〇包含一旋轉交換器12，其以 無阻隔方式由輸入埠轉換資料到輸出埠。例如，交換器可 用於傳送複數個網路處理器14的封包資料到網路裝置13， 兩者輕合而分離32位元FIFO匯流排。旋轉交換器12包含一 資料路徑，其是片段的，或被區隔在一 8位元（即位元組）的 基礎下’而允許系統1 〇由例如一 2 x2 FIFO匯流排系統擴充 到一 8 X 8 FIFO匯流排系統，如下所述。旋轉交換器丨2包含 複數個8位元寬的虛擬輸入佇列（virtual input Queues， nVIQ") 18，並分散到輸入區段，而每個8位元寬的輸入區 段係共耦合至16個VIQ，s 18。旋轉交換器裝置12也包含複 數個輸出區段20。 旋轉交換器12也包含一切換結構網路24 ,其與虛擬輸入 佇列及輸出區段邏輯20結合，能夠將位元組形式的資料由 複數個輸入虛擬佇列1 8中的任一個，移動到一輸出1?]51；§位 元組，而不會限制任何其它的輸入區段存取到任何的輸入 虛擬仵列1 8。資料交換係由一裁決器22控制。 RSC 的内部結構24提供完整的輸入到輸出的連接，也 就是可完整地將所有任何的輸入連接到所有任何的輸出。 在:範例性的旋轉交換器12中，有128的8位元寬的虛擬輸 入仔列（VIQ ) ’分散在8個區段，例如每個區段Μ個να、 ，而有8個輸出區段，因此可提祺一裝置12，具有i28輸入 埠連接到12 8個輸出埠中的任何一個。此結構是一獨立的佇 列結構，而不需要對稱的交換。此交換為散配置的處 -6 - 本紙張尺度適财目目家標準(CNS) aS^0X297公釐) ^^^7608號專利申請案 尊忘兑明 書修正頁(91年5月） A7 B7 4 理器14及RSC結構24之間的分散式功能。rsc裁決器22提供 口理的圓形循環服務，用以接收封包。處理器14可以藉 由簡單的循環或是加權的合理佇列來傳送封包到RSC 12。 輸出埠切換是依據一拉式的裁決架構。 請參考圖2，所示為圖1的系統1〇實施。其中所示的旋轉 式叉換裝置12係耦合於一對的網路處理器14。網路處理器 較佳地是為一平行式的多線程處理器。這樣的處理器的例 子’可見於美國專利申請，名為”平行處理器結構,，，係授 權給本發明的受讓人在此引用做為參考。每一個處理器14 皆與資料供應裝置13通訊，例如此處的媒體存取控制器 (Media Access Controllers，MAC’S),係輪合於網路30的物 理層。 系統10也包含一被動式背平面3 〇。被動背平面3 〇利用三 相式的操縱邏輯而使系統1 〇的動態重組能夠依據所支援的 連接埠數目。此系統10為一位元組片段配置。如此的位元 組片段配置，當加入新的連接埠時，所有的埠皆停止傳送 到RSC裝置12。根據緩衝及操縱初始化時間，輸入埠可以 暫停也可以不暫停。被動式背平面包含9個主匯流排3〇a-30i 。第一個匯流排30a為一電腦匯流排，如一個人電腦内連接 匯流排（PCI)。當此為橋接式匯流排時，因此嚴格來說，背 平面並不是被動的，此橋接及微處理器單元通常與像是PCI 的匯流排相關’而可提供一子卡_來維持一被動背平面30。 在背平面上的其它8個匯流排係用於連接RSC葉片Blade_0 到Blade—4。一 RSC葉片為RSC裝置12，網路處理器14及網 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
502518 — _ 24#aB|7608號專利申請案 書修正頁(91年5月) 兑明（6 ) 請參考圖3，RSC 12包含輸入區段邏輯裝置（ISL) 40a-40h ，其處理輸入的FBUS資料，並分散此輸入資料到虛擬佇列 邏輯（VQL)裝置42a-42p中的適當的虛擬輸入佇列。RSC 12 也包含輸出區段邏輯裝置（〇SL) 44a-44h。此OSL裝置44拉 升來自VQL邏輯裝置42的資料，並傳送此資料到FBUS的輸 出側’用以分散到適當的MAC裝置1 3。輸入虛擬佇列42a 到42P，其透過一系列的多工器47〇到47i27而耦合到輸出區 段邏輯44。每個多工器即47〇到47127係耦合至每個虛擬輸入 佇列42到其列中，（例如多工器47〇的VIq 42〇-42ιΐ2)。該多 工器在每一行中有16個，多工器470到47127的輸出對每一行 叩a ’ （如多工益470-47ΐ5對行〇)，傳送給相對應的輸出 多工器490到497，其係耦合於輸出區段邏輯44a-44h。 RSC 12也包含輸入預備邏輯46，其在虛擬仵列邏輯 (VQL)裝置42a-42p中取樣虛擬輸入佇列，並回報虛擬輸入 仵列的狀態給所對映的輸入區段，所以用於提供資料的裝 置14(圖1)可以追蹤緩衝器的充滿度。rsC 12也包含輸出預 備邏輯48。輸出預備邏輯（〇rl) 48係類似於輸入預備邏輯 。但是，ORL 48取樣網路裝置13，例如MAC傳送預備位元 來決定如果網路裝置13已預備好接收更多所傳送的資料。 RSC 12也包含輸出區段裁決邏輯50。輸出區段裁決邏輯5〇 係在圖6中說明，其用於決定在一適當的時槽中，是那一個 虛擬輸入佇列須提供資料給其輸出區段。一較佳的方式具 有輸出區段裁決邏輯50，其使用了一循環時間多工的裁決 演算法。 -9 - A7 B7 五、發明說明（7 ) 輸入區段邏輯（ISL) 40與網路處理器14構成界面，並決定 傳运進來的mpkt (64位元組裝載量）要傳送給那一個虛擬佇 列。RSC 12具有複數個虛擬仔列。在一範例中，有16個虛 擬仔列可供每個輸入區段導引傳送進來的mpkts。rSC 係配置成區段，如8個輸入區段。如果緊需要較少的輸入區 段，（即RSC 1 2被設定成使用較少的埠），然後就結合邏輯 上連績的輸入區段來形成一 32位元資料路徑（32埠），或者 是一 16位元資料路徑（64埠）。 ISL 40使用頻帶中資訊來控制虛擬佇列負載及連接埠的 裁決。頻帶中資訊係用於使接腳成本最小化，否則即與明 確的頻帶外控制有關。此頻帶中資訊包含一目標輸出埠（8 位元），一中止位元，一，，依此傳送，，控制位元，一位元組致 能控制單元，一CSR致能，及一虛擬佇列識別器（4位元）。 但是，每個循環中頻帶中資料僅有8位元可用，但需要16 位元，故必須有2個頻帶中的循環。在64或32埠模式下的最 佳化，1 6位το /32位元的頻帶中資訊係可能的，因此僅需要 有一個頻帶中資訊循環。 輸入到橫閂的資料包含兩個32位元頭段字元，其含有控 制資訊，接著包含最多8個32位元字元的封包資料。32位= 輸入芋兀係連接到4個輸入區段。此頭段係對每個輸入區段 區分爲2位元組控制，並對於要傳送的最後的32位元字元7 指足要載入的VIQ，輸出目標，位元組數目，封包結束， 及位兀組致能。4個所指定的輸出區段接收了在一，，未決f，的 輸出FIFO中所要載入的新封包的VIQ位址。所有要送到相 ___ -10 - 本紙張尺度刺f _ _準（CNS)A4規格Tii X 297公着)' (請先閱讀背面之注咅？. Φ _事項再 I ---------------I ί 填寫本頁} 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 -----—-— B7__ 五、發明說明（8 ) 同輸出埠的封包皆載入到一類似的n未決，，的FIFO，因此所 有的4個輸出位元組區段開始在相同的循環中傳送資料到 輸出FIFO匯’見排。來自4個輸出區段的位元組資料係結合來 形成32位元輸出FIF〇匯流排。 每個RSC的兩組輸出區段係被致能，而來驅動控制信號 (封包開始，封包結束，依此傳送，傳送錯誤等），其中所 有的區段皆驅動位元組致能信號。輸出控制邏輯對於所有 的輸出目標皆取樣此預備信號。所有的輸出區段在一鎖定 步驟中更新其預備位元狀態，所有輸入FIF〇匯流排的4個片 4又位疋•組能夠同時被切換。 這些輸入到輸入區段邏輯42包含了 FBUS資料匯流排 (7:0)，及控制信號，TxSel，EOP 及 NewQHdr。FBUS資料 位元係如上述，TxSel位元則用於使FBUy#料位元成爲有 效，而EOP則用於明確地指出封包的結束。NewQHdr位元 則指示ISL 420有新一組的虛擬佇列資訊將要送到。一種最 佳化的方式是，如果EOP及NewQHdr是確立的，其僅需要 一單一預決循環來指定一目標虛擬佇列。在此情況中的指 4 ’該筆傳送並非一新的封包，而是來自一現有傳送中封 包的持續性資料。因此需要一頻帶中E0P。 輸入預備邏輯（IRL) 46取樣在虛擬佇列邏輯42a-42p中的 1 6個虛擬佇列的狀態，並關聯於每一個輸入區段。如果一 虛擬輸入佇列VIQ具有可用的空間，則iRL將透過VIQ傳送 預備位元來回報給一請求的網路處理器14(圖”。網路處理 咨14能夠利用此資Λ來排定傳送到虛擬仵列的時間。 -11 - 本紙張尺度適用中國國家標準（CNS)A4規袼（21〇 X 297公釐）
(請先閱讀背面之注意事項再填寫本頁} 裝 0 I n tmf I ϋ 訂---------線康 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（9 有；^TIQ係與一特定的輸出相_，當在虛擬仵列中 ^呆持-有效的資料。虛擬㈣可以具有—適當的儲存深 ，，例如i 4個仵列有4 mpkts，兩個作列則有8卿^，並中 2喻爲64位元组。共有16個虛擬件列關聯到每個輸入/ 輸出區段。 也有可能有其它的配置。每個VIQ具有一輸入指標及一 ^幻曰標。此輸人指標係用於輸人區段邏輯4()(肌）來推入 =料到VIQ，當輸人區段邏輯使用輸出指標來從viQf，拉出” 資料^於分散*此傳送的叩仍。在-種實施例中，VIQ 係爲單一埠的隨機存取記憶體裝置。因爲對於完整的橫閂 運作下，可以需要一同步的讀取及寫入，VIQ循環兩次的 時間與輸入蜞充速率一樣快。舉例而言，如果輸入填充速 率係來自輸入區段FBUSES的66-80 MHz，輸出排出速率則 爲一退耦的66_80MHzFBUS排出速率，然後VIQ將以 133-166 MHz運作，其會比輸入或輸出的FBUS速率快上兩 倍。另外，佇列也可以使用寬度2位元組的方式構成，並在 另外的循環中存取。 爲了使旋轉交換器12的效率最佳化，切換結構的運作速 率必須是輸出FBUS排出速率的兩倍。一種達成的方式是使 VIQ的循環速率加倍，另一種方式是使VIQ具備兩倍的寬度 。因此’如果VIQ的輸入區段是8位元寬度，VA則用緩衝方 式來形成1 6位元的寫入資料。讀取動作即取用16位元的讀 取貧料，並提供給在133-160 MHz下8位元寬的切換結構。 輸出區段邏輯（OSL) 44係爲一時槽的填充器。輸出區段 ^wl« ^----r---t-------- (請先閱讀背面之注意事項再填寫本頁) - 12- 502518 經濟部智慧財產局員工消費合作社印製 A7 -----— B7 五、發明說明（1〇 ) 邏輯44使用輸出區段裁決5〇結果來選擇那一個新的虛擬作 列應该被”連接”到一輸出埠。〇 s L檢視傳送預備位元，並係 由輸出預備位元邏輯(ORL) 48所收集來決定是否輸出埠已 率備好接收-新的mpkt (64位元組）。輸出區段邏輯由輸出 排出速率來退㈣Q„邏輯，藉由在每個輸出區段（16 * 64B * 8=8KB)的—16响仲列。此退輕允許橫閃以更高 的頻率運作。OSL44包含—16個人口的時㈣列。每個W 到輸出埠皆有一明確的時槽入口。如果一 viq無法使用時 ，其時槽則可被壓縮。在填充爲”等待狀態”時，最多可有n 個時槽被壓縮（最有可能是n = 2)，而直到所略過的viq成爲 可用的。 輸出預備邏輯（ORL) 48會詢問目標網路裝置16(圖丨）的 傳送預備位元。傳送預備位元係爲輸出區段邏輯44 (〇sl) 中的RSC 12所用，做爲由RSC 12傳送資料到適當的輸出區 段FBUS 31。〇RL 48爲一預備匯流排的主控者，其會循環 過所有連接的MAC來取用傳送預備位元。〇rl 48組合所有 的傳送預備位元，並提供它們給其個別的輸出區段。〇SL 48 使用現些位元來決定是否佇列的尾端要以該輸出埠的mpkt 填入’如此可以避免佇列阻隔的頭段。 輸出區段裁決（OSA) 50係用於將一虛擬仔列42 (VIQ)連 結到一輸出埠。RSC 1 2使用一分散的橫閂選擇方式。網路 處理器14執行加權的適當佇列，並提供上層的元件，用於 傳送到RSC 12。RSC 12依次使用一適當的服務演算法及一 無阻隔方式，所以可以保持效率。 -13- 本紙張尺度朗+關家標準（CNS)A4規格（210 X 297公釐） ----------Μ,----------------— (請先閲讀背面之注意事項再填寫本頁) 502518 A7 B7 五、發明說明（11 ) 切換配署 清參考圖4A，-旋轉交換器…係_ 匯流排切換結構。益絲 > 祕叩Ί/1 β 万疋备父換备14a係由匯流排Β〇_Β1來傳送 ，每個皆爲32位亓> y、- 4 ^ 兀〈位兀組片段匯流排。旋轉交換器14a _合於輸出匯流排，如FBUSJ)，FBUS i。在輸 入=’每個匯____4個位元組皆依純合到旋轉交 換备14a ’而在輸出側，每個旋轉交換器的前4個輸出區段 則提供FBUS—0的位开細，丁以面认山「 、一 - 凡、、且下4個輛出區段則提供FBUS—1的 位兀組。此配置的對應關係示於圖5A。依此方法，提供了 一:位元組片段架構，此位元組片段架構是無阻隔。也就是 、:彳何的知入埠皆可以連接到任何的輸出埠，而不會阻 任何其&的釦入埠與其它任何的輸出埠相連接。在任何 一個循環中，所有的輸人埠皆可_合資料到所有的輸入蜂 中的不同埠。 請參考圖4B，一對旋轉交換器丨“，141)係耦合來提供一 4x4 FIFO匯流排切換結構。旋轉交換器14&，^^^具有輸入 區段耦合於匯流排B0-B3,每個匯流排皆爲32位元之位元組 片段匯流排。旋轉交換器14a，！外的輸出區段皆耦合於輸 出匯流排，如FBUS一〇到FBUS —3。在輸入侧，每個匯流排 B0-B3的前兩個位元組係耦合於第一旋轉交換器14&的輸入 區段，然後，每個匯流排的最後兩個位元組則耦合於第二 万疋轉父換器14b的輸入區段。在輸出侧，每個旋轉交換哭的 ，兩個輸出區段提供FBUS —0的位元組，次兩個輸出區二則 k供FBUS—1的位元組，並依此類推。此配置的對應關係示 14- 本紙張尺度適用中關家標準（CNS)A4規格( x 297公餐- 502518 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（12 ) 於圖5B。依此方式，係提供—位元組片段架構。此位元组 片段架構爲一 4x4架構，並爲無阻隔，也就是説，任=輸入 埠可以連接到任何輸出埠，而不會阻隔任何其它的輸入埠 連接到其它任何輸出埠。在任何一個循環中，所有的輸入 埠皆可耦合資料到所有的輸出埠中的不同埠。 ] 由此，旋轉交換器可以耦合來提供較大的切換結構。* 個交換器（其對映關係在後説明），可以耦合成8，其中4個 位元組匯流排能夠耗合到4個交換器，每個匯流排的第一個 位元組耦合到第一個交換器，每個匯流排的第二個位元組 則耦合到第二個交換器，每個匯流排的第三個位元組則耦 合到第三個交換器，每個匯流排的第四個位元組則耦合到 第四個交換器。再者，對於較大的旋轉交換器，也就是能 夠與較大的匯流排構成界面，例如8位元組匯流排，甚至更 大的架構也可用類似的方式達到。在輸出側，亦提供了一 類似的連接配置。 此切換結構是可縮放的，也就是可容易地由一2χ2 fif〇 匯流排結構（32埠對32埠）擴充到一 8x8 FIF〇匯流排結構 (128埠對128琿），而不需要加入額外的交換器架構階層。 也就是説，擴充是在交換器的單一階層中，因此可降低延 遲及複雜度。 請參考圖5A，一 2x2 FIFO匯流排切換結構的對應關係需 要一 RSC 12，其位元組輸出的對應關係如下： 1.輸出區段〇 -位元組〇(位元（31:24))輸出FIF〇匯流排〇 2·輸出區段1 -位元組1(位元(23:16))輸出|7117〇匯流排〇 —-------i^wi I ------------------- (請先閱讀背面之注意事項再填寫本頁) 15- 502518 A7 __B7_ 五、發明說明（13 ) 3. 輸出區段2-位元組2(位元（15:08))輸出FIFO匯流排0 (請先閱讀背面之注意事項再填寫本頁) 4. 輸出區段3 -位元組3(位元（07:00))輸出FIFO匯流排0 5. 輸出區段4 —位元組0(位元（3 1:24))輸出FIFO匯流排1 6. 輸出區段5 -位元組1 (位元（23:16))輸出FIFO匯流排1 7. 輸出區段6-位元組2(位元（15:08))輸出FIFO匯流排1 8. 輸出區段7 -位元組3(位元（07:00))輸出FIFO匯流排1 以及輸入區段對應如下： 1 · 輸入區段0 -位元組〇(位元（31:24))輸入FIFO匯流排0 2. 輸入區段1 -位元組1(位元（23:16))輸入FIFO匯流排0 3. 輸入區段2 -位元組2(位元（15:08))輸入HFO匯流排0 4. 輸入區段3-位元組3(位元（07:00))輸入FIFO匯流排0 5. 輸入區段4 -位元組0(位元（31:24))輸入FIFO匯流排1 6. 輸入區段5 -位元組1 (位元(23:16))輸入FIFO匯流排1 7· 輸入區段6 -位元組2(位元（15:08))輸入FIFO匯流排1 8.輸入區段7 -位元組3(位元（07:00))輸入FIFO匯流排1 經濟部智慧財產局員工消費合作社印製 其中FBUSXY對應於FBUS ”丫/’的位元組’’X”，由此，輸出區 段0，1，2，3同步地連接到對應的虛擬佇列，可分別在輸 入區段0，1，2，3或4，5，6，7。 請參考圖5B，爲了擴充到4x4 FIFO匯流排切換結構，需 要兩個RSC裝置14。圖5B顯示輸出對應關係，輸出對應的 是， 1. RSC_0輸出區段0 -位元組0(位元（31:24))輸出FIFO匯流排0 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 502518 A7 B7___ 五、發明說明（14 ) 2. RSC_0輸出區段1 -位元組1 (位元（23:16))輸出FIFO匯流排0 3. RSC_0輸出區段2 —位元組0(位元（31:24))輸出FIFO匯流排1 4. RSC_0輸出區段3 -位元組1(位元（23:16))輸出FIFO匯流排1 5. RSC_0輸出區段4-位元組0(位元（31:24))輸出FIFO匯流排2 6. RSC_0輸出區段5 -位元組1 (位元（23:16))輸出FIFO匯流排2 7. RSC_0輸出區段6 -位元組0(位元（31:24))輸出FIFO匯流排3 8. RSC_0輸出區段7-位元組1(位元(23:16))輸出FIFO匯流排3 9. RSC_1輸出區段0-位元組2(位元（15:08))輸出卩吓0匯流排0 10. RSC_1輸出區段1 -位元組3(位元（07:00))輸出FIFO匯流排0 11. RSC_1輸出區段2-位元組2(位元（15:08))輸出FIFO匯流排1 12. RSC_1輸出區段3-位元組3(位元（07:00))輸出FIFO匯流排1 13. RSC_1輸出區段4 -位元組2(位元（15:08))輸出FIFO匯流排2 14. RSC_1輸出區段5 —位元組3(位元（07:00))輸出FIFO匯流排2 15. RSC_1輸出區段6-位元組2(位元（15:08))輸出FIFO匯流排3 16. RSC_1輸出區段7 -位元組3(位元（07:00))輸出FIFO匯流排3 輸入可以類似的方式做對應（未示於圖5 B)。輸入區段係 對應成： 1. RSC_0輸入區段0 -位元組〇(位元（31:24))輸入FIFO匯流排0 2. RSC_0輸入區段1 -位元組1(位元（23:16))輸入FIFO匯流排0 3. RSC_0輸入區段2 -位元組0(位元（31:24))輸入FIFO匯流排1 4. RSC_0輸入區段3 -位元組1 (位元（23:16))輸入FIFO匯流排1 5. RSC_0輸入區段4-位元組0(位元（31:24))輸入FIFO匯流排2 6. RSC_0輸入區段5 —位元組1(位元（23:16))輸入FIFO匯流排2 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I---------Α_νΊ I ^----------訂 ---------線 (請先閱讀背面之注咅？事項再填寫本頁) 502518 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（15 ) :S'":入區段6 —位元組〇(位元(31:24))輸入FIF〇匯流排3 w入區裂7 —位兀組1(位兀（23:16))輸入FIFO匯流排3 一幸2入區叙〇 —位元組2(位元（丨5:〇8》輸入FIFO匯流排〇 —輛入區叙丨—位元組3(位元(〇7:〇〇))輸入贝匯流排〇 —=入區段2 —位元組2(位元（15:〇8》輸入FIFO匯流排工 一1輛入區段3 —位元組3(位元（〇7:〇〇))輸入fif〇匯流排玉 13 · RSC— 1 ^入區段4 —位元組2(位元（丨5训))輸入卩㈣匯流排2 14· RSC—1幸則入區段5 _位元組3(位元(〇7:〇〇))輸入叩〇匯流排2 15· RSC—1知入區段6 —位元組2(位元（15:❾8))輸入刚〇匯流排3 16. RSC—1輸入區段7_位元組3(位元（〇7:〇〇))輸入fif〇匯流排3 在圖5B中，FBUSxY對應於FBUS ”Υ·”的位元組”χ”，因此 輸出區段（RSC—0 〇，1/ RSC—i 01)，（Rsc 〇 2 3/ RSC i 23) ，（RSC—0 4,5/ RSCJ 4,5)，（RSC一0 6,7/ RSC —1 6,7)分別代 表了輸出FIF 0匯流排〇，1，2及3，同步連接到v IL 4 2中對 應的虛擬輸入佇列，用於輸入FIFO匯流排〇,丨，2及3的輸入 區段。 由此，一 8x8 FIFO匯流排橫閂需要4個RSC晶片，其輸出 對應如下： 1· RSC_0輸出區段〇 -位元組〇(位元（31:24))輸出卩1卩〇匯流排0 2. RSC_0輸出區段1 -位元組〇(位元（31:24))輸出FIFO匯流排1 3· RSCJ)輸出區段2-位元組0(位元（31:24))輸出FIFO匯流排2 4. RSC_0輸出區段3 -位元組0(位元（31:24))輸出FIFO匯流排3 5· RSC_0輸出區段4-位元組0(位元（31:24))輸出FIFO匯流排4 -18- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ί丨丨丨 I -1^^- - 丨丨丨丨丨訂-111-I - (請先閱讀背面之注意事項再填寫本頁) 502518 A7 _ B7_ 五、發明說明（16) 6. RSC_0輸出區段5 -位元組0(位元（31:24))輸出FIFO匯流排5 (請先閱讀背面之注意事項再填寫本頁) 7. RSC_0輸出區段6 —位元組0(位元（31:24))輸出FIFO匯流排6 8. RSC_0輸出區段7 —位元組0(位元（31:24))輸出FIFO匯流排7 9. RSC_1輸出區段0-位元組1(位元(23:16))輸出卩1戸〇匯流排0 10. RSC_1輸出區段1 —位元組1(位元(23:16))輸出卩1卩0匯流排1 11. RSC_1輸出區段2 —位元組1(位元(23:16))輸出FIFO匯流排2 12. RSC_ 1輸出區段3 —位元組1 (位元（23:16))輸出FIFO匯流排3 13. RSC_1輸出區段4 —位元組1(位元(23:16))輸出FIFO匯流排4 14. RSC_1輸出區段5-位元組1(位元(23:16))輸出FIFO匯流排5 15. RSC_1輸出區段6-位元組1(位元（23·· 16))輸出FIFO匯流排6 16. RSC_ 1輸出區段7 -位元組1 (位元（23:16))輸出FIFO匯流排7 17. RSC_2輸出區段0 —位元組2(位元（15:08))輸出FIFO匯流排0 18. RSC_2輸出區段1 -位元組2(位元（15:08))輸出FIFO匯流排1 19. RSC_2輸出區段2-位元組2(位元（15:08))輸出FIFO匯流排2 20. RSC_2輸出區段3 -位元組2(位元（15:08))輸出FIFO匯流排3 21. RSC_2輸出區段4 -位元組2(位元（15:08))輸出FIFO匯流排4 22. RSC_2輸出區段5-位元組2(位元（15:08))輸出FIFO匯流排5 23. RSC_2輸出區段6-位元組2(位元（15:08))輸出FIFO匯流排6 經濟部智慧財產局員工消費合作社印製 24. RSC_3輸出區段7 -位元組2(位元（07:00))輸出FIFO匯流排7 25. RSC_3輸出區段0 —位元組3(位元(07:00))輸出FIFO匯流排0 26. RSC_3輸出區段1 —位元組3(位元（07:00))輸出FIFO匯流排1 27. RSC_3輸出區段2 —位元組3(位元（07:00))輸出FIFO匯流排2 28. RSC_3輸出區段3-位元組3(位元（07:00))輸出FIFO匯流排3 29. RSC_3輸出區段4 -位元組3(位元（07:00))輸出FIFO匯流排4 -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 502518 A7 _B7__ 五、發明說明（17) 30. RSC_3輸出區段5 —位元組3(位元（07:00))輸出FIFO匯流排5 31. RSC_3輸出區段6 —位元組3(位元（07:⑽))輸出FIFO匯流排6 輸入區段則可對應如下： 1. RSC_0輸入區段0-位元組0(位元（31:24))輸入FIFO匯流排0 2. RSC_0輸入區段1 -位元組0(位元（31:24))輸入FIFO匯流排1 3. RSC_0輸入區段2-位元組0(位元（31··24))輸入FIFO匯流排2 4. RSC_0輸入區段3 —位元組0(位元（31:24))輸入FIFO匯流排3 5. RSC_0輸入區段4 -位元組0(位元（31:24))輸入FIFO匯流排4 6. RSC_0輸入區段5 -位元組0(位元（31:24))輸入FIFO匯流排5 7. RSC_0輸入區段6 —位元組0(位元（31:24))輸入FIFO匯流排6 8. RSC_0輸入區段7 —位元組0(位元（31:24))輸入FIFO匯流排7 9. RSC_1輸入區段0 —位元組1(位元(23:16))輸入？吓〇匯流排0 10. RSC_1輸入區段1 -位元組1(位元（23:16))輸入FIFO匯流排1 11. RSC_ 1輸入區段2 -位元組1 (位元(23:16))輸入FIFO匯流排2 12. RSCj輸入區段3 -位元組1(位元(23:16))輸入FIFO匯流排3 13 · RSC_ 1輸入區段4 -位元組1 (位元(23:16))輸入FIFO匯流排4 14. RSC_1輸入區段5-位元組1(位元(23:16))輸入FIFO匯流排5 15. RSCj輸入區段6 -位元組1(位元(23:16))輸入FIFO匯流排6 16. RSC__1輸入區段7-位元組1(位元(23:16))輸入FIFO匯流排7 17. RSC_2輸入區段0-位元組2(位元（15:08))輸入卩卩0匯流排0 18. RSC_2輸入區段1 -位元組2(位元（15:08))輸入FIFO匯流排1 19. RSC_2輸入區段2-位元組2(位元（15:08))輸入FIFO匯流排2 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------Awl I --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 502518 A7 __B7__ 五、發明說明（18 ) 20· RSC_2輸入區段3 -位元組2(位元（15:08))輸入1^吓〇匯流排3 21. RSC_2輸入區段4 —位元組2(位元（15:08))輸入FIFO匯流排4 22. RSC_2輸入區段5 -位元組2(位元（15:08))輸入FIFO匯流排5 23. RSC_2輸入區段6 —位元組2(位元（15:08))輸入FIFO匯流排6 24. RSC__2輸入區段7 —位元組2(位元(07··00))輸入FIFO匯流排7 25. RSC_3輸入區段0 -位元組3(位元（07:00))輸入FIFO匯流排0 26. RSC__3輸入區段1 —位元組3(位元（07:00))輸入FIFO匯流排1 27. RSC_3輸入區段2 -位元組3(位元(07:00))輸入FIFO匯流排2 28. RSC_3輸入區段3 -位元組3(位元（07:00))輸入FIFO匯流排3 29· RSC_3輸入區段4 -位元組3(位元（07:00))輸入FIFO匯流排4 30. RSC_3輸入區段5-位元組3(位元（07:00))輸入FIFO匯流排5 31· RSC_3輸入區段6 —位元組3(位元（07:00))輸入FIFO匯流排6 對於8x8 FIFO橫閂架構，每一個RSC 12的輸入/輸出區段 切換32位原FIFO匯流排的1個位元組，並與其它RSC 12的 片段同步。 請參考圖6，所示爲輸出區段裁決邏輯（OSA) 50a-50h的 分佈。每一個OS A邏輯元件50決定那一個虛擬佇列42要連 結到那一個輸出區段邏輯44a-44h。在一新封包的開始處的 輸入FBUS區段提供了封包nS0P”旗標的啓始，此新封包的 目標埠，以及一虛擬佇列編號。在此開始點處，目標埠係 已知，所以可執行一物理對應到輸出區段邏輯。此對應會 儲存到一輸出埠對應佇列60。每一個物理埠具有一輸出埠 對應佇列60〇-60127。這些佇列保持指標給下一個虛擬佇列 -21 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------—裝·—Γ----訂---------^9. (請先閱讀背面之注音？事項再填寫本頁) i〇 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 A7 五、發明說明（19 ) >其具有孩埠的封包。每一個對應佇列6〇保持最多8個入口
(母一個輸入區段有一個），此入口具有下一個要傳送的VIQ 編號。 。當I，出區段邏輯44完成傳送一封包到一特定的埠，輸出 區I又飕輯要求輸出裁決邏輯5〇須供應編號給輸 出：段邏輯44 ’、其會儲存在該輸出埠的對應佇列 ☆ NEXT—VQ編號爲一位址，被輸出區段邏輯44使用來控 制8’1多工器62a_62h，而傳送給輸出區段邏輯44 16個抑 =輸出仵列。VIQ編號爲一 7位元的値。三個最有效位元
Jio/V •輸入區段及最小有效的4個位元指出那-個 在該輸入區段之中。使用這些7位元値，灿可以完 王地扣定下一個要傳送的封包。 ,置=入區段邏輯（ISL) 4〇及輸出埠對應仵⑽之間 的疋一刀、時多工匯流排7〇，由 资却糾γ 1U ^入£ ^又使用來傳送目標 ” ^到所選擇的輸出區段。此 5容作業疋直接的，因爲有 二斤封包要排序，1 6個循環要八 個別的對岸疒列^ #俯衣要刀别傳送其VIQ編號給 J野應仔列。因此，藉由使用一、、 輸入區段目_迨Μ产％ * ㊉間早循壤万法， 又y 埠係在後續8個循環當中 使用-先進先出的演算法。 中排序。對應佇列排除 甚b甚_體實族 其可瞭解到，當本發明已經過詳 皆是用來解避而非⑽▲丨枚 0 "兄月’先丽的説明 +鮮釋而非限制發明的範圍，並θ 範圍所定義。並_ /、疋由所附申請專利 利的範園之中。 白义肩在下述申請專 石氏張尺度適用中 22- x 297^J7 -----------^r 裝----.---^訂---------線· I (請先閲讀背面之注音？事項再填寫本頁)