TW501132B - Integrated memory with memory-cells of 2-transistors/2-capacitors - Google Patents
Integrated memory with memory-cells of 2-transistors/2-capacitors Download PDFInfo
- Publication number
- TW501132B TW501132B TW089122703A TW89122703A TW501132B TW 501132 B TW501132 B TW 501132B TW 089122703 A TW089122703 A TW 089122703A TW 89122703 A TW89122703 A TW 89122703A TW 501132 B TW501132 B TW 501132B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- memory cell
- potential
- capacitor
- transistors
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 43
- 101100049503 Pleurotus eryngii vpl1 gene Proteins 0.000 claims abstract description 13
- 101100049504 Pleurotus eryngii vpl2 gene Proteins 0.000 claims abstract description 13
- 101100116846 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DID4 gene Proteins 0.000 claims abstract description 13
- 230000002079 cooperative effect Effects 0.000 claims 2
- 208000023414 familial retinal arterial macroaneurysm Diseases 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
501132 A7 B7 五、發明說明(1 ) 本發明涉及一種記憶胞型式是2電晶體/2電容器之積體 記憶體。 在US 5 381 364A中描述一種具有此種記憶胞之記憶體 ,其記憶胞型式是 FRAM 或 FeRAM(Ferroelectric Random Access Memory)。在FRAMs中此記憶電容器具有一種鐵電 介電質。每個記憶胞之二個記憶電容器之一個電極是經由 所屬之選擇電晶體之可控制之區段而與一對(Pair)位元線 之一個位元線相連接。此二個選擇電晶體之控制端是與一 條共同之字元線相連接。每一記憶胞之二個記億電容器之 第二電極是與一條共同之板線相連接。在記憶體操作時記 憶電容器之這些電極通常都具有相同之電位。 本發明之目的是提供一種積體記憶體,其記憶胞型式是 2電晶體/2電容器,其記憶胞之構造不同於習知記憶胞 者。 此目的是以申請專利範圍第1項之積體記憶體來達成。 本發明有利之其它形式敘述在申請專利範圍各項附屬項 中。 在本發明之積體記憶體中,在存取記憶胞時每一記憶胞 之二個電容器之與電晶體相遠離之各電極是與不同之板電 位(S卩,第一板電位和第二板電位)相連接β 這樣可選取此二條位元線(其與此記憶胞相連接)用之預 充電位,其是介於第一和第二電位之間。反之’在傳統之 FRAMs(其依據所謂VDD/2槪念來操作)中各條位元線之預 充電電位之選取是很受限制的。在此種記憶體中,記憶電 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) 十tf Γ 經濟部智慧財產局員工消費合作社印製 501132 A7 B7 _ 五、發明說明(2 ) (請先閱讀背面之注咅?事項再填寫本頁) 容器之與選取電晶體相遠離之各電極永遠位於電源電位 VDD之一半處。在讀出時爲了有效地計算位元線對(pair) 上所產生之差動信號,則在讀出之前須使此二條位元線預 充電至接地電位或放電至接地電位。在傳統之記憶體中此 種預充電電位因此不可在較大之範圍中自由選取。反之, 在本發明中,此種預充電電位可由較大之範圍中選取,只 須此範圍介於第一和第二板電位之間即可。 在本發明中,若位元線之預充電電位在記憶胞之電晶體 導通之前等於第一和第二板電位之平均値,則FRAMs(其依 據VDD/2槪念來操作)可達到最佳之結果。於是在讀出時 此位元線對(pair)上可形成一種最大之差動信號。 爲了防止記憶胞發生資料損耗,則適當之方式是依據本 發明之形式來設置此記憶體之更新操作模式,其中須對儲 存在記憶胞中之資訊進行一種讀出以及重新寫入。 依據本發明之另一種形式,更新操作模式之另一種方式 是各記憶胞可分別具有二個短號元件,其分別用來使電容 器之一短路,只要此記憶胞之二個電晶體不導通時。在鐵 電記憶電容器中只要電容器之二個電極存在相同之電位( 經濟部智慧財產局員工消費合作社印製 即,電容器上無電壓降)時,即須防止資料之損耗。 每一記億胞之此二個電晶體之控制端可與一條共同之字 元線相連接或與不同之字元線相連接,這些字元線在存取 記憶胞時同時可使電晶體導通或截止,其方式是這些字元 線同時被驅動或去(de-)驅動。 本發明例如適用於FRAM型式之鐵電質記憶體’特別是依 冰 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 501132 Α7 _ _—… Β7 五、發明說明(3 ) 據,特別是依據VDD/2槪念來操作之此種記憶體。但亦可 用在依據所謂"脈波驅動式之板“此種槪念來操作之FRAMs 中’其中在存取記憶體時記憶電容器之遠離該選擇電晶體 之電極之電位是脈波形式者;本發明亦可用在其它任意之 記憶體中,其記憶胞是2電晶體/2電容器型式者。 本發明以下將依據圖式中之實施例來詳述。 圖式簡單說明如下: 第1圖本發明之記憶體之2電晶體/2電容器式之記憶 第2圖是第1圖中記憶胞之信號曲線圖。 第3圖此積體記憶體之一部份之佈局,其板線平行於 字元線而延伸◊ 第4圖本發明記憶體之一部份,其板線平行於位元線 而延伸。 第1圖是FRAM之本發明之記憶體之2電晶體/2電容器之 構造。記憶體之每一記憶胞MC具有二個選擇電晶體T1, T2和二個記憶電容器Cl,C2。電容器Cl,C2具有鐵電介電 質。每一電容器C1,C2之一個電極是經由所屬電容器Τ1, T2之可控制之區段而與位元線對之一條位元線BL,/BL相 連接。此二條位元線是與讀出放大器SA相連接,此放大器 SA在記憶胞MC被讀出時用來使位元線對(pair)中所產生之 差動信號被放大。 此二個電晶體ΤΙ,T2之控制端是與字元線WL相連接。藉 由字元線WL和位元線對BL,/BL可選取此記憶體之指定之 -5- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) #- --線· 經濟部智慧財產局員工消費合作社印製 川 1132 A7 B7 $、發明說明(4 ) 記憶胞MC。電容器Cl,C2之與電晶體ΤΙ,T2相遠離之電極 是與二個不同之定値之板電位VPL1 = 0V和VPL2=3V相連 接。 第1圖所示之記憶胞MC另外具有二個η-通道·電晶體形式 之短路元件SE,其可控制之區段分別經由此二個電容器C1 ,C2之一之二個電極而互相連接。短路元件SE之控制端是 與短路信號SHT相連接&短路元件SE用來使所屬之電容器 Cl,C2之二個電極處於相同之電位所屬之電晶體ΤΙ,Τ2則 截止(off)。於是電容器Cl,C2上即無電壓存在,使由電 容器所儲存之資訊可持續地儲存著。 在此種記憶胞MC之其它實施例中,短路元件SE亦可不需 要。爲了防止電容器Cl,C2之資料損耗,則需設置一種更 新(refresh)操作模式,其中每一記憶胞MC之內容可隨時 讀出且隨後又寫回至記憶胞中。 第2圖是信號曲線圖,其在讀出第1圖中所示之記憶胞MC 時產生。第2圖之上方顯示第二電容器C2之與電晶體T2相 連接之電極之電位曲線。第2圖之中間圖是第一電容器C1 之與電晶體T1相連接之電極之電位曲線。第2圖之下方顯 示字元線WL以及此二條位元線BL,/BL之電位曲線。其是 二個依序進行之讀出過程中之電位曲線,其中此記憶胞MC 中儲存邏輯"0"。 在讀出記憶胞MC之前,此二條位元線BL,/BL預充電至 一種共同之預充電電位V1=1.5V,此種値等於此二個板電 位VPL1 = 0V和VPL2=3V之平均値。然後此字元線WL是以正 •6· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 言
T 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 501132 A7 B7 發明說明(5 ) 邊緣來驅動的。各電晶體ΤΙ,T2因此導通,以便在位元線 BL,/BL和電容器Cl,C2之間形式一種電荷平衡。在所儲 存之邏輯"0"之此處所考慮之情況中,第一位元線BL之電 位可輕易地變小且第二位元線/BL之電位可輕易地變大。 然後驅動此讀出放大器SA,使位元線對BL,/BL上之差動 信號被放大。讀出過程以字元線WL上之電位之負邊緣結 束。 第3,4圖顯示本發明記憶體之不同實施例之較大之部份 ,其分別具有第1圖所示形式之記憶胞MC 〇藉由板線PLi來 傳送第一板電位VPL1和第二板電位VPL2。 在第3圖中所示之記憶體中,板線PLi平行於字元線WLm 而延伸。各記憶胞MC分別藉由二個點及一個橢圓來表示。 這些點因此位於位元線BLn,/BU和字元線WLm(這些線屬 於各別之記憶胞MC)之相交點處。和第1圖中之記憶胞MC不 同之處是:在第3圖中之各記憶胞MC中各電晶體ΤΙ,T2之 控制端不是與共同之字元線WL相連接,而是分別與二條相 鄰之字元線WL1,WL2 ; WL3,WL4等等相連接。在存取各記 憶胞MC中之一時,二條所屬之字元線分別同時被驅動,即 ,同時處於一種高位準處,使此記憶胞MC之二個電晶體T1 ,T2同時導通。 須形成第3圖中之板線PLi,使其在二條多晶矽-字元線 WL2,WL3 ; WL4,WL5等等上方延伸,這些字元線分別屬於 不同之記憶胞MO板線PLi是與第一板電壓VPL1或與第二 板電位VPL2相連接。此二個板電位VPL1,VPL2在相鄰之板 -7· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注音?事項再填寫本頁) #· -線- 501132 Α7 Β7 五、發明說明(6 ) 線PLi中通常是交替出現的。以此種方式可使每一記憶胞 MC之電容器Cl,C2之與電晶體ΤΙ,T2相遠離之電極分別與 不同之板電位VPL1,VPL2相連接。 第4圖是第3圖中所示記憶體之一種變型,其中各板線 PLi不是平行於字元線WLin,而是平行於位元線BLn,/BLn 。在第3圖中只顯示此積體記憶體之位元線對中之二對 (pair)。第4圖中完全顯示二對位元線對以及另二對位元 線對(pair)中分別只顯示一條,即,/BLO和BL3。在第4圖 之實施例中可確保:每一記憶胞MC之電容器Cl,C2之與所 屬電晶體ΤΙ,T2相遠離之電極是與不同之板電位VPL1, VPL2相連接。依據第4圖,相鄰之板線PLi分別與不同之板 電位VPL1,VPL2相連接。 符號之說明 (請先閱讀背面之注咅?事項再填寫本頁) 言 Γ 經濟部智慧財產局員工消費合作社印製 MC....... .記憶胞 Τ1,Τ7·… .選擇電晶體 C1,C2·… .記憶電容器 BL,/BL,.. .位元線 SA....... .讀出放大器 WL,WLm··. .字元線 PLi ·…·· .板線 WL2〜WL5. .字元線 ί 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 501132 Α8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 夂、申請專利範圍 1·一種積體記憶體,其具有 -多個記憶胞(MC),其分別含有二個電晶體(τι,T2)及 二個電容器(Cl,C2),且配置在位元線(BL,/BL)和 字元線(WL)之相交點處, -在其記憶胞(MC)中 •第一電容器(C1)之第一電極經由第一電晶體(T1)之可 控制之區段而與位元線(BL)中之一條相連接, -第一電容器(C1)之第二電極在存取此記憶胞時是與定 値之第一板電位(VPL1)相連接, •第二電容器(C2)之第一電極經由第二電晶體(T2)之可 控制之區段而與另一條位元線(/BL)相連接, -第二電容器(C2)之第二電極在存取此記憶胞時是與定 値之第二板電位(VPL2)相連接,第二板電位(VPL2)不 同於第一板電位(VPL1), •此二個電晶體(T1,T2)之控制端是與至少一條字元線 (WL)相連接,各電晶體在存取此記憶胞時藉由此條字 元線(WL)而被導通,位元線(BL,/BL)之電位在各電 晶體(ΤΙ,Τ2)導通之前是在一種預充電電位處(VI), 其特徵爲:此預充電電位是介於此二個板電位(VPL1 ,VPL2)之間且是此二個板電位(VPL1,VPL2)之平均 値。 2.如申請專利範圍第1項之積體記憶體,其中在更新操作 模式時對各記憶胞(MC)中所儲存之資訊進行讀出和重新 寫入0 (請先閱讀背面之注意事項再填寫本頁) 裝· 訂·- 線. 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 501132 項之積體記憶體,其中各條A8 B8 C8 D8 六、申請專利範圍 3·如申請專利範圍第1或第2項之積體記憶體,其中各記憶 胞(MC)分別具有二個短路元件(SE),這些短路元件(SE) 在此記憶胞之二個電晶ΐί|τΐ,T2)未導通時分別用來使 電容器(Cl,C2)之一短 4 ·如申請專利範圍第 與每一記憶胞(MC)之體(ΤΙ,Τ2)之控制端相連 接之字元線(WL)是分 1¾¾¾¾同之字元線所形成。 5·如申請專利範圍第項之積體記憶體,其中 此記憶體是一種鐵電體且其電容器(Cl,C2)具有一 種鐵電介電質 ------------^---------訂 — 丨-------線---AWI. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19952311A DE19952311B4 (de) | 1999-10-29 | 1999-10-29 | Integrierter Speicher mit Speicherzellen vom 2-Transistor/2-Kondensator-Typ |
Publications (1)
Publication Number | Publication Date |
---|---|
TW501132B true TW501132B (en) | 2002-09-01 |
Family
ID=7927403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089122703A TW501132B (en) | 1999-10-29 | 2000-10-27 | Integrated memory with memory-cells of 2-transistors/2-capacitors |
Country Status (6)
Country | Link |
---|---|
US (1) | US6292386B1 (zh) |
JP (1) | JP2001167571A (zh) |
KR (1) | KR100579749B1 (zh) |
CN (1) | CN1161788C (zh) |
DE (1) | DE19952311B4 (zh) |
TW (1) | TW501132B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6449184B2 (en) * | 2000-06-19 | 2002-09-10 | Matsushita Electric Industrial Co., Ltd. | Method for driving semiconductor memory |
DE10031947B4 (de) * | 2000-06-30 | 2006-06-14 | Infineon Technologies Ag | Schaltungsanordnung zum Ausgleich unterschiedlicher Spannungen auf Leitungszügen in integrierten Halbleiterschaltungen |
US6421268B2 (en) * | 2000-07-13 | 2002-07-16 | Matsushita Electric Industrial Co., Ltd. | Method for driving semiconductor memory |
WO2016190880A1 (en) * | 2015-05-28 | 2016-12-01 | Intel Corporation | Ferroelectric based memory cell with non-volatile retention |
US10679687B2 (en) | 2017-08-22 | 2020-06-09 | Micron Technology, Inc. | Memory cells and arrays of memory cells |
US10867653B2 (en) | 2018-04-20 | 2020-12-15 | Micron Technology, Inc. | Access schemes for protecting stored data in a memory device |
US10636469B2 (en) | 2018-05-09 | 2020-04-28 | Micron Technology, Inc. | Cell voltage accumulation discharge |
US10622050B2 (en) | 2018-05-09 | 2020-04-14 | Micron Technology, Inc. | Ferroelectric memory plate power reduction |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5121353A (en) * | 1989-07-06 | 1992-06-09 | Kabushiki Kaisha Toshiba | Ferroelectric capacitor memory circuit MOS setting and transmission transistor |
US5297077A (en) * | 1990-03-30 | 1994-03-22 | Kabushiki Kaisha Toshiba | Memory having ferroelectric capacitors polarized in nonvolatile mode |
US5381364A (en) * | 1993-06-24 | 1995-01-10 | Ramtron International Corporation | Ferroelectric-based RAM sensing scheme including bit-line capacitance isolation |
EP0757354B1 (en) * | 1995-08-02 | 2002-05-22 | Matsushita Electric Industrial Co., Ltd | Ferroelectric memory device |
-
1999
- 1999-10-29 DE DE19952311A patent/DE19952311B4/de not_active Expired - Fee Related
-
2000
- 2000-10-26 JP JP2000327115A patent/JP2001167571A/ja not_active Withdrawn
- 2000-10-27 TW TW089122703A patent/TW501132B/zh not_active IP Right Cessation
- 2000-10-28 CN CNB00128200XA patent/CN1161788C/zh not_active Expired - Fee Related
- 2000-10-28 KR KR1020000063693A patent/KR100579749B1/ko not_active IP Right Cessation
- 2000-10-30 US US09/699,983 patent/US6292386B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1161788C (zh) | 2004-08-11 |
DE19952311B4 (de) | 2006-07-13 |
KR100579749B1 (ko) | 2006-05-15 |
JP2001167571A (ja) | 2001-06-22 |
CN1303100A (zh) | 2001-07-11 |
DE19952311A1 (de) | 2001-05-10 |
US6292386B1 (en) | 2001-09-18 |
KR20010051303A (ko) | 2001-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3183076B2 (ja) | 強誘電体メモリ装置 | |
US7173844B2 (en) | Device and method for generating reference voltage in Ferroelectric Random Access Memory (FRAM) | |
US6657883B2 (en) | Semiconductor memory device | |
TW402808B (en) | Semiconductor memory device | |
TW473716B (en) | Ferroelectric memory and semiconductor memory | |
US7616514B2 (en) | Apparatus and method for generating an imprint-stabilized reference voltage for use in a ferroelectric memory device | |
TW436785B (en) | Ferroelectric memory device with an on-chip test circuit | |
TW498537B (en) | Method for driving semiconductor memory | |
JP2005182978A (ja) | 強誘電体メモリ装置及びその駆動方法 | |
TW501132B (en) | Integrated memory with memory-cells of 2-transistors/2-capacitors | |
JP2002032984A (ja) | 強誘電体記憶装置 | |
JP2001338499A (ja) | 強誘電体型記憶装置およびそのテスト方法 | |
US6639823B2 (en) | Ferroelectric memory device and method of driving the same | |
US6091625A (en) | Ferroelectric memory and method for preventing aging in a memory cell | |
JP4083173B2 (ja) | 半導体メモリ | |
US6438020B1 (en) | Ferroelectric memory device having an internal supply voltage, which is lower than the external supply voltage, supplied to the memory cells | |
JP3717097B2 (ja) | 強誘電体メモリ | |
US6487128B2 (en) | Integrated memory having memory cells and reference cells, and operating method for such a memory | |
JP3588376B2 (ja) | 強誘電体メモリ | |
TW536701B (en) | Integrated memory having a reference potential and operating method for such a memory | |
TW492011B (en) | Integrated memory with at least two plate segments | |
TW512338B (en) | Integrated semiconductor-memory with memory-cells with ferro-electric memory-effect | |
JP2000048576A (ja) | 半導体集積回路装置 | |
TW561492B (en) | Integrated memory with read-amplifiers that are arranged on the opposite sides of a cell-array | |
KR100606646B1 (ko) | 강유전성 커패시터를 포함하는 메모리 셀을 판독하기 위한 회로 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |