TW498208B - Data transmission control device and electron device - Google Patents

Data transmission control device and electron device Download PDF

Info

Publication number
TW498208B
TW498208B TW089121401A TW89121401A TW498208B TW 498208 B TW498208 B TW 498208B TW 089121401 A TW089121401 A TW 089121401A TW 89121401 A TW89121401 A TW 89121401A TW 498208 B TW498208 B TW 498208B
Authority
TW
Taiwan
Prior art keywords
transmission
data
circuit
page
control device
Prior art date
Application number
TW089121401A
Other languages
English (en)
Inventor
Daisuke Sato
Hiroshi Horiuchi
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW498208B publication Critical patent/TW498208B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40058—Isochronous transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40071—Packet processing; Packet format
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40084—Bus arbitration

Description

498208 A7 ______B7__ 五、發明說明（1 ) 發明領域 本發明係有關資料傳送裝置及該含有之電子機器，特 別係關於接連於匯流排之多數節點間，依據IEEE 1 3 94等之 規格而執行傳送資料傳送控制裝置及含有此些之電子機器 【關聯技術之說明】 近年來，被稱做IEEE1 394之界面規格係受到注視。該 IEEE 1 3 94，係連下一代之媒體也可對應之規格化的高速串 聯匯流排界面。若依據該IEEE 1394，可以處理要求動畫像 等之實際時間性之資料。再者，於IEEE 1 394之匯流排，不 僅可與印表機、掃描機、CD-RW驅動器、硬碟驅動器等之 電腦週邊設備接連，就連影像顯示攝影機、VTR、TV等之 家庭用電器製品也可接連。因此，被期待著作爲可促進電 子機器之數位化之躍進者。 就該IEEE1394而言，重新接連電子機器於匯流排，或 自匯流排拆下電子機器，隨著接連於匯流排之節點的增減 ，發生所謂的匯流排重設。然後若發生匯流排重設，則節 點之拓撲情報被淸除，之後’拓撲情報自動地再設定。即 是匯流排重設之發生後，樹路線識別（途徑節點之決定），進 行自行識別，之後，決定同步供給源管理等之管理節點。 然後啓動傳送一般的信息組。 但是，依據該IEEE 1 3 94之資料傳送控制裝置則產生以 下之問題。 本紙張尺度·㈣S家鮮（CNS)A4規格（210 X 297公釐） 閱 面 之 注 意 h 頁 訂 線 經濟部智慧財產局員工消費合作社印製 ★ 498208 A7 B7 五、發明說明（2 ) 即是，若依據現在之IEEE1 394規格，則可能實現最大 400Mbps之傳送速度。但是，現實中，存有處理架空之原因 ’系統全體之實際傳送速度比此速度低許多。即，於CPU上 動作的固件（處理手段）準備傳送資料、分割傳送資料爲信息 組、發行傳送開始指令等之處理需要較長時間，即使匯流 排上之傳送速度爲高速，也無法實現高速的資料傳送。 特別是，裝入於週邊機器之CPU係比裝入個人電腦等之 主系統之CPU之處理能力爲低。此原因使固件等之處理架空 問題，成爲相當嚴重之問題。因此，如此之架空問題可有 效地解除之技術係被所期待的。 【發明之要點】 鑒於以上之技術課題，本發明係減輕固件等之處理架 空，提供小規模硬體的可實現資料傳送之資料傳送控制及 使用此些之電子機器爲目的。 爲解決上述之課題，本發明係接連於匯流排之多數節 點間之用以資料傳送的資料傳送控制裝置，其特徵爲，具 有藉由硬體發行指示連續信息組傳送之處理手段爲第1啓動 指令時，傳送資料分割爲連串信息組，實行連續傳送處理 分割後之連串信息組之傳送實行電路、和依據上述傳送實 行電路實行連續信息組傳送處理之間，發行指示信息組傳 送之第2啓動指令之處理手段時，等待於連續信息組中一個 交易或者一個信息組傳送完成後，依據上述第2之啓動指令 允許信息組傳送之調停電路。 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） I- 閲 面 之 注 意 事 項 1% 頁 訂 經濟部智慧財產局員工消費合作社印製
V 498208 A7 ____B7___ 五、發明說明（3 ) 若依據本發明，發行處理手段爲第1啓動指令時，藉由 硬體傳送資料分割爲多數之信息組後連續傳送。隨之，處 理手段發行第1啓動指令後，因只等待連續信息組傳送完成 ，所以可減輕處理手段之處理負擔。 然後，如果開始這樣的連續信息組傳送，到全部信息 組的傳送完成爲止，必須需要些程度的等待時間。因此’ 於等待連續信息組傳送完成中，因第2啓動指令可能引起信 息組之不良狀況產生。 若依據本發明，於進行連續信息組傳送之中，可藉由 第2啓動指令擠入信息組傳送，並不用等待全部連續信息組 傳送完成，可依據第2啓動指令實行信息組傳送。所以，可 以有效果地防止上述之不良狀況產生。 再者，本發明中之上述傳送實行電路的特徵’係至少 具有於對方節點之記憶手段中存有頁面表之時，該頁面表 由對方節點讀取之頁面表讀取電路，於對方節點之記憶手 段中不存有頁面表之時，根據頁境界生成假設之頁面表之 頁面表生成電路，於有效負載尺寸之信息組中分割傳送資 料之有效負載分割電路，控制資料傳送之實行之傳送資料 實行控制電路，和生成發送至對方節點之要求信息組之控 制情報之控制情報生成電路之其中一。含有此些電路區， 對於頁面表之讀取生成處理、信息組之有效負載分割處理 、控制資料傳送實行處理或生成要求信息組之控制情報（信 頭等）處理等可藉由硬體而實行。依此，可減輕處理手段之 負擔。 ——6-- 意 事 項 1% 頁 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498208 A7 --- B7 五、發明說明（4) 再者本發明之上述調停電路的特徵，係具有接受依據 上述傳送實行電路於傳送開始要求時成爲動作之第1啓動信 號、依據上述第2之啓動指令於傳送開始要求時成爲動作第 2啓動信號及傳送完成時成爲動作之完成信號，於上述第1 啓動信號成爲動作後上述第2啓動指令再成爲動作之時，藉 由上述第1啓動信號先啓動傳送處理，於上述完成信號成爲 動作後，藉由上述第2啓動信號啓動傳送處理。 若依此進行’第1啓動指令比第2啓動指令先成爲動作 之時，藉由第1啓動信號實行傳送處理（交易，信息組傳）， 等待該傳送處理完成後，可藉由第2啓動信號實行傳送處理 再者本發明之上述調停電路係的特徵，係具有接受依 據上述傳送實行電路於傳送開始要求時成爲動作之第丨啓動 信號、依據上述第2之啓動指令於傳送開始要求時成爲動作 第2啓動信號、及傳送完成時成爲動作之完成信號，於上述 第1、第2啓動信號同時成爲動作時，藉由上述第2啓動信號 優先傳送處理。如此，例如從對方節點傳送出來要求信息 組時，對於該要求信息組可馬上返回應答信息組。 再者本發明之上述調停電路的特徵，係具有接受依據 上述傳送實行電路於傳送開始要求時成爲動作之第1啓動信 號、依據上述第2之啓動指令於傳送開始要求時成爲動作第 2啓動信號、及傳送完成時成爲動作之完成信號，於上述第 2啓動信號成爲動作後上述第1啓動指令再成爲動作之時， 藉由上述第2啓動信號先啓動傳送處理，於上述完成信號成 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 先· 閱 讀 背‘ 面 之 注 意 事 項 再 頁 訂 經濟部智慧財產局員工消費合作社印製 498208 A7 B7 五、發明說明（5) (請先閱讀背面之注意事項再填寫本頁) 爲動作後，藉由上述第1啓動信號啓動傳送處理。如此進行 的話，第2啓動信號比第1啓動信號先成爲動作之時’依據 第2啓動信號實行傳送處理（交易、信息組傳送）’等待該傳 送處理完成後，可依據第1啓動信號實行傳送處理。 再者本發明之特徵，係具有擁有收藏信息組之控制情 報之控制情報領域、和收藏信息組資料之資料領域的可隨 機抽取存取之信息組記憶手段及對上述信息組記憶手段發 生寫入位址之位址發生電路，上述信息組記憶手段之上述 控制情報領域，係分離爲第1控制情報領域和依據上述傳送 實行電路寫入控制情報之第2控制情報領域，上述位址發生 電路，係根據上述調停電路得到之調停結果，切換發生第1 控制情報領域位址和第2控制情報領域位址之任一位址。如 此，可簡單地處理第1、第2之控制情報領域的位址而切換 。然後，若成爲如此地位址切換，對於第2之控制情報領域 ，則連續寫入傳送實行電路生成的控制情報，可藉由硬體 達到控制情報之生成、寫入之簡單化。 經濟部智慧財產局員工消費合作社印製 再者本發明之特徵，係具有擁有收藏信息組之控制情 報之控制情報領域和收藏信息組資料之資料領域的可隨機 抽取存取之信息組記憶手段，上述信息組記憶手段之上述 資料領域：係分離爲收藏第1層用的第1資料之第1資料領域 及依據上述傳送實行電路收藏以連續信息組傳送爲對象之 第2層用的第2資料領域。若依據本發明，信息組之控制情 報（例如，信頭、頁小計）係收藏於控制情報領域中，信息組 之第1資料（例如，交易層用的資料）係收藏於第1之資料領域 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498208 A7 _ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（6) 中，信息組之第2資料（例如，應用層用的資料）係收藏於第2 之資料領域中。如此，自第2之資料領域中連續讀出第2之 資料，成爲可傳送至第2層。因此，資料傳送可飛躍地進入 高速化。 而且於本發明中，上述第1資料係於上述第1層之規程 中使用之指令資料’上述第2資料係於應用層中使用的資料 爲較佳。 再者本發明之特徵，係含有對於啓動交易之要求信息 組發送至對方節點時，於含有上述要求信息組的交易識別 情報中，自對方節點接收應答信息組時用以指示進行處理 的指示情報，自對方節點接收應答信息組之時，根據含有 應答信息組之交易識別情報之上述指示情報，把應答信息 組之控制情報、第1、第2資料個別寫入於上述控制上述控 制情報領域、上述第1、第2資料領域。如此的話，自應答 節點回傳應答信息組時，固件等之處理手段並無干預，依 據指示情報自動地寫入應答信息組之控制情報、第1第2之 資料於被指示之領域。因此，可減輕處理手段之處理負擔 再者本發明係依據IEEE 1 3 94之規格實行資料傳送爲較 V 閱 面 之 注 意 項 再 填 本 頁 % 訂 線 佳。 再者與本發明有關之電子機器的特徵，爲其具有上述 中之任一資料傳送控制裝置、及經過上述資料傳送控制裝 置及匯流排由其他之節點接收到之資料施予處理之裝置、 及用以輸出及記憶施予處理後的資料之裝置。再者與本發 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498208 A7 B7 五、發明說明（7) 明有關之電子機器的特徵，爲具有上述之任一傳送控制裝 置、及經過上述資料傳送控制裝置和匯流排傳送至其他節 點之資料施予處理之裝置、及用以收入將被施予處理的資 料之裝置。 若依據本發明，自其他節點傳送來的資料於電子機器 輸出、記憶處理，於電子機器取入之資料傳送至其他節點 可成爲高速化。再者，若依據本發明，可達到資料傳送控 制裝置之小規模化，同時因可減輕控制資料傳送之固件等 的處理負擔，所以可以達到電子機器之低價化，處理之高 速化、小規模化等。 【發明之最佳實施例說明】 以下爲針對本發明之最佳實施態樣使用圖面詳細說明 0 1. IEEE1394 首先，針對IEEE1 394簡單說明 1.1槪要 於IEEE 1 394(IEEE1 394- 1 995，P 1 394·a)中可達成1400〜400 Mbps之高速資料傳送（P 1 394.b爲800〜3200Mbps)。而且，傳 送送度不同之節點也允許接連於匯流排。 各節點係呈樹狀之接連，一個之匯流排最多可與63個 節點接連。而且，若利用匯流排橋大約可和64〇〇個節點接 連。 於IEEE 1 3 94中，以信息組之傳送方式而言預備有非同 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注音？事項再填寫本頁) 訂_ · ί線- 經濟部智慧財產局員工消費合作社印製 498208 A7 B7 五、發明說明（8 ) 期傳送及同步傳送。該處之非同期傳送，係適合對實際時 間性要求的動畫像或聲音等之資料傳送之傳送方式。 1.2層構造 圖1中表示IEEE 1 394之層構造（規程構成）。 IEEE 1 3 94之規程係由交易層、環層、物理層所構成。 再者，串聯匯流排管理係監視及控制著交易層、環層、物 理層，提供用以節點之控制或匯流排之供給源管理之多種 機能。 交易層係提供予上位層交易單位之界面（服務），下層之 環層通過提供之界面，實施引導處理，光處理、封鎖處理 寺之處理。 在此，於引導交易中，資料係由應答節點傳送至要求 節點。一方面，於光處理中，資料係由要求節點傳送至應 答節點。再者，於封鎖處理中，資料係由要求節點傳送至 應答節點，應答節點於該資料施行處理後回信至要求節點 閱 面 注 意 事 項 再 填 寫 本 頁 % 訂 經濟部智慧財產局員工消費合作社印製 環層係提供用以定址、資料核對、信息組送接收之資 料構圖、同步傳送之週期控制等。 物理層係提供依據環層使用的對理論符號之電氣信號 變換或匯流排的調停或匯流排的物理性界面。 1.3 SBP-2 如圖2所示，作爲含有IEEE 1 394之處理層之一部分的機 能之上位規程，提案被稱爲SBP-2(Sedal Bus Protocol-2)之 規程。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -Ή- 498208 A7 經濟部智慧財產局員工消費合作社印製 ___ Β7_五、發明說明（9) S BP-2係SC SI之指令組於IEEE 1 3 94之規程上因使成爲可 利用而被提出。若使用該SBP-2，於既有之SCSI規格之電子 機器中被使用的SCSI的指令組加上最低限的變更，使 IEEE 1 3 94規格之電子機器成爲可使用。因此，電子機器之 設計或開發可簡易化。再者，不僅是SCSI之指令而已，因 也可以利用裝置特有之指令儲放器，泛用性相當的高。 圖3所示之SBP-2中，首先使用依據發送（例如：個人電腦 )生成的記錄〇RB( Operation Request Block)進行記錄處理（步 驟T1)。接著，使用僞ORB進行讀取代理之初期化（步驟T2) 。然後，使用一般指令ORB進行指令處理（步驟T3)，最後， 利用ORB進行註銷處理（步驟4)。 就步驟T3之指令處理而言，如圖4之A 1所示，發送端傳 送光量要求信息組（發行光要求交易），環接標的之門鈴暫存 器。所以，A2所示，標的爲傳送引導要求信息組，發送端 返回對應之引導應答信息包。依此發送端生成的ORB (—般 指令ORB)，於標的之資料緩衝被讀取。然後，標的係解析 於被讀取的ORB中含有的指令。 接著，ORB中含有的指令爲SCSI之引導指令之時，如 A3所示，標的係傳送連串之光要求信息組於發送端。依此 ，自例如標的之媒體（CD-RW)被讀出的資料（流）爲傳送至發 送端之資料緩衝。 一方面，ORB中含有的指令爲SCSI的光指令之時，如 圖5之B1所示，標的爲傳送引導要求信息組至發送端，發送 端返回對應的引導要求信息組。依此，收藏於發送端之資 閱 面 之 注 意 事 項 再爲!螓 頁 訂 線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
-H 498208 A7 B7 五、發明說明（1Q) 料緩衝的資料（流）傳送至標的，寫入於標的之媒體（標的爲 印表機之時即印刷開始）。 若依據該SBP-2，標的係本身狀況良好之時傳送要求信 息組（發行交易），可收發送資料。而且，發送端與標的因沒 有必要同步動作之故，可提高資料傳送功率。 再者，作爲IEEE 1 394之上位規程，除SBP-2以外，被稱 爲FCP(Functi〇n Control Protocol)的規程也被提案。 其次，於標的、發送端間進行資料傳送之時，如圖6A 中發送端（對方節點）之資料緩衝（記憶手段）中有頁面表存在 之時，及不存在之時。 然後，頁面表存在之時，如圖6B所述，發送端生成的 〇RB之中，該頁面表之位址（讀取位址、寫入位址）係使用該 頁面表指定間接位址。 另一方面，頁面表不存在之時，如圖6C所示，〇RB之 中含有位址與資料，傳送資料之位址指定直接位址。 2.全體構成 接著，針對本實施態樣之資料傳送控制裝置之全體構 成之例使用圖7加以說明。 就圖7而言，PHY界面10係執行PHY裝置（物理層之裝置） 和界面之電路。 環核心2 0 (環手段）係環層之規程或交易層之規程之一部 分藉由固件而實現之電路，提供用以在節點之間的信息組 傳送之各種服務。暫存器22係用以控制環核心20之暫存器 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂： 線· 經濟部智慧財產局員工消費合作社印製 498208 A7 B7 _ 五、發明說明（H) (請先閱讀背面之注咅？事項再填寫本頁) FIFO(Asynchronous Transmission Fifo)30 Λ FIFO( Isochronous Transmission Fifo)32、FIFO(Reception Fifo)34 ，係各爲非同步發送用、同步發送用、發送用之FIFO，例 如藉由暫存器或半導體記憶體等之固件構成。就本實施態 樣而言，此些FIFO30、32、34之段數非常地少。例如一個 的FIFO之段數理想爲3段以下，更理想爲2段以下。 DMAC40(讀取手段）、DMAC42(讀取手段）、DMAC44(寫 入手段）各爲ATF用、ITF用、RF用之DMA控制器。使用此些 之DMAC40、42、44，不用介入CPU66，可成爲在RAM80與 環核心之間的資料傳送。而且，暫存器46係用以控制DMAC 4〇、42、44等之暫存器。 出入埠界面50係執行和應用層之裝置（例如：執行印表 機之印字處理之裝置）的界面之電路。 FIF〇（PF)5 2係用以和應用層之裝置間的資料傳送其FIFO ，DMAC54係PF用的DMA控制器。暫存器56係控制出入埠界 面或DMAC54暫存器。 經濟部智慧財產局員工消費合作社印製 SBP-2核心84(傳送實行電路）係SBP-2之規程的一部分或 交易層的一部分依據固件實現之電路。依據該SBP-2核心84 之機能，分割傳送資料爲連串之信息組，分割後的連串信 息組可成爲連續傳送處理。而且，暫存器88係用以控制BP-2核心之暫存器，DMAC(SBP-2)86爲SBP-2核心84用之DMA控 制器。 RAM領域管理電路300係用以管理RAM80之各領域之電 路。RAM領域管理電路300係RAM80之各領域爲滿載、空載 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 44 498208 經濟部智慧財產局員工消費合作社印製 A7 B7___五、發明說明（12) 時，使用各種滿載信號、空載信號控制C40、42、44、54、 86 ° CPU界面60係進行控制和資料傳送控制裝置CPU66(處理 手段）之界面的電路。CPU界面60係含有位址解碼器62、資 料同步化電路63、插入控制器64。時鐘控制電路68係控制 於本態樣中使用的時鐘，輸入自PHY裝置（PHY片）送出的 SCLK(資料傳送控制裝置知系統時鐘），或HCLK(CPU66之動 作時鐘）。 緩衝管理器70爲和RAM80之管理界面的電路。緩衝管 理器70係含有用以緩衝管理器之控制之暫存器72、調停對 RAM80之匯流排接連之調停電路74、及生成各種控制信號 之定序器76。 RAM 8 0係以可隨機抽取存取之信息組記憶手段而爲機 能者。該機能係依據如SRAM、SDRAM、DRAM等而實現。 而且，RAM 80係被內藏於本實施態樣之資料傳送控制 裝置中爲最佳，其中之一部分或全部可用以外裝。 於圖8中，爲表示RAM80之記憶體圖之一例。如圖8所 示本實施態樣中，RAM80分離爲信頭領域（AR2、AR3、AR4 、AR)和資料領域（AR5、AR7、AR8、AR9)。然後，信息組 之信頭（廣義而言爲控制情報）係收藏於信頭領域，信息組之 資料（ORB、流）係收藏於資料領域。 再者，於本實施態樣中，如圖8所示RAM80之資料領域（ AR5、AR7、AR8、AR9)分離爲 ORB領域（AR5、AR7)和流領 域（AR8、AR9)。 -+5---- (請先閱讀背面之注意事項再填寫本頁) .¾ · -線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498208 A7 B7_ 五、發明說明（13) 而且於本實施態樣中，RAM80分離爲接收領域（AR2、 AR4、AR5、AR9)和發送領域（AR3、AR6、AR7、AR8)。 尙且，ORB(第1層用之第1之資料）係如上所述中的SBP-2用的資料（指令）。另一方面，流（因第1層而引起之上層的 第2層用的第2資料）爲應用層用之資料（依據印表機之印字資 料、CD-RW之讀取/寫入資料、掃描而收取畫像資料等）。 再者，AR1、AR2、AR3中所示的HW(固件）用頁面表領 域、HW用接收信頭領域、HW用發送信頭領域係如圖7所示 之SBP-2核心84爲用以寫入、讀出頁面表、接收信頭或發送 信頭之領域。 而且，就以圖8而言AR4、AR5、AR8、AR9中所示之領 域，是成爲所謂的環緩衝構造。 那麼，圖7的匯流排90(或者匯流排92、94)係接連於應 用者（第1的匯流排）。再者，匯流排95 (或者匯流排96)係用 以控制資料傳送控制裝置，或者用以引導/光之者，電氣 性地連接於用以控制資料傳送控制裝置之器件如CPU (第2 之匯流排）。再者匯流排100(或者匯流排102、104、105、 106、107、108、109)係電氣性地接連於物理層之器件（第3 之匯流排）者。再者，匯流排11 0係電氣性地接連於可隨機 抽取存取之記憶手段RAM80者（第4之匯流排）。而匯流排99 引導/光SBP-2核心84依據固件用以實現SBP-2之信頭情報 或頁面表情報者（第5之匯流排）。 緩衝管理器70之調停電路74係進行自DMAC40、42、44 、CPU界面60、DMAC86、54來的匯流排存取要求之調停。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) · --線· 經濟部智慧財產局員工消費合作社印製 4^ 498208 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明（M) 然後，根據該調停結果，於各匯流排105、107、109、96、 99、94的任一者和RAM80之匯流排間確立資料之經路（於第1 、第2、第3、第5之匯流排之任一者和第4之匯流排間確立 資料經路）。 本實施態樣之其一特徵，爲設有收藏可隨機抽取存取 信息組之RAM80，同時設有相互分離之匯流排90、95、99、 100和用以接連此些之匯流排於RAM80之匯流排1 10之調停電 路74。 再如圖9所示，資料傳送裝置120和應用層之器件124間 的匯流排90、CPU匯流排96、資料傳送控制裝置120和RAM 80間之匯流排1 10可以分離。因此，CPU匯流排96可以只使 用資料傳送之控制。再者，擁有匯流排90，將可進行資料 傳送控制裝置120和應用層之裝置124之間的資料傳送。例 如編入於資料傳送裝置1 20之電子機器爲印表機時，擁有匯 流排90，將可傳送印字資料。其結果，可減輕CPU66之處理 負擔，可提高系統全體之實際傳送速度。再者，以CPU而言 可採用低價之物品，同時作爲CPU96沒有必要使用高速度之 匯流排。因此，可達到電子機器之低價化及小規模化。 3· SBP-2核心（傳送實行電路）之構成 圖10中係表示圖7之SBP-2核心84之構成例。SBP-2核心 8 4係將傳送資料自動地分割爲連串之信息組，用以連續傳 送分割後之連串之信息組之電路，主要是如圖4之A3、圖5 之B 1中所示的信息組傳送藉由固件執行。 主控制電路200係用以控制SBP-2核心84之全體的電路 ^-- (請先閱讀背面之注意事項再填寫本頁) .¾ 訂· _ 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498208 A7 B7 五、發明說明（15) ，含有暫存器 202、204、206、208。 (請先閱讀背面之注音？事項再填寫本頁) 在此，暫存器202、204、206係各資料傳送（固件SBP-2 處理）之啓動指令、中止指令、復始指令用以發行固件（CPU )之暫存器。即係，固件若寫入1於暫存器202，則傳送資料 分割爲連串之信息組開始連I賈傳送處理。然後’於該處理 中，若固件寫入1於暫存器，資料傳送處理被中止，若寫入 1於暫存器206，被中止的資料傳送處理則將再恢復。 暫存器20 8係用以設定頁面表之存在、不存在之暫存器 。即是解析自發送端而來的ORB，判斷發送端之資料緩衝 中不存在頁面表時，寫入1於暫存器208之中。另一方面， 判斷存有之時（圖6A之情形），寫入0於暫存器208之中。 頁面表讀取電路2 1 0係發送端（對方節點）之資料緩衝（記 憶手段）中存有頁面表時，用以進行該頁面表自發送端起讀 取處理之電路。更具體而言，就是頁面表讀取電路2 1 0係向 發送信頭生成電路260指示頁面表之讀取，讀取完成後，向 頁面表生成電路220指不頁面表位址或頁面表尺寸之更新。 經濟部智慧財產局員工消費合作社印製 頁面表生成電路220係於發送端之資料緩衝中不存在頁 面表時，假設性的生成頁面表之電路。更具體而言，就是 若自主控制電路200指示頁面表生成時，則隨著所給予的10 進位法生成頁面表。然後，生成的頁面表介於元件保持電 路230或緩衝界面290進行寫入至RAM之HW用頁面表領域之 處理。 而且，頁面表是否存在，如上所述根據暫存器208之設 定値而判斷。再者，藉由頁面表讀取電路210、頁面表生成 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） «- 498208 A7 B7____ 五、發明說明（16) 電路讀取’又把生成後之頁面表收藏於RAM之HW用頁面表 領域（圖8之AR1)之中。 (請先閱讀背面之注咅？事項再填寫本頁) 於頁面表生成電路220含有的暫存器222，依據自發送 端而來的ORB設定頁境界尺寸。而且，暫存器224、226爲存 有頁面表之時，依據ORB設定被指定後的頁面表位址、頁 面表尺寸（元件數）（參照圖6B)。另一方面，不存在頁面表之 時，設定傳送資料的最前排位址和資料長（參照圖6C)。再 者元件計數器228係頁面表生成之時，進行計算頁面表之元 件數（元件指示器）之處理。 元件保持電路2 30係保持爲SBP-2核心之處理對象的頁 面表元件情報之電路，其含有保持頁面表元件之程序段長 的暫存器232，和保持部分抵銷位址的暫存器234。 傳送實行控制電路240係依據SBP_2核心控制資料傳送（ 流傳送）實行之電路，含有暫存器242、244。然後，暫存器 242係表示現在處理中的頁面表元件之號碼。而於暫存器 242開始資料傳送的頁面表元件號碼爲依據固件而設定。因 此，固件係將可啓動自任意的頁面表元件而來的資料傳送 〇 經濟部智慧財產局員工消費合作社印製 有效負載分割電路250係進行傳送資料分割成有效負載 尺寸之信息組之處理。有效負載25 0含有的暫存器25 2中’ 係依據〇RB設定被指定的最大有效負載尺寸。再者暫存器 2 5 4係表示實際之有效負載尺寸。有效負載分割電路250係 自RAM之HW頁面表領域（圖8之AR1)讀取後，根據於暫存器 2 3 2中保持的頁面表元件之程序段長，和於暫存器2 5 2中設 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498208 A7 B7__ 五、發明說明（17) 定的最大有效負載尺寸，進行有效負載分割處理。 (請先閱讀背面之注意事項再填寫本頁) 發送信頭生成電路260係根據由固件引起設定速度碼或 目的地ID等，進行生成圖4之A 3、圖5之B 1之各要求信息組 信頭之處理。然後，生成的信頭收藏於RAM之HW用發送信 頭領域（圖8之A R 3 )。如此之本實施態樣中，因連續被傳送 的連串要求信息組藉由固件而自動生成之故，所以可大幅 度地減輕固件之處理負擔。 交易控制電路270係接受由環接核心等之外部的電路區 域而來的失誤情報或狀態情報，用以進行交易實行之種種 處理。然後，若交易實行完成，則使交易完成信號Tcomp動 作，而告知頁面表讀取電路2 1 0或有效分割電路25 0。如此 之本實施態樣SBP-2核心並不係用信息組單位，而係用交易 單位來管理資料傳送處理。 分離時間280係於交易開始時，載入分離時間，開始倒 數。然後，計數値爲0時，向交易控制電路270告知時間結 束。 經濟部智慧財產局員工消費合作社印製 緩衝界面290係作爲和圖7之緩衝管理器70之界面而發 揮機能之電路。SBP-2核心84之各區域係介於該緩衝界面 290，將對緩衝管理器70要求向RAM80之存取。 3 .1主控制電路 接著，針對主控制電路200之動作用圖11加以說明。 首先，判斷是否使用已收藏於HW用頁面表領域之頁面 表（步驟S1)，使用之時移動至步驟S5，不使用之時移動至步 驟S2。是否使用已收藏於HW用頁面表領域之頁面表之設定 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498208 A7 B7_______ 五、發明說明（18) ，係用以固件所給予之設定値寫入於所給予之暫存器而加 以實現。 (請先閱讀背面之注咅？事項再填寫本頁) 其次，根據圖10之暫存器208設定値，判斷發送端的資 料緩衝中是否存在頁面表（步驟S 2)。然後，存在之時，對頁 面表讀取電路210指示頁面表之讀取處理啓動（步驟S4)。 然後，頁面表之讀取或生成處理若完成後，對傳送實 行控制電路240指示傳送實行處理（流資料任務）之啓動（步驟 S5) 〇 而且，本實施態樣知頁面表生成電路220係用以如以下 說明之手法生成頁面表。 例如圖12所示，傳送資料之先頭位址SA位於頁境界ΡΒ0 、ΡΒ1間，中止位址ΕΑ位於頁境界ΡΒ4、ΡΒ5間。此時，頁 面表生成電路220係生成頁境界ΡΒ1、ΡΒ4間（第Κ、第L之頁 境界間）之頁面表之元件數成爲1(廣義而言所定數）之假設性 的頁面表。 經濟部智慧財產局員工消費合作社印製 具體而言，分別生成爲先頭位址SA和頁境界ΡΒ1間而成 的X種之頁面表元件（第1之頁面表元件）、頁境界ΡΒ1、ΡΒ4 間而成的Υ種之頁面表元件（第2之頁面表元件）、頁境界ΡΒ4 和中止位址ΕΑ間而成的Ζ種之頁面表元件（第3之頁面表元 件）之3頁頁面表。 但是，傳送資料之先頭位址SA位於頁境界ΡΒ1(第Κ之頁 境界）上之時，無法生成X種之頁面表元件，成爲2頁之頁面 表。再者，傳送資料之終止位址ΕΑ位於頁境界ΡΒ4(第L之頁 境界）上之時，無法生成Ζ種之頁面表，而成爲2頁之頁面表 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 498208 A7 B7___ 五、發明說明（19) 。更且，傳送資料之先頭位址於頁境界ΡΒ0、PB1間，終止 位址EA在頁境界PBO、PB1間或PB1上之時，SA、EA間生成 X種之頁面表元件爲1頁之頁面表。 (請先閱讀背面之注音3事項再填寫本頁) 再者，於本實施態樣中的圖10之有效負載分割電路250 ，於最大有效負載尺寸爲頁境界尺寸的約數之有效負載尺 寸之信息組中，分割傳送資料。即是，以圖1 3而言，最大 有效負載尺寸MaxPLS進行將成頁境界尺寸之約數的信息組 分割。 如此，若把最大有效負載尺寸MaxPLS變爲頁境界尺寸 PBS之約數的話，則如圖13之C1或C2所示，於頁境界PB2或 PB 3，信息組之有效負載似乎還無頁境界。因此，如本實施 態樣即使生成PB1、PB4間之頁面表元件數爲1之頁面表時， 也會遵守不越過頁境界之限制而進行資料傳送。 3.2傳送實行（流任務）控制電路 接著，針對傳送實行控制電路240之動作，用圖14加以 說明。 經濟部智慧財產局員工消費合作社印製 首先，載入暫存器242之啓動元件號碼，於圖10之現行 元件號碼之暫存器242 (步驟S40)。然後，進行現行元件號 碼之頁面表元件自RAM之HW用頁面表領域讀取之處理（步驟 S41)。具體而言，就是傳送實行控制電路240把處理對象之 頁面表元件之讀取向緩衝界面290指示。如此，緩衝界面 29 0係把處理對象之頁面表元件自RAM之HW用頁面表領域 讀取，把頁面表元件之程序段長寫入於暫存器232中，把部 分抵銷位址寫入於暫存器234。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 22 498208 A7 B7 五、發明說明（2C)) 接者’對有效負載分割電路2 5 0指示有效負載分割處理 之啓動（步驟S42)。 (請先閱讀背面之注意事項再填寫本頁) 其次，判斷現在之有效負載元件之處理是否完成（步驟 S43)’未完成時，返回步驟S42。另一方面，完成之時，則 判斷全部之頁面表元件處理是否完成（步驟S44)，未完成時 ’現行元件號碼+ 1後返回步驟S41。 而且，全部之頁面表元件之處理是否完成，係以暫存 器2 2 6之頁面表尺寸除以8而得到的元件數和現行元件號碼 比較結果而判斷。 3.3有效負載分割電路 接著，針對有效負載分割電路25 0之動作使用圖5加以 說明。有效負載分割電路250係如圖13所示於有效負載之信 息組進行分割傳送資料之處理。 經濟部智慧財產局員工消費合作社印製 首先收藏於圖1 0之暫存器之頁面表元件程序段長的殘 留位元數，判斷是否成爲最大有效負載尺寸以上（步驟S 5 1) 。然後，成爲殘留位元數最大有效負載尺寸以上之時，信 息組知有效負載尺寸設定爲最大有效負載尺寸（步驟S5 2)。 一方面，如圖13之C3或C4所示，殘留位元成爲比最大有效 負載尺寸小時，於殘留位元數設定信息組之有效負載尺寸（ 步驟S53)。 有效負載設定後，向發送信頭生成電路260指示交易之 實施處理啓動（發送信頭之生成）（步驟S54)。然後，若依據 自交易控制電路270得到的Tcomp而告知交易之完成，對於 元件保持電路230，指示收藏於暫存器232、234之頁面表元 no 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 498208 A7 __________ B7 五、發明說明（21) 件之程序段長（殘留位元）、部分抵銷位址（先頭位址）之更新 (步驟S55)。 (請先閱讀背面之注咅？事項再填寫本頁) 接著，根據自主控制電路200得來的中止信號（pause)， 判斷是否中止處理（步驟S56)。即是，中止信號（Pause)成爲 動作後中止處理。然後被中止之時，在中止信號（pause)成 爲非動作之條件下，復始處理（步驟S57)。 3.4發送信頭生成電路、交易控制電路 接著，針對發送信頭生成電路260、交易控制電路270 使用圖16加以說明。 首先，生成要求信息組，寫入（步驟S61)於HW用發送信 頭領域（圖8之AR3)。具體而言即是如圖4之A3中於發送端發 送資料之時，光要求（區域光要求）信息組之信頭寫入於HW 用發送信頭領域。另一方面，如圖5之B 1所示自發送端接收 資料時，或讀取頁面表時，引導要求信息組之信頭寫入於 HW用發送信頭領域。 接著，使傳送之啓動信號（HWSUrt)成爲動作指示傳送 開始（步驟S62)，等待發送端來的ACK之接收（步驟S63)。 經濟部智慧財產局員工消費合作社印製 其次，發送信息組爲引導要求信息組之時，判斷是否 待解決的（步驟S65)，ACK完成時，移動至步驟S72使成中止 失誤狀態。另一方面，ACK待解決時，指示分離時間之啓 動（步驟S66)，等待應答信息組之接收（步驟S67)。 之後，判斷應答信息組之接收是否爲最佳（步驟S 68)， DEC之時，等待再次接收應答信息組，爲最佳之時，移動至 步驟S69，而爲其他之時，移動至步驟S5 7使成中止失誤之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 54 498208 A7 B7 ___ 一 五、發明說明（22) 狀態。然後’移動至步驟S 6 9時’指不停止分離時間，使信 號Tcomp成爲動作，更新傳動資料之指示器（步驟S70)。 (請先閱讀背面之注意事項再填寫本頁) 另一方面，發送信息組爲光要求信息組之時，首先， 判斷ACK是否待解決（步驟S71)。然後，ACK待解決之時， 移動至步驟S66，ACK完成時，移動至S70，除此以外之時 ，移至步驟S72後，使成爲中止失誤之狀態。 而且，移動至步驟S72後，處理成爲中止失誤之時，以 處理被重始之條件，移動至步驟S62(步驟S73)。即是，此時 再利用已寫入於HW用發送信頭領域之發送信頭，再次啓動 傳送。 4. HW(硬體）傳送和FW(固件）傳送之調停 經濟部智慧財產局員工消費合作社印製 若依據以上本實施態樣的話，如圖4之A 3或圖5之B 1所 示的傳送處理依據固件自動實行。即是，固件若指示信息 組之連續傳送之啓動（寫入1於圖10之暫存器202)，如此， SBP-2核心84則依據頁面表之讀取或生成處理、有效負載分 割處理、發送信頭之生成處理、各信息組之傳送啓動處理 、失誤處理自動實行。自動傳送連串之信息組。依此，頁 面表部分的傳送資料（用ORB之引導指令或光指令指定尺寸 的傳送資料），爲分割成連串信息組後而自動傳送。然後， 若全部之信息組傳送完成時，使用插入來告知固件。隨之 ’固件發行HW傳送啓動指令後，只等待連續信息組傳送完 成即可。其結果，可減輕固件之處理負擔，大幅地提高資 料傳送控制裝置之實際傳送速度。
而且’除了指示此些之連續信息組傳送（HW傳送）之HW
r\r "ZtT 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 498208 A7 B7 五、發明說明（23) 傳送啓動指令以外，也有指示單一信息組之FW傳送啓動指 令（第2啓動指令）由固件發行。例如，自對方節點傳送出來 的要求信息組時，對應於該要求信息組之應答信息組有必 要傳送至對方節點。此時’固件發行用以傳送該應答信息 組的FW傳送啓動指令。然後，應答信息組係對方節點之分 離時間爲超過時間之前，沒有執行傳送不行。隨之，固件 係受取要求信息組之後，有必要儘早發行FW傳送啓動指令 傳送應答信息組。 但是，若一旦啓動HW傳送（連續信息組傳送）時，則至 全部之信息組之傳送完成止，其等待時間非常長。因此， 等待HW傳送完成之期間，對方節點之分離時間爲時間中止 等之不良狀況有可能產生。 在本實施態樣中，於HW傳送期間發行FW傳送啓動指令 時，等待於H W傳送的一個交易（或者一個信息組傳送）完成 後，進行許可FW傳送（藉由FW傳送啓動指令傳送信息組）之 調停。 例如圖1 7中，以Ε 1而言，依據發行H W傳送啓動指令， 如Ε2所示啓動HW傳送。此時若如Ε3所示地發行FW傳送啓動 指令時，則如Ε4所示地等待交易4完成後，藉由FW傳送進 ί了一個信息組傳送。然後’ F W傳送完成時，如Ε 5所示再次 啓動HW傳送。 所以，FW傳送可被插入至HW傳送之進行中，不用等待 HW傳送完成，即可實行FW傳送。因此，可以防止如等待 FW傳送時，對方節點之分離時間爲中止時間之不良狀況。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂·- •丨線· 498208 A7 ----- B7 五、發明說明（24) 再者，如圖17之E4所示，因等待一個交易完成後，而 進行FW傳送，所以，不會於HW傳送中產生失誤等之不良狀 況。 (請先閱讀背面之注意事項再填寫本頁) 而且，一個交易完成後，到開始下一個交易之期間， 下層之環核心或PHY器件比SBP-2核心沒有被佔有。因此， 於該期間若插入FW傳送處理的話，利用比SBP-2沒有被佔有 之環核心或PHY器件，可成傳送信息組之良好狀況。 尙且’於上述中，針對等待一個交易（要求信息組和對 應該於該要求信息組之應答信息組）完成後，即進行FW傳送 之時’有做出說明’但是，也可等待一個信息組傳送完成 後，即進行FW傳送。 4.1調停電路之構成及動作 接著’針對本實施態樣之調停電路之構成及動作具體 地說明。 於圖18中，係表示圖7之DMAC40之詳細構成例。 以圖18而言，DMAC40係含有調停電路400、存取要求 發生電路410、位址發生電路420和存取要求實行電路430。 經濟部智慧財產局員工消費合作社印製 在此，調停電路400係執行HW傳送和FW傳送之電路。 更具體而言，就是於HW傳送之實行中，發行FW傳送啓動指 令時，等待於HW傳送中的一個交易（或者一個的信息組傳送 )完成，依據FW傳送啓動指令進行許可信息組傳送之調停。 例如，CPU(固件）發行HW傳送啓動指令（第1之啓動指） ，寫入1於暫存器202，依據SBP-2核心84(傳送實行電路）啓 動HW傳送。然後，如圖16之步驟S63所示，SBP-2核心84係
ZT 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498208 A7 B7 _ 五、發明說明（25) 於每要求各信息組（交易）之傳送開始時，HWStart(第1之啓 動信）當作1。 (請先閱讀背面之注意事項再填寫本頁) 另一方面，CPU發行FW傳送啓動指令（第2之啓動指令） ，若寫入1於暫存器440時，FW傳送的開始則被要求， FWStart(第2之啓動信號）成爲動作。 然後，調停電路400係接受此些的HWStart、FWStart或 自環核心來的Comp、NotComp、SelfID，進行調停處理。 存取要求發生電路410係接受自緩衝管理器70來的讀出 承認信號之RACK或自FIFO30來的FULL，讀出要求之RREQ 輸出至緩衝管理器70。 位址發生電路420係接受自調停電路400來的 HWDMARun、RealGo、自緩衝管理器70來的RDATA等，發 生RAM80之讀出位址的RADR。 存取要求實行電路430係接受自調停來的RealGo、自 FIFO30來的EMPTY、自環核心來的各種控制信號，進行實 行存取要求之處理。 於圖19A、圖19B、圖20中係表示調停電路400之狀態遷 移圖。 經濟部智慧財產局員工消費合作社印製 以圖19A而言，於狀態S00中呈HWRequested = 0。然後’ 該狀態中，若HWStart=l而且SelfID(自我識別期間信號）=〇時 ，則以下一個時鐘移至狀態S01，即HWRequested=l。 再者，以圖19B而言，於狀態S10中呈FWRequested = 0。 然後，該狀態中，若FWStart=l而且SelfID(自我識別期間信 號）=〇時，則以下一個時鐘移至狀態S11，即FWRequested=l 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498208 A7 B7 _ 五、發明說明（26) 。即是，若不是在自我識別期間中時，成爲FWStart=l時， 則爲指示要求FW傳送之信號的FWRequested成爲1。 (請先閱讀背面之注意事項再填寫本頁) 以圖20而言，於狀態S20中，HWGo、HWDMARun、 FWDMARun、HWComp、FWComp、HWNotComp、 FWNotComp成爲 0 o 於狀態S20中，HWRequested=l(圖19A之狀態SOI)而且若 FWRequested = 0時，則以下一個時鐘移至狀態S21，HW傳送 被啓動之信號呈HWGo=l。然後，以下一個時鐘使HWG〇 = 0 、HWDMARun=l(狀態 S22)。 接著，若自環核心來的傳送完成信號之Comp = l時，則 以下一個時鐘使HWGomp=l、HWDMARun = 0(狀態S23)。另 一'方面，若傳送沒有正確地完成指不信號呈NotComp = l時， 貝丨J以下一個時鐘使HWNotComp=l、HWDMARun=l(狀態S24) 〇 另一方面，於狀態於狀態S20中，若HWReQuested=：l(圖 19B之狀態S11)，則以下一個時鐘移至狀態S25，FW傳送被 啓動之信號呈HWGo=l。然後，以下一個時鐘使HWG〇 = 0、 HWDMARun=l(狀態 S26)。 經濟部智慧財產局員工消費合作社印製 接著，Comp=l時，則以下一個時鐘使HWGomp=l、 HWDMARun = 0(狀態S27)。另一方面，若呈 NotComp=l 時， 則以下一個時鐘使 HWNotComp=l、HWDMARun=l(狀態 S28) 〇 接著，用圖2 1、圖2 2、圖2 3之時間波形圖說明調停電 路400之動作。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498208 A7 B7___ 五、發明說明（27) 圖21係HWStart(第1啓動信號）比FWStart(第2啓動信號） 先成爲動作時的時間波形圖。 (請先閱讀背面之注音3事項再填寫本頁) 圖21之F1中所示地自SBP-2核心來的HWStart成爲1時’ 如F2所示HWRequested=19(圖19A之狀態S01)。結果’如F3所 示HWGo = l(圖20之狀態S21)，F4所示對位址發生電路420、 存取要求實行電路430輸出的RealGo=l。因此，藉由位址發 生電路420、存取要求實行電路430開始HW傳送處理。 若HWGo = l時、如F5所示，對位址發生電路420輸出的 HWDMARun=l(狀態S22)。然後，交易（信息組傳送）完成’ F6所示的自環核心來的完成信號Comp=l時，則成F7、F8所 示 HWComp=l、HWDMARun = 0(狀態 S23)。然後，如 F9所示返 回 HWRequested = 0(圖 19A之狀態 S00)。 另一方面，於HW傳送中發行FW傳送啓動指令時，即是 ，如 F10 所示於 HWStart=l 後 Comp = l 前 FWStart二1時，如 F11 所示FWRequested=l(圖19B之狀態S11)。但是，此時如F12所 示，不直接成爲FWGo=l。然後，如F7所示HWComp = l後， 則成爲F13所示FWGo=l(狀態S25)、F14所示RealGo=l。 經濟部智慧財產局員工消費合作社印製 若FWGo=l時，如F16所示，對暫存器440(暫存器46)輸 出的FWDMARun=l。因此，返回FWDMARun = 0止，依據CPU 屏蔽對暫存器440的寫入。 然後，若如F17所示完成信號爲Comp=l時，則如F18、 F19 所示成爲 FWComp=l、FWDMARun = 0(狀態 S27)。接著， 如F20所示返回FWRequested = 0(圖19B之狀態S10)。然後，如 F21所示再次啓動HW傳送。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） - 經濟部智慧財產局員工消費合作社印製 498208 A7 ___ B7___ 五、發明說明（28) 如以上所示之本實施態樣中，成爲HWStart=l後成爲 FWStart=l時，先啓動HW傳送，於HW傳送中的一個交易完 成後，啓動FW傳送。然後，FW傳送完成後，再次啓動HW 傳送。 圖22係HWStart和HWStart同時成爲動作時的時間波形圖 〇 如圖22之Gl、G2所示HWStart和HWStart同時成爲1時， 如G3所示優先FW傳送。這些於圖20之狀態S20、S21中明顯 地記載著，又如圖22之G4所示FWRequested=l時， HWRequested不依存0或1，成爲FWGo=l。然後，如G5所示 於FW傳送完成後，如G6所示啓動HW傳送。 如以上之本實施態樣中，HWStart和HWStart同時成爲1 時，優先啓動FW傳送。如此，對於自對方節點來的要求信 息組可直接返回應答信息組。 圖2 3係FWStart比HWStart先成爲動作時之時間波形圖。 如圖22之HI、H2所示FWStart比HWStart先成爲1時，首 先，如H3所示優先FW傳送。然後，如H4所示依據FW傳送 一個信息組完成後，如H5所示啓動HW傳送。 如以上之本實施態樣中，FWStart=l成爲後HWStart=l成 爲時，優先啓動FW傳送，於FW傳送完成後，啓動HW傳送 。如此，對於自對方節點來的要求信息組可直接返回應答 信息組。 4.2HW用信頭領域、一般訊頭領域間之位址切換 於本實施態樣中，信頭領域（控制情報領域）分離爲如圖 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂---------線 — (請先閱讀背面之注意事項再填寫本頁) 498208 A7 B7__ 五、發明說明（29). (請先閱讀背面之注意事項再填寫本頁) 8之AR2、AR3所示由SBP-2核心寫入信頭（控制情報）之HW用 信頭領域（第2之控制情報領域），和AR4、AR6中所示由固件 或環核心寫入信頭之一般信頭領域（第1之控制情報領域）。 如此，於SBP-2核心設置專用的HW用信頭領域，SBP-2 核心係可以把連續生成的信頭寫入於H W用信頭領域。因此 ，SBP-2核心之處理或電路可爲簡化。即是，HW用信頭領 域和一般之信頭領域若沒被分離的話，則SBP-2核心生成的 信頭和除此之外的信頭於信頭領域中混在一起。如此’信 頭之寫入時的位址控制爲複雜，產生需增大SBP-2核心之電 路規模問題。如本實施態樣，於SBP-2核心設置HW用信頭 領域的話，可解決此問題，同時達到SBP-2核心電路之小規 模化。 然後，於本實施態樣中，圖1〇之位址發生電路420爲根 據調停電路400得到之調停結果的信號HWDMARun ’切換發 生H W信頭領域和一般的信頭領域中的任一位址。 經濟部智慧財產局員工消費合作社印製 更具體而言，即是例如圖24中所示，HWDMARun=l時（ HW傳送時），，指示器PTR設定於HW用發送信頭領域（AR3) 。然後，以更新指示器PTR，由SBP-2核心發生被生成的發 送信頭之寫入位址。 另一方面，HWDMARun = 0時（不HW傳送時），指示器PTR 設定於發送信頭領域（AR6)，切換指示器PTR。然後’以更 新指示器PTR，由固件等發生生成的發送信頭之寫入位址。 如以上所述之本實施態樣中，只利用自調停電路4〇〇來 的信號HWDMARun之簡易手法’使HW用信頭領域和一般信 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -- 經濟部智慧財產局員工消費合作社印製 498208 A7 B7 五、發明說明（） 頭領域間之位址切換可成功。所以，如此之位址切換’對 於SBP-2核心專用之HW用信頭，成爲SBP-2核心可連續寫入 生成的信頭。該結果，被連續傳送之連串信息組的信頭容 易藉由硬體生成。 5.資料領域之分離（對〇RB領域和流領域之分離） 於本實施態樣中，把圖7之RAM80(信息組記憶手段）如 圖8所示分離爲信頭領域（AR2、AR3、AR4、AR6)和資料領 域（AR5、AR7、AR8、AR9)，同時把資料領域分離爲〇RB領 域（AR5、AR7)和流領域（AR8、AR9)。 即是，RAM分離爲信頭領域和資料領域，固件可從信 頭領域連續讀出信頭，連續寫入信頭於信頭領域中。因此 ，有可以減輕一些固件之處理負擔之利點。但是，從資料 傳送高速化之觀點來看，可知光是分離信頭領域和資料領 域並不十分充分。 例如圖25 A中，信息組分離爲信頭和資料，信頭1、2、 3收藏於信頭領域中、資料1、2、3收藏於資料領域中。 在此，資料係如上述有SBP-2(第1之層）用的ORB(第1之 資料），和爲上層之應用層（第2之層）用的流。因此，RAM只 分離信頭領域和資料領域的話，如圖25A之Dl、D2、D3所 示，成爲ORB和流混在於資料領域中。 因此，例如自RAM傳送流於應用層之器件時，需要下 列之處理。即，首先，資料指示器設定於D 1之位置讀出流 11、1 2、1 3，接著資料指示器變更至D2的位置讀出流2 1、 22、23。之後，資料指示器變更至D3之位置讀出流31、32 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 〇〇 〇〇 --------------------訂----- (請先閱讀背面之注意事項再填寫本頁) I I---------1----------- 498208 A7 B7 ____ 五、發明說明（31) λ33° (請先閱讀背面之注意事項再填寫本頁) 如此，單是把RAM分離爲信頭領域和資料領域，對應 用層之器件傳送流時，需要繁雜地切換控制資料指示器之 位置，而引來處理之複雜化獲大規模等事態。再者，因不 能自資料領域連續讀取流，所以無法提升資料傳送控制裝 置之實際傳送速度。 另一方面，於圖25中，資料領域分離爲ORB領域和流領 域。如此的話，固件可自ORB領域連續讀出0RB1、2、3。 再者，利用前述之SBP-2核心84之機能不用介於固件之間可 自RAM之流領域連續讀出流1 1〜33，而且將可向應用層之 器件傳送。即是，如圖26所示，對方節點123(例如個人電腦 )和應用層之器件（例如印表機之進行印字處理的器件）之間 ，沒有夾雜固件（CPU) 66，即可高速地傳送流（例如印字資 料）。該結果和圖25 A相比，可顯著地減輕固件之處理負擔 ，同時資料傳送可飛躍地進入高速化。 經濟部智慧財產局員工消費合作社印製 而且，不僅資料傳送控制裝置1 20接收流時，發送流時 也把資料領域分離爲發送ORB領域（圖8之AR7)和發送流領域 (AR8)，以達到資料傳送之高速化。即是，如圖26之方向 DR1中所示，不僅自對方節點123傳送流至應用層之器件124 (自節點）時，於如DR2中所示的自應用層之器件124傳送流 至對方節點1 23之時也可以，而達到資料傳送之高速化。 6.利用交易標籤的寫入領域之切換 於IEEE 1 3 94中，作爲用以識別各交易之情報而言’係 使用被稱爲交易標籤tl者。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^4 498208 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（32) 即是，交易之要求節點係把於要求信息組含有的交易 標籤11，發送至應答節點。然後，接收到該要求信息組之 應答節點係把於應答節點含有的和上述一樣的11，返送到 要求節點。要求節點搜查返送回之應答信息組中含有之11 ’其中之應答信息組係可確認對應於本身要求的交易之應 答。 交易標籤11若與應答節點之關係爲獨特的話，那就相 當充分了。更具體而言，例如要求節點ND1對應答節點ND 2 發行tl=TNl之交易時，該交易爲完成之間，要求節點ND1對 應答節點ND2，無法發行添加了 tl=TNl之其他交易。即是， 各交易由交易標籤tl、來源ID、目的地ID獨特地被特定。 相反的說，則交易標籤11係限於遵守上述之制約，可使用 任何値，其他之節點係任何tl也無法接受。 要求節點發送要求信息組，等待應答信息組的返送時 ，於應答信息組返送回來時候執行的處理，也有已經決定 之情形。本實施態樣係著眼於上述之交易標籤11之性質， 採用下述之手法。 即是，如圖27所示，對於啓動交易之要求信息組發送 至應答節點時，要求信息組中含有的交易標籤tl (廣義而言 即交易識別情報）之中，含有於應答信息組之返送時指示應 進行處理之指示情報。然後，自應答節點接收應答信息組 時，按照tl中含有的指示情報實行處理。 如此的話，當應答信息組返送回來時，與固件無關， 可根據tl中含有之指示情報藉由SBP-2核心84等之硬體而實 (請先閱讀背面之注意事項再填寫本頁) 訂----- 缴丨 ·! 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498208 A7 B7_ 五、發明說明（33) 行處理。因此，可減輕固件之處理負擔，同時，可達到資 料傳送之高速化。 (請先閱讀背面之注意事項再填寫本頁) 更具體而言，即是，本實施態樣中，由應答節點接收 應答信息組時，於依據11中含有之指示情報而被指示的領 域中，收藏有該應答信息組。 即是，如圖27所示的交易標籤tl之位元5、4 ’作爲代表 指示情報之位元需事先做好預約。 然後，返送回來的應答信息組寫入於HW(硬體）用領域 時，要求信息組之tl的位元5設定爲0，發送至應答節點。另 一方面，返送回之應答信息組寫入FW(固件）用領域中之時 ，要求信息組織tl的位元5設定爲0，發送至應答節點。 再者，返送回的應答信息組寫入於流領域時，要求信 息組織11的位元4設定爲1，發送至應答節點。另一方面，返 送回的應答信息組寫入於ORB領域時，要求信息組之T1的 位元4設定爲0，發送至應答節點。 如此的話，當應答信息組返送回之時’如圖2 8所示， 應答信息組之信頭、資料被寫入於RAM之各領域之中。 經濟部智慧財產局員工消費合作社印製 即是，tl = ix X X X X (X爲自由之意）時，應答信息組 之信頭、資料係寫入於RAM之各領域中，tl=〇x X X X X時 ，寫入於FW用接收信頭領域中。
再者，11 = 1 1 X X X X時，應答信息組係寫入於H W用接 收流領域中，11 = 1 0 X X X X時，則寫入於H W用頁面表領域 之中。再者，11 =〇 1 X X X X時，應答信息組織資料係寫入 於FW用接收流領域之中，tl =00 X X X X時，則寫入於FW ---36- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498208 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（34) 用接收ORB領域中。 如此，不介於固件，可由應答信息組之信頭、資料自 動地寫入於RAM之各領域中。然而，進行把應答信息組寫 入於RAM之處理的硬體構成可簡化，達到資料傳送控制裝 置之小規模化。 再者，如圖25B之說明，因可成爲自動的把信息組寫入 於信頭領域、ORB寫入於ORB領域、流寫入流領域中，所以 可達到硬體處理的簡化及資料傳送之高速化。 6.電子機器 接著，針對含有本實施態樣之資料傳送控制裝置之電 子機器之例說明。 例如圖29 A所示爲電子機器之一的印表機之內部方塊圖 ，圖30A爲其外觀圖。CPU(微電腦）510爲執行全體系統之控 制等。操作部511爲讓使用者操作印表機之部分。R0M5 16 中收藏有控制程式、文字圖形等，RAM518作爲CPU510之作 業領域而發揮機能。顯示面板5 1 9爲將印表機之動作狀態告 知使用者。 PHY裝置502介於資料傳送控制裝置500，個人電腦等之 其他節點傳來的印字資料係經過匯流排504直接送至印字處 理部5 1 2。然後，印字資料係經印字處理部5 1 2加以實施處 理，依據由印表機信頭等形成之印字部（輸出資料用之裝置） 5 14於紙上印字後，輸出此紙。 圖29B所示爲電子機器之一的掃描器之內部方塊圖，圖 30B爲其外觀圖。CPU520爲執行全體系統之控制等。操作部 ilil-------§ (請先閱讀背面之注意事項再填寫本頁) 訂----- 線丨 •丨 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 498208 A7 B7 五、發明說明（35) 521爲讓使用者操作掃描器之部分。r〇M526中收藏有控制 程式，RAM528作爲CPU520之作業領域而發揮機能。 依據由光源、光電變換器等而成之畫像讀取部（讀取資 料用之裝置）5 22讀取原稿之畫像，讀取後之畫像之資料係 藉由畫像處理部5 24處理。然後，處理後之畫像經過匯流排 505直接送至資料傳送控制裝置500。資料傳送控制裝置500 係用該添加信頭等於該畫像資料中，而生成信息組，經過 PHY裝置502發送至個人電腦等之其他的節點。 圖29 C所示爲電子機器之一的CD-RW驅動器之內部方塊 圖，圖30C爲其外觀圖。CPU530爲執行全體系統之控制等。 操作部531爲讓使用者操作CD-RW之部分。ROM536中收藏有 控制程式，RAM5 3 8作爲CPU530之作業領域而發揮機能。 依據由雷射、驅動器、光學元件等而成的讀取&寫入部 (讀取、記憶資料用之裝置）5 3 3讀取自CD-RW532傳出的資料 ，輸入於信號處理部5 34，施行錯誤訂正等的所給予之信號 處理。然後，被施行信號處理之資料經過匯流排506直接傳 送至控制裝置500。資料傳送控制裝置500係用添加信頭等 於該資料中，而生成信息組，經過PHY裝置5 02發送至個人 電腦等之其他的節點。 另一方面，PHY裝置502介於個人電腦資料傳送裝置500 ，自其他之節點傳來的資料經過匯流排5 0 6直接傳送至信號 至信號處理部5 3 4，然後依據信號處理部5 3 4施行該資料所 給予之信號處理，依據讀取部&寫入部5 3 3記憶C D - R W 5 3 2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
OQ (請先閱讀背面之注音3事項再填寫本頁)
498208 A7 _ B7___ 五、發明說明（36) 而且，以圖29A、圖29B、圖29C而言，除了 CPU510、 5 20、5 30以外，也可以另外設置資料傳送裝置500中用以資 料傳送控制的CPU。 (請先閱讀背面之注意事項再填寫本頁) 再者，圖29A、圖29B、圖29C中RAM501(相當於圖7之 RAM80)設置於資料傳送控制裝置500之外部，RAM501也可 以內藏於資料控制裝置500。 本實施態樣之資料傳送控制裝置於電子機器中使用， 可高速傳送資料。因此，使用者藉由個人電腦等執行列印 時，可以較少推移時間而完成印字。再者，對掃描器指示 畫像取入之後，用較少推移時間可讀取畫像使使用者觀看 ，或對CD-RW的寫入可高速地進行。並且，例如一個主系 統可成爲容易地使用接續多數電子機器、接續多數之主系 統之電子機器。 再者，本實施態樣之資料傳送控制裝置於電子機器中 使用，可減輕於CPU上動作的固件之處理負擔，而可使用低 價之CPU或低速之匯流排。而且，也可達到資料傳送控制裝 置之低價化、小規模化之目的。 經濟部智慧財產局員工消費合作社印製 並且，以可適用本實施態樣之資料傳送控制裝置而言 ，上述之例以外也有各種光碟驅動器（CD-ROM、DVD)、光 磁碟驅動器（MO)、硬碟驅動器、TV、VTR、影像顯示攝影 機、音響機器、電話機、投影機、個人電腦、電子記事本 ，字處理機等。而且，本發明不限於本實施態樣，在本發 明之要旨範圍內可變化各種實施。 例如，本發明之資料傳送控制裝置之構成係希望如圖7 on 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498208 A7 B7 五、發明說明（37) 所示之構成，但並不限定於此。 (請先閱讀背面之注音？事項再填寫本頁) 再者，傳送實行電路（SBP-2核心）之構成如圖10所示爲 最佳，但並不限定於此，至少處理手段（固件）發行第之啓動 指令（HW啓動指令）時，傳送資料分割爲連串之信息組，若 有用以連續傳送之電路即可。例如傳送實行電路係含有頁 面表讀取電路、頁面表生成電路、有效負載分割電路、傳 送實行電路、發送信頭生成電路（控制情報生成電路）等之電 路區爲最佳，但是，沒有含有此些電路區之一部分而構成 也可以。 再者，調停電路之調停手法也於圖2 1、圖2 2、圖2 3等 中說明之手法爲最佳，但並不限於此。 再者’丨§息組之分離手法、fg息組記憶手段之封各領 域的信息組寫入手法、讀出手法也不限於於圖8、圖2 5 B之 說明。 再者，第1之資料係交易層用的資料、第2之資料係應 用層用的資料爲最佳，但本發明之第1、第2之資料並不限 定於此。 經濟部智慧財產局員工消費合作社印製 再者，本發明係特別希望適用於IEEE 1 3 94規格中之資 料傳送，但並非限定於此。例如根據和IEEE 1 3 94同樣之思 想之規格或於IEEE 1 3 94發展出之規格，也可適用於本發明 【圖面之簡單說明】 第1圖係針對IEEE1 394之層構造之示圖。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498208 A7 B7_ 五、發明說明（38) 第2圖係用以說明SBP-2之示圖。 第3圖係用以說明SBP-2之資料傳送之槪略之示圖。 (請先閱讀背面之注意事項再填寫本頁) 第4圖係用以說明資料（流）由發送端傳送至標的之時的 指令處理之示圖。 第5圖係用以說明資料（流）由發送端傳送至標的之時的 指令處理之示圖。 第6圖A、第6圖Β、第6圖C係用以說明頁面表之示圖。 第7圖係表示本實施態樣之資料傳送控制裝置之構成例 之示圖。 第8圖係用以說明RAM(信息組記憶手段）之分離（分割） 手法之示圖。 第9圖係用以說明本實施態樣之資料傳送之手法之示圖 〇 第10圖係表示SBP-2核心（傳送實行電路）之構成例之示 圖。 第11圖係用以說明主控制電路之動作之流程圖。 第12圖係用以說明頁面表之生成手法之示圖。 第1 3圖係用以說明信息組之有效負載分割手法之示圖 經濟部智慧財產局員工消費合作社印製 〇 第1 4圖係用以說明傳送實行控制電路之動作之流程圖 〇 第1 5圖係用以說明有效負載分割電路之動作之流程圖 〇 第1 6圖係用以說明發送生成電路、交易控制電路之動 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 44 498208 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（39) 作之流程圖。 第17圖係用以說明HW傳送、FW傳送之調停手法之示圖 〇 第1 8圖係表示含有本實施態樣之調停電路D M A C之構成 例之示圖。 第19圖A、第19圖B係用以說明調停電路動作之狀態遷 移圖。 第20圖係用以說明調停電路動作之狀態遷移圖。 第21圖係FW Start比H WS tart先成爲動作時之時間波形圖 〇 第22圖係FWStart與HWStart同時成爲動作時之時間波形 圖。 第23圖係HW Start比FWS tart先成爲動作時之時間波形圖 〇 第24圖係用以說明根據由調停電路得到的HWDMARun ，切換發生HW用信頭領域位址或一般狀況下之信頭領域位 址之任一位址，其手法之示圖。 第25圖A、第25圖B係用以說明把資料領域分離爲ORB 領域和流領域’其手法之不圖。 第26圖係表示對方節點和應用層裝置之間的流傳送之 情況示圖。 第27圖A、第27圖B係用以說明交易標籤之示圖。 第28圖係用以說明利用交易標籤，把信息組的信頭、 資料（ORB、流）寫入於RAM之各領域的手法之示圖。 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ϋ ο— ·ϋ ϋ ϋ i^i ϋ .^1 ϋ emme ί ϋ ϋ 1 a^i ϋ jrrJ· ϋ ·ϋ .1 ϋ ·ϋ ϋ I ϋ - ί ^ ί (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 498208 A7 __B7 五、發明說明（4Q) 第29圖A、第29圖B、第29圖C係各種之電子機器內部之 方塊圖。 第30圖A、第30圖B、第30圖C係各種之電子機器之外觀 圖。 【圖號說明】 10 PHY界面 20 環核心 22 暫存器 30 FIFO(ATF) 32 FIFO(ITF) 34 FIFO(RF) 40 DMAC(ATF 用） 42 DMAC(ITF 用） 44 DMAC(RF 用） 46 暫存器 50 出入埠界面 52 FIFO(PF) 54 DMAC(PF 用） 56 暫存器 60 CPU界面 62 位址解碼器 63 資料同步化電路 64 插入控制器 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
498208 經濟部智慧財產局員工消費合作社印製 A7 _ B7_五、發明說明（41) 65 要因暫存器 66 CPU 68 時鐘控制電路 70 緩衝管理器 72 暫存器 74 調停電路 76 定序器 8 0 RAM(信息組記憶手段） 84 SBP-2核心（傳送實行電路） 86 DAMAC(SBP-2 用） 90、92、94 匯流排（第1之匯流排） 95、96 匯流排（第2之匯流排） 99 匯流排（第5之匯流排） 100 、 102 、 104 、 105 、 106 、 107 、 108 、 109 匯流排（第3之匯流排） 110 匯流排（第4之匯流排） 120 資料傳送控制裝置 122 PHY器件 123 對方節點 124 應用層之器件 200 主控制電路 202、204、206、208 暫存器 210 頁面表讀取電路 220 頁面表生成電路 (請先閱讀背面之注意事項再填寫本頁) --------訂---------線—▲ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 44 498208 A7 _ B7 五、發明說明（42) 經濟部智慧財產局員工消費合作社印製 222、 224、226 暫存器 228 元件計數器 230 元件保持電路 232、 234 暫存器 240 傳送實行（流任務） 242 ^ 244 暫存器 250 有效負載分割電路 252、 254 暫存器 260 發送信頭生成電路 270 交易控制電路 280 分離時間 290 緩衝界面 400 調停電路 410 存取要求發生電路 420 位址發生電路 430 存取要求實行電路 440 暫存器。 ϋ Bi·· ϋ- ϋ·· ί iBn ΙΒ1 ϋ I- I I i^i n ϋ a^i 一。、 ϋ —ϋ I ·1 I a^i I I 11 1§ mmmmmm l^i I i^i n 1^1 1ϋ ϋ ϋ ϋ i^i —ϋ ϋ ϋ I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4

Claims (1)

  1. 498208 A8 B8 C8 D8 六、申請專利範圍 修正 補充 第89·1 2 1401號專利申請案 中文申請專利範圍修正本___________ (請先閱讀背面之注意事項再填寫本頁) 民國90年6月修正 1 . 一種資料傳送控制裝置，係屬於接連於匯流排之多 數節點間之用以資料傳送的資料傳送控制裝置，其特徵爲 :具有發行藉由硬體指示連續信息組傳送之第1啓動指令之 處理手段爲之時，將傳送資料分割爲連串信息組，實·行連 續傳送被分割後之連串信息組處理之傳送實行電路、 及依據上述傳送實行電路實行連續信息組傳送處理間 ，發行指示信息組傳送之第2啓動指令之處理手時’等待 連續信息組中的一個交易或者一個信息組傳送完成後，依 據上述第2之啓動指令允許信息組傳送之調停電路。 2.如申請範圍第1項之資料傳送控制裝置，其中上述傳 送實行電路是至少含有下述中之一個特徵：對方節點之記 憶手段中存有頁面表之時，該頁面表由對方節點讀取之頁 面表讀取電路、 及於對方節點之記憶手段中不存有頁面表之時，根據 頁境界生成假設之頁面表之頁面表生成電路、 經濟部智慧財產局員工消費合作社印製 及於有效負載尺寸之信息組中分割傳送資料之有效負 載分割電路、 及控制資料傳送之實行之傳送資料實行控制電路、 及生成發送至對方節點之要求信息組之控制情報之控 制情報生成電路。 3 .如申請範圍第1項之資料傳送控制裝置，其中上述調 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -ι _ 498208 經濟部智慧財產局員工消費合作社印製 Α8 Β8 C8 D8 六、申請專利範圍 停電路爲接受依據上述傳送實行電於傳送求時將 成爲動作之第1啓動信號、依據上述第2之啓動指令於傳送 開始要求時將成爲動作第2啓動信號、及傳送完成時將成爲 動作之完成信號，於上述第1啓動信號成爲動作後上述第2 啓動指令也成爲動作時，藉由上述第1啓動信號先啓動傳送 處理，於上述完成信號成爲動作後，依據上述第2啓動信號 啓動傳送處理。 4.如申請範圍第1項之資料傳送控制裝置，其中上述調 停電路爲接受依據上述傳送實行電路於傳送開始要求時將 成爲動作之第1啓動信號、依據上述第2之啓動指令於傳送 開始要求時將成爲動作之第2啓動信號、及傳送完成時將成 爲動作之完成信號，於上述第1、第2啓動信號同時成爲動 作時，藉由上述第2啓動信號優先傳送處理。 5 .如申請範圍第1項之資料傳送控制裝置，其中上述調 停電路爲接受依據上述傳送實行電路於傳送開始要求時將 成爲動作之第1啓動信號、依據上述第2之啓動指令於傳送 開始要求時將成爲動作第2啓動信號、及傳送完成時將成爲 動作之完成信號，於上述第2啓動信號成爲動作後上述第1 啓動指令也成爲動作之時，依據上述第2啓動信號先啓動傳 送處理，於上述完成信號成爲動作後，藉由上述第1啓動信 號啓動傳送處理。 6.如申請範圍第1項之資料傳送控制裝置，其中復具有 :擁有收藏信息組之控制情報之控制情報領域、收藏信息 組資料之資料領域的可隨機抽取存取之信息組記憶手段、 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -2- -----------·裝--- (請先閱讀背面之注意事項再填寫本頁) --訂---------. 498208 A8 B8 C8 D8 六、申請專利範圍 修正'補充 發生對上述信息組記億手段寫久1 立…址之生電路 (請先閱讀背面之注意事項再填寫本頁) 上述信息組記憶手段之上述控制情報領域爲分離成第1 控制情報領域和依據上述傳送實行電路寫入控制情報之第2 控制情報領域、 上述位址發生電路爲根據上述調停電路得到之調停結 果，切換發生第1控制情報領域位址和第2控制情報領域位 址之任一位址。 7 .如申請範圍第1項之資料傳送控制裝置’其中復具有 :擁有收藏信息組之控制情報之控制情報領域和收藏信息 組資料之資料領域的可隨機抽取存取之信息組記憶手段、- 上述信息組記憶手段之上述資料領域爲分離成收藏第1 層用的第1資料之第1資料領域和依據上述傳送實行電路收 藏以連續信息組傳送爲對象之第2層用的第2資料領域。 經濟部智慧財產局員工消費合作社印制机 8. 如申請範圍第7項之資料傳送控制裝置，其中復具有 :對於啓動交易之要求信息組發送至對方節點時，於上述 要求信息組含有之交易識別情報中’自對方節點接收應答 信息組時用以指示進行處理的指示情報、 自對方節點接收應答信息組之時，根據含有應答信息 組之交易識別情報之上述指示情報’把應答信息組之控制 情報、第1、第2資料個別寫入於上述控制上述控制情報領 域、上述第1、第2資料領域。 9. 如申請範圍第1項之資料傳送控制裝置，其中復具有 :依據IEEE 1 394之規格實行資料傳送。 -3- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498208 A8 B8 C8 D8 ψ - 申請專利範圍 ίο. —種電子機器，.其特徵爲V，具-有-申L餐翻第1項至 第9項中之任一項之資料傳送控制裝置、 及對於經過上述資料傳送控制裝置及匯流排由其他之 節點接收到之資料，施予給定的處理之裝置、 及用以輸出或記憶施予處理後的資料之裝置。 11· 一種電子機器，其特徵爲：具有申請範圍第1項至 第9項之任一項之資料傳送控制裝置、 及對於經過上述資料傳送控制裝置和匯流排傳送至其 他節點之資料，施予給定的處理之裝置、 及用以收入將被施予處理的資料之裝置。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4 -
TW089121401A 1999-10-15 2000-10-13 Data transmission control device and electron device TW498208B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29359099A JP3843667B2 (ja) 1999-10-15 1999-10-15 データ転送制御装置及び電子機器

Publications (1)

Publication Number Publication Date
TW498208B true TW498208B (en) 2002-08-11

Family

ID=17796700

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089121401A TW498208B (en) 1999-10-15 2000-10-13 Data transmission control device and electron device

Country Status (6)

Country Link
US (1) US6947442B1 (zh)
EP (1) EP1093252A3 (zh)
JP (1) JP3843667B2 (zh)
KR (1) KR100381646B1 (zh)
CN (1) CN1201242C (zh)
TW (1) TW498208B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040073617A1 (en) 2000-06-19 2004-04-15 Milliken Walter Clark Hash-based systems and methods for detecting and preventing transmission of unwanted e-mail
US7328349B2 (en) 2001-12-14 2008-02-05 Bbn Technologies Corp. Hash-based systems and methods for detecting, preventing, and tracing network worms and viruses
US7200105B1 (en) * 2001-01-12 2007-04-03 Bbn Technologies Corp. Systems and methods for point of ingress traceback of a network attack
CN1298150C (zh) * 2001-09-26 2007-01-31 西门子公司 用于处理连续数据组的方法
JP3636160B2 (ja) 2002-04-26 2005-04-06 セイコーエプソン株式会社 データ転送制御装置、電子機器及びデータ転送制御方法
JP2004021613A (ja) 2002-06-17 2004-01-22 Seiko Epson Corp データ転送制御装置、電子機器及びデータ転送制御方法
JP2005250683A (ja) * 2004-03-02 2005-09-15 Renesas Technology Corp マイクロコンピュータ
DE102004038212A1 (de) 2004-08-05 2006-03-16 Robert Bosch Gmbh FlexRay-Kommunikationsbaustein
KR20070090142A (ko) * 2004-12-07 2007-09-05 주식회사 아도반테스토 시험 장치
US8059551B2 (en) * 2005-02-15 2011-11-15 Raytheon Bbn Technologies Corp. Method for source-spoofed IP packet traceback
US7792137B2 (en) * 2006-07-05 2010-09-07 Abidanet, Llc Self-organized and self-managed ad hoc communications network
US20110246138A1 (en) * 2010-04-01 2011-10-06 Yi-Jen Chung Hardware status detecting circuit for generating one hardware status detecting signal having information of multiple hardware status detectors, related hardware status identifying circuit, related hardware status detecting system, and related methods
JP5811073B2 (ja) 2012-11-07 2015-11-11 株式会社デンソー 電子制御装置
US9830289B2 (en) 2014-09-16 2017-11-28 Apple Inc. Methods and apparatus for aggregating packet transfer over a virtual bus interface
US9798377B2 (en) 2014-10-08 2017-10-24 Apple Inc. Methods and apparatus for recovering errors with an inter-processor communication link between independently operable processors
US10042794B2 (en) 2015-06-12 2018-08-07 Apple Inc. Methods and apparatus for synchronizing uplink and downlink transactions on an inter-device communication link
US10085214B2 (en) 2016-01-27 2018-09-25 Apple Inc. Apparatus and methods for wake-limiting with an inter-device communication link
US10558580B2 (en) 2016-02-29 2020-02-11 Apple Inc. Methods and apparatus for loading firmware on demand
US10198364B2 (en) 2016-03-31 2019-02-05 Apple Inc. Memory access protection apparatus and methods for memory mapped access between independently operable processors
US10591976B2 (en) 2016-11-10 2020-03-17 Apple Inc. Methods and apparatus for providing peripheral sub-system stability
US10775871B2 (en) 2016-11-10 2020-09-15 Apple Inc. Methods and apparatus for providing individualized power control for peripheral sub-systems
US10346226B2 (en) 2017-08-07 2019-07-09 Time Warner Cable Enterprises Llc Methods and apparatus for transmitting time sensitive data over a tunneled bus interface
US10331612B1 (en) 2018-01-09 2019-06-25 Apple Inc. Methods and apparatus for reduced-latency data transmission with an inter-processor communication link between independently operable processors
US11381514B2 (en) 2018-05-07 2022-07-05 Apple Inc. Methods and apparatus for early delivery of data link layer packets
US10430352B1 (en) 2018-05-18 2019-10-01 Apple Inc. Methods and apparatus for reduced overhead data transfer with a shared ring buffer
US10585699B2 (en) 2018-07-30 2020-03-10 Apple Inc. Methods and apparatus for verifying completion of groups of data transactions between processors
US10719376B2 (en) 2018-08-24 2020-07-21 Apple Inc. Methods and apparatus for multiplexing data flows via a single data structure
US10838450B2 (en) 2018-09-28 2020-11-17 Apple Inc. Methods and apparatus for synchronization of time between independently operable processors
US10789110B2 (en) 2018-09-28 2020-09-29 Apple Inc. Methods and apparatus for correcting out-of-order data transactions between processors
JP7270387B2 (ja) * 2019-01-15 2023-05-10 キヤノン株式会社 画像処理装置、画像処理装置の制御方法、およびプログラム
CN111193650B (zh) * 2019-12-10 2021-12-24 中国航空工业集团公司西安航空计算技术研究所 一种基于sae as5643标准的节点收发控制装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440752A (en) * 1991-07-08 1995-08-08 Seiko Epson Corporation Microprocessor architecture with a switch network for data transfer between cache, memory port, and IOU
US5343473A (en) * 1992-08-07 1994-08-30 International Business Machines Corporation Method of determining whether to use preempt/resume or alternate protocol for data transmission
EP0684719A1 (en) * 1994-05-25 1995-11-29 International Business Machines Corporation Method and apparatus for transmission of high priority traffic on low speed communication links
US5822568A (en) * 1996-05-20 1998-10-13 Advanced Micro Devices, Inc. System for improving the real-time functionality of a personal computer which employs an interrupt servicing DMA controller
JPH10178438A (ja) * 1996-12-18 1998-06-30 Sony Corp データ通信システム、データ通信装置および方法
JP3733699B2 (ja) * 1997-06-20 2006-01-11 ソニー株式会社 シリアルインタフェース回路
US6473816B1 (en) * 1997-12-04 2002-10-29 Canon Kabushiki Kaisha Apparatus and method for determining bus use right
US6032261A (en) * 1997-12-30 2000-02-29 Philips Electronics North America Corp. Bus bridge with distribution of a common cycle clock to all bridge portals to provide synchronization of local buses, and method of operation thereof
JP3277874B2 (ja) * 1998-01-29 2002-04-22 日本電気株式会社 Ｉｅｅｅ１３９４ブリッジ
US6523058B1 (en) * 1998-09-29 2003-02-18 Stmicroelectronics Inc. State machine driven transport protocol interface
US6574688B1 (en) * 1999-01-05 2003-06-03 Agere Systems Inc. Port manager controller for connecting various function modules
US6584539B1 (en) * 1999-03-19 2003-06-24 Sony Corporation Method and system for message broadcast flow control on a bus bridge interconnect
US6693905B1 (en) * 1999-04-09 2004-02-17 Matsushita Electric Industrial Co., Ltd. Data exchange unit
US6633547B1 (en) * 1999-04-29 2003-10-14 Mitsubishi Electric Research Laboratories, Inc. Command and control transfer
US6374319B1 (en) * 1999-06-22 2002-04-16 Philips Electronics North America Corporation Flag-controlled arbitration of requesting agents
US6463489B1 (en) * 1999-08-26 2002-10-08 Sony Corporation System and method for effectively performing isochronous data transfers

Also Published As

Publication number Publication date
CN1293410A (zh) 2001-05-02
CN1201242C (zh) 2005-05-11
JP2001119415A (ja) 2001-04-27
KR100381646B1 (ko) 2003-04-26
EP1093252A2 (en) 2001-04-18
EP1093252A3 (en) 2002-11-13
JP3843667B2 (ja) 2006-11-08
US6947442B1 (en) 2005-09-20
KR20010051014A (ko) 2001-06-25

Similar Documents

Publication Publication Date Title
TW498208B (en) Data transmission control device and electron device
TW498209B (en) Data transfer control apparatus and electronic machine
TW498207B (en) Data transfer control device and electronic apparatus
TW508497B (en) Data transmission controller, information memory medium and electronic machine
JP4703074B2 (ja) 電子ネットワークにおけるコンテクストを切り換える装置及び方法
TW475116B (en) A multi-protocol media storage device implementing protocols optimized for storing and retrieving both asynchronous and isochronous data
US6041286A (en) Apparatus for and method of accurately obtaining the cycle time of completion of transmission of video frames within an isochronous stream of data transmitted over an IEEE 1394 serial bus network
JPH10341247A (ja) データ送信装置、データ受信装置、データ伝送システム及びデータ伝送方法
EP1351459B1 (en) Data transfer control device and electronic equipment
KR20010033660A (ko) 데이터 전송 제어 장치 및 전자기기
JP3598922B2 (ja) データ転送制御装置、情報記憶媒体及び電子機器
JPH10243022A (ja) パケット変換装置および媒体
JP2001186146A (ja) データ転送制御装置及び電子機器
JP2004173304A (ja) データ転送制御装置及び電子機器
JP2001007819A (ja) データ伝送方法及びスイッチングノード装置
JPH11188952A (ja) 印刷方法及びシステム

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees