TW484223B - Lead on chip package and its manufacturing process - Google Patents
Lead on chip package and its manufacturing process Download PDFInfo
- Publication number
- TW484223B TW484223B TW090109856A TW90109856A TW484223B TW 484223 B TW484223 B TW 484223B TW 090109856 A TW090109856 A TW 090109856A TW 90109856 A TW90109856 A TW 90109856A TW 484223 B TW484223 B TW 484223B
- Authority
- TW
- Taiwan
- Prior art keywords
- wire
- tip
- opposite sides
- guide pin
- chip
- Prior art date
Links
Classifications
-
- H10W72/865—
-
- H10W90/736—
-
- H10W90/756—
Landscapes
- Wire Bonding (AREA)
Description
484223 6961twfdoc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(I ) 本發明是有關於一種晶片上具有導腳構裝,且特別 是有關於一種導腳之打線尖端部份的排列形式,使得導棒 架可以容納晶片上更多的焊墊與導腳電性連接。 在現今資訊爆炸的世界,積體電路已與日常生活有 密不可分的關係,無論在食衣住行育樂方面,都常會用到 積體電路元件所組成之產品。隨著電子科技的不斷演進, 更人性化、功能性更複雜之電子產品不斷推陳佈新,然而 各種產品無不朝向輕、薄、短、小的趨勢設計,以提供更 便利舒適的使用。 在電子構裝的領域中,晶片上有導腳(Lead On Chip,L0C)的封裝形式係爲一般常見的封裝形式,L0C封 裝形式是少數能通過JEDEC國際組織認證爲第一等級的 (level 1)封裝,其封裝形式是透過貼帶或其他非導電性 黏著材質,將導線架貼附於晶片的主動表面上,並藉由導 線使晶片之焊墊(die pad)與導線架之導腳電性連接,而 一封裝材料包覆晶片與導腳。上述之L0C結構具有導線路 徑短、封裝面積小等優點、並且不易發生剝離 (delamination)的情形,因而具有較佳的可靠度 (reliability)及電性效能(electrical performance)。 然而,在半導體製程上,已邁入〇·18微米線寬的 積體電路量產時代,晶片的體積可以大幅地縮小,並且由 於電子元件的多功能整合,使得在單一晶片中作爲輸入/ 輸出接點之焊墊(die pad)的數目會顯著地增加。就晶片 上具有導腳(L0C)的封裝形式而言,必須要克服在極小的 3 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) — — — — — — — — — — — — I· . I I (請先閱讀背面之注意事項ml寫本頁) 訂· Ϊ線- 484223 6961twfdoc/006 A7 B7 五、發明說明(l ) 晶片上容納更多的導腳之問題。以記憶體之LOC封裝爲例’ 習知所用的導線架之導腳數目爲54個,然而應用在未來 的記憶體晶片上已不敷使用,必須開發更高導腳數目的導 線架,但是以目前導線架製造技術而言,導腳間距(Pitch) 的極限僅約能達0.22密爾,在此限制下導線架之導腳配 置型態必須有所變更,使得在晶片之主動表面上才可以允 許更高腳數導腳的導線架。 經濟部智慧財產局員工消費合作社印製 ---------------- (請先閱讀背面之注意事項寫本頁) ·-線· 請參照第1圖,其繪示習知晶片上有導腳構裝製程 的俯視示意圖。首先提供一導線架110,導線架110具有 多個導腳120、多個導流板130,導腳120分別排列於導 線架110的左、右兩側,而導流板130置於導線架110的 上、下兩側。每一導腳120具有一打線尖端部份122與一 外導腳部份部份124,而打線尖端部份122分別朝向導線 架110的中間區域,縱向排列於導線架11〇中間區域的左、 右兩側。還要提供一晶片150,晶片150具有一主動表面 152,在主動表面152的表層還具有多個焊墊154,其中焊 墊154以雙排縱向排列於晶片150之主動表面152的中央 區域。接下來,進行一晶片貼合之製程,透過多個貼帶1〇2 將導線架110貼覆於晶片150之主動表面152上。然後進 行一電性連接之製程,採用打導線的方式,藉由多個導線 104使焊墊154與打線尖端部份122電性連接。接下來進 行一封膠之製程,一封裝材料106包覆晶片15〇、打線尖 端部份122、焊墊154、導線1〇4、導流板13〇,而暴露出 外導腳邰份部份124。最後進行一剪切成型的製程,使外 4 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱"7 484223 6961twfdoc/006 A7 B7 五、發明說明($ ) 導腳部份部份124彎折成]型腳型態或海鷗型(guU wing type)腳型態。 經濟部智慧財產局員工消費合作社印製 在上述習知晶片上有導腳構裝中,、由於打線尖端部 、份分別朝向導線架的中間區域,並且僅縱向排列於導線架 中間區域的左、右兩側,如此在面對晶片體積逐漸縮小的 趨勢下,晶片之主動表面上將難以容納具有更高腳數導線 架的打線尖端部份。 ‘ 因此本發明的目的就是在提供一種晶片上具有導腳 構裝,可以容許更高腳數導線架之打線尖端部份貼附於晶 片之主動表面上並與其焊墊電性連接。 爲達成本發明之上述和其他目的,提出一種晶片上 具有導腳構裝,其包括:一導線架,具有多個第一導腳與 多個第二導腳,其中每一第一導腳之一端爲一第一打線尖 端部份,另一端爲一第一外導腳部份,而每一第二導腳之 一端爲一第二打線尖端部份,另一端爲一第二外導腳部 份。其中第一打線尖端部份與第二打線尖端部份朝向導線 架之中央延伸,圍繞一約略長方形區域,其中此約略長方 形區域具有二長對邊及垂直對應之二短對邊。並且,第一 外導腳部份及第二外導腳部份以垂直於二長對邊的方向朝 導線架之外圍延伸,而第一打線尖端部份配置於二長對 邊’且其延伸方向垂直於此二長對邊,另外第二導腳配置 於約略長方形區域的四個角落,第二打線尖端部份配置於 一短對邊,且其延伸方向垂直於此二短對邊。一晶片,具 有一主動表面,在晶片之主動表面的表層還具有多個焊 5 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) (請先閲讀背面之注意事 裝— :寫本頁) . · --線. 484223 6 9 6 1twfdo c/〇 〇 6 Α7 _____Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明(+) 墊’並且第一打線尖端部分及第二打線尖端部分貼附於晶 片之主動表面上,而第一導腳、第二導腳與焊墊電性連通。 以及一封裝材料,封裝材料包覆第一打線尖端部份、第二 打線尖端部份、晶片、焊墊,並且暴露出第一外導腳部份 與第二外導腳部份。 依照本發明的一較佳實施例,其中焊墊以雙排或單 排縱向排列於晶片之主動表面的中間區域。另外藉由多個 第一導線使第一導腳與對應之焊墊電性連接,而透過多個 線使第二導腳與對應之焊墊電性連接,而第二導線可以連 接至第二打線尖端部份或遠離第二打線尖端部份之第二導 腳處,並且第二導線之至少一個橫越過第二導腳之至少一 個。此外,晶片係藉由多個貼帶貼附於第一導腳上與第二 導腳上,而貼帶之至少一個係爲L型之形狀。 爲讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂,下文特舉一較佳實施例’並配合所附圖式,作 詳細說明如下: 圖式之簡單說明: 第1圖繪示習知晶片上有導腳構裝製程的俯視示意 圖。 第2圖至第4圖繪示依照本發明第一較佳實施例的 一種晶片上具有導腳構裝之製程剖面示意圖。 第2A圖繪示對應於第2圖中導線架之俯視示意圖。 第2B圖繪示對應於第2圖之俯視示意圖。 第4A圖繪示對應於第4圖之俯視示意圖。 6 (請先閱讀背面之注意事 項肇 寫本頁) 言 r 良 ΡΓ張尺度刺+目(CNS)A4規格(210 X 297公釐) 484223 6961twfd< :/006 A7 B7 五、發明說明(f) 第4B圖繪示依照本發明第二較佳實施例對應於第4 圖之俯視示意圖。 圖式之標示說明: 110、210 :導線架 120 :導腳 122 :打線尖端部份 124 :外導腳部份部份 130、250 ··導流板 220 :第一導腳 222 :第一打線尖端部份 224 :第一外導腳部份部份 230 :第二導腳 232 :第二打線尖端部份 234 :第二外導腳部份部份 240 :約略長方形區域 242 :長對邊 244 :短對邊 150、260 :晶片 152、262 :主動表面 154、264 :焊墊 102、202 ··貼帶 104 :導線 270 :第一導線 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) --------------- (請先閲讀背面之注意事項寫本頁: r -1矣· 經濟部智慧財產局員工消費合作社印製 484223 6 9 6 1 twfdo c/ 0 0 6 八7 ---B7____ 五、發明說明(厶) 280 :第二導線 290:模具 292 :模穴 106、204 ·•封裝材料 實施例 請參照第2圖至第4圖,其繪示依照本發明第一較 佳實施例的一種晶片上具有導腳構裝之製程剖面示意圖。 而導線架的導腳數目可以爲86個,一般常用於記憶體的 構裝。 經濟部智慧財產局員工消費合作社印製 • ml — — — — — — — —— · I I (請先閱讀背面之注意事寫本頁) 線· 請先參照第2圖以及第2A圖,其中第2A圖繪示對 應於第2圖中導線架之俯視示意圖。如第2A圖所示,首 先提供一導線架210,導線架210包括多個第一導腳220、 多個第二導腳230、多個導流板250。每一第一導腳220 之一端係爲一第一打線尖端部份222,而另一端係爲一第 一外導腳部份224 ;每一第二導腳230之一端係爲一第二 打線尖端部份232,而另一端係爲一第二外導腳部份234。 並且第一導腳220及第二導腳230排列於導線架210之左、 右兩側,而導流板250置於導線架210之上、下兩側。其 中第一打線尖端部份222與第二打線尖端部份232朝向導 線架之中央延伸,圍繞一約略長方形區域240,而此約略 長方形區域240具有二長對邊242以及垂直對應之二短對 邊244。並且第一外導腳部份224及第二外導腳部份234 以垂直於二長對邊242的方向朝導線架210之外圍延伸, 而第一打線尖端部份222配置於二長對邊242 ’且其延伸 8 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 484223 6961twfdoc/006 A7 B7 五、發明說明(η ) --------------裝--- (請先閱讀背面之注意事項寫本頁) 方向垂直於二長對邊242,另外,第二導腳230配置於約 略長方形區域240的四個角落,第二打線尖端部份232則 配置於二短對邊244,且其延伸方向垂直於二短對邊244 ; 言f參照第2圖、第2B圖,其中第2B圖繪示對應於 第2圖之俯視示意圖。然後還要提供一晶片260,晶片260 具有一主動表面262 ’晶片260之主動表面262的表層還 具有多個焊墊264,而焊墊264雙排縱向排列於晶片260 之主動表面262的中間區域。然而本發明並非侷限於上述 的方式,焊墊亦可以單排或多排縱向排列於晶片之主動表 面的中間區域。 --線· 接下來進行一晶片黏貼之製程,藉由多個貼帶202 將導線架210貼附於晶片260之主動表面262上,而貼帶 202係爲L型的形狀。然後進行一電性連接之製程,採用 打導線的方式,藉由多個第一導線270使第一打線尖端部 份222與晶片260之焊墊264電性連接,並且透過多個第 二導線280使第二打線尖端部份232與晶片260之焊墊264 電性連接。 經濟部智慧財產局員工消費合作社印製 請參照第3圖、第2B圖,然後進行一封膠製程, 使用一模具290,模具290具有一模穴292,將晶片260、 第一打線尖端部份222、第二打線尖端部份232、第一導 線270、第二導線280放入模穴292中,模具290夾持住 第一導腳220、第二導腳230,並灌入熔融的一封裝材料(未 繪示)於模穴中292,然後進行固化、脫膜的步驟,而獲得 如第4圖的結構。 9 度適用中國國家標準(CNS)A4規格(210 X 297公釐) 484223 6961twfdoc/006 A7 B7 五、發明說明(s) 請爹照第4圖、第4A圖,其中第4A圖繪示對應於 第4圖之俯視示意圖。一封裝材料204包覆第一打線尖端 部份222、第二打線尖端部份232、晶片260、焊墊264、 第一導缚270、桌一導線280,並且封裝材料2Q4暴露出 第一外導腳部份224、第二外導腳部份234。然後進行一 剪切成型之製程’採用衝壓的方式將第一外導腳部份224、 第一外導腳部份234壓成海_型(gUii wing type)導腳的 形式或]型腳的形式。 在上述之構裝中,由於在本發明之導線架中,第二 導腳230之第二打線尖端部份232還可以橫向排列貼附於 晶片260之主動表面262的上、下兩側,因此可以容許更 高腳數導線架210之打線尖端部份222、232貼附於晶片260 之主動表面262上,並與其焊墊264電性連接。 請參照第4B圖,其繪示依照本發明第二較佳實施 例對應於第4圖之俯視示意圖。在前述的第一較佳實施例 中,第二導線280連接至第二打線尖端部份232,然而本 發明並非侷限於上述之方式,亦可以將第二導線280連接 至遠離第二打線尖端部份232之第二導腳230處,並且第 二導線280還橫越過第二打線尖端部份232。 經濟部智慧財產局員工消費合作社印製 --------------裝i — (請先閱讀背面之注意事寫本頁) --線- 綜上所述,本發明之晶片上具有導腳構裝及其製程 θ以將第二導腳之第二打線尖端部份橫向排列貼附於晶片 之主動表面的上、下兩側,且其與長對邊垂直,因此可容 許更高腳數導線架之打線尖端部份貼附於晶片之主動表面 上,並與其焊墊電性連因此,本發明之構裝結構適於 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 484223 6961twfdoc/006 A7 _B7_ 五、發明說明(q ) 應用於未來高積集度及較高腳位的晶片上具有導腳構裝。 雖然本發明已以一較佳實施例揭露如上,然其並非 用以限定本發明,任何熟習此技藝者,在不脫離本發明之 精神和1¾圍內,當可作些許之更動與潤飾,因此本發明之 保護範圍當視後附之申請專利範圍所界定者爲準。. --------------裝— (請先閱讀背面之注意事寫本頁) 訂: •線. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 經濟部智慧財產局員工消費合作社印製 6961twfci〇c/〇〇 --------—六、申請專利範圍 丨.一種晶片上具有導腳構裝,其包括: 一導線架,該導線架包括: 複數個第一導腳,每一該些第一導腳之一端爲一第 一打線考端部份,另一端爲一第一外導腳部份;以及 複數個第二導腳,每一該些第二導腳之一端爲一第 二打線尖端部份,另一端爲一第二外導腳部份, 其中’該些第一打線尖端部份與該些第二打線尖端 部份朝向該導線架之中央延伸,圍繞一約略長方形區域, 其中該約略長方形區域具有二長對邊及垂直對應之二短對 邊’該些第一外導腳部份及該些第二外導腳部份以垂直於 該1長對邊的方向朝該導線架之外圍延伸,該些第一打線 尖端部份配置於該二長對邊,且其延伸方向垂直於該二長 對邊’而該些第二導腳配置於該約略長方形區域之四個角 落’該些第二打線尖端部份配置於該二短對邊,且其延伸 方向垂直於該二短對邊; 一晶片’該晶片具有一主動表面,該晶片之該主動 表面的表層還具有複數個焊墊,並且該些第一打線尖端部 分及該些第二打線尖端部分貼附於該晶片之該主動表面 上’而該些第一導腳、該第二導腳與該些焊墊電性連通; 以及 一封裝材料,該封裝材料包覆該些第一打線尖端部 份、該第二打線尖端部份、該晶片、該些焊墊,並且暴露 出該些第一外導腳部份與該第二外導腳部份。 2·如申請專利範圍第丨項所述之晶片上具有導腳構 本紙張尺度適用中國國豕4示準(CNS)A4規格(21〇 X 297公爱) (請先閱讀背面之注意事項HI寫本頁) 裝 訂·· --線. 經濟部智慧財產局員工消費合作社印製 484223 A8 B8 6 9 6 1twfdoc/ 0 0 6__ 六、申請專利範圍 裝,其中該些焊墊單排排列於該主動表面之中間區域。 3. 如申請專利範圍第1項所述之晶片上具有導腳構 裝,其中該些焊墊係以複數排排列於該主動表面之中間區 域。 — 4. 如申請專利範圍第1項所述之晶片上具有導腳構 裝,其中藉由複數個第一導線使該些第一導腳與對應之該 些焊墊電性連接,並且藉由複數個第二導線使該些第二導 腳與對應之該些焊墊電性連接,其中該些第二導線之至少 一個連接至遠離該些第二打線尖端部份之該第二導腳處。 5. 如申請專利範圍第1項所述之晶片上具有導腳構 裝,其中藉由複數個第一導線使該些第一導腳與對應之該 些焊墊電性連接,並且胃/轉@數個第二導線使該些第二導 腳與對應之該些焊墊電‘接令,其中該些第二導線之至 少一個橫越過該些第二導腳之'考少^、倜。 6. 如申請專利範圍第1項晶片上具有導腳構 裝,其中該些第一打線尖端部分及該些第二打線尖端部分 係藉由複數個貼帶貼附於該主動表面,而該些貼帶之至少 一個係爲L型之形狀。 7. —種導線架,應用於晶片上具有導腳之構裝,該 導線架包括: 複數個第一導腳,每一該些第一導腳之一端爲一第 一打線尖端部份,另一端爲一第一外導腳部份;以及 複數個第二導腳,每一該些第二導腳之一端爲一第 二打線尖端部份,另一端爲一第二外導腳部份, --------------裝--- (請先閱讀背面之注意事項n寫本頁) -ir--D --線- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 484223 A8 B8 6 9 6 1 twf do c/ Ο Ο 6 C8 ____ D8 六、申請專利範圍 其中,該些桌一打線尖端部份與該些第二打線尖端 部份朝向該導線架之中央延伸,圍繞一約略長方形區域, 其中該約略長方形區域具有二長對邊及垂直對應之二短對 邊’該些第一外導腳部份及該些第二外導腳部份以垂直於 該二長對邊的方向朝該導線架之外圍延伸,該些第一打線 尖端部份配置於該一長對邊,且其延伸方向垂直於該二長 對邊,而該些第^、導腳配置於該約略長方形區域之四個角 落,該些第二端配置於該二短對邊,且其延伸方向 垂直於該二短對¥1^\ 8· —種晶片腳構裝,其包括: 一導線架,該包括: 複數個第一導腳,每一該些第一導腳之一端爲一第 一'打線尖5¾部份’另一'端爲一Λ桌一' 外導腳部份;以及 一第二導腳,該第二導腳之一端爲一第二打線尖端 部份,另一端爲一第二外導腳部份, 其中,該些第一打線尖端部份與該第二打線尖端部 份朝向該導線架之中央延伸,圍繞一約略長方形區域,該 約略長方形區域具有二長對邊及垂直對應之二短對邊,該 些第一外導腳部份及該第二外導腳部份以垂直於該二長對 邊的方向朝S亥導線架之外圍延伸’ g亥些第一*打線尖端部份 配置於g亥一長對邊’且其延伸方向垂直於該二長對邊,而 該第二導腳配置於該約略長方形區域之四個角落之一,該 第二打線尖端部份配置於該二短對邊之一,且其延伸方向 垂直於該二短對邊; 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------裝—— (請先閱讀背面之注意事項me寫本頁) --線. 經濟部智慧財產局員工消費合作社印製 484223 A8B8C8D8 經濟部智慧財產局員工消費合作社印製 、申請專利範圍 一晶片,該晶片具有一主動表面,該晶片之該主動 表面的表層還具有複數個焊墊,並且該些第一打線尖端部 分及該第二打線尖端部分貼附於該晶片之該主動表面上, 而該些等一導腳、該第二導腳與該些焊墊電性連通;以及 一封裝材料,該封裝材料包覆該些第一打線尖端部 份、該第二打線尖端部份、該晶片、該些焊墊,並且暴露 出該些第一外導腳部份與該第二外導腳部份。 9. 如申請專利範圍第8項所述之晶片上具有導腳構 裝,其中該些焊墊單排排列於該主動表面之中間區域。 10. 如申請專利範圍第8項所述之晶片上具有導腳 構裝,其中該些焊墊係以複數排排列於該主動表面之中間 區域。 11. 如申請專利範圍第8項所述之晶片上具有導腳 構裝,其中藉由複數個第一導線使該些第一導腳與對應之 該些焊墊電性連接,並且藉由一第二導線使該第二導腳與 對應之該些焊墊電j生連接,其中該第二導線連接至遠離該 第二打線尖端部份之該第二導腳處。 12. 如申請專利範圍第8項所述之晶片上具有導腳 構裝,其中該些第一打線尖端部分及該第二打線尖端部分 係藉由複數個貼帶貼附於該主動表面,而該些貼帶之至少 一個係爲L型之形狀。 13. —種導線架,應用於晶片上具有導腳之構裝, 該導線架包括: 複數個第一導腳,每一該些第一導腳之一端爲一第 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------裝—— (請先閱讀背面之注意事寫本頁) 訂· 484223 A8 B8 6961twfdoc/006 C8 _D8 六、申請專利範圍 一打線尖端部份,另一端爲一第一外導腳部份;以及 一第二導腳,該第二導腳之一端爲一第二打線尖端 部份,另一端爲一第二外導腳部份, 等中,該些第一打線尖端部份與該第二打線尖端部 份朝向該導線架之中央延伸,圍繞一約略長方形區域,該 約略長方形區域具有二長對邊及垂直對應之二短對邊,該 些第一外導腳部份及該第二外導腳部份以垂直於該二長對 邊的方向朝該導線架之外圍延伸,該些第一打線尖端部份 配置於該二長對邊,且其延伸方向垂直於該二長對邊,而 該第二導腳配置於該約略長方形區域之四個角落之一,該 第二打線尖端部份配置於該二短對邊之一,且其延伸方向 垂直於該二短對邊。 ----------I---裝·-- (請先閱讀背面之注意事項0寫本頁)-線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW090109856A TW484223B (en) | 2001-04-25 | 2001-04-25 | Lead on chip package and its manufacturing process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW090109856A TW484223B (en) | 2001-04-25 | 2001-04-25 | Lead on chip package and its manufacturing process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW484223B true TW484223B (en) | 2002-04-21 |
Family
ID=21678065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090109856A TW484223B (en) | 2001-04-25 | 2001-04-25 | Lead on chip package and its manufacturing process |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TW484223B (zh) |
-
2001
- 2001-04-25 TW TW090109856A patent/TW484223B/zh not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW523894B (en) | Semiconductor device and its manufacturing method | |
| US7245007B1 (en) | Exposed lead interposer leadframe package | |
| TW463276B (en) | Plastic packaging for a surface mounted integrated circuit | |
| TW459361B (en) | Three-dimensional multiple stacked-die packaging structure | |
| TW463346B (en) | Dual-leadframe package structure and its manufacturing method | |
| CN101350318B (zh) | 电子封装及电子装置 | |
| CN104701286B (zh) | 具有内部多边形焊盘的封装半导体器件 | |
| TW447059B (en) | Multi-chip module integrated circuit package | |
| TW518729B (en) | Quad flat non-leaded semiconductor package structure and manufacturing process | |
| US7851902B2 (en) | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device | |
| TW569406B (en) | Semiconductor device and the manufacturing method thereof | |
| US20130200507A1 (en) | Two-sided die in a four-sided leadframe based package | |
| TW395038B (en) | Lead frame | |
| CN101601134B (zh) | 引脚上的芯片 | |
| TW506093B (en) | Cavity down ball grid array package and its manufacturing process | |
| TW484223B (en) | Lead on chip package and its manufacturing process | |
| TW480686B (en) | Intersecting stacked type dual die package structure and manufacturing process | |
| US8349655B2 (en) | Method of fabricating a two-sided die in a four-sided leadframe based package | |
| TW441053B (en) | Semiconductor chip package with multilevel leads | |
| TW490834B (en) | Improvements in or relating to integrated circuit dies | |
| TWI273718B (en) | Lead frame base package structure with high-density of foot prints arrangement | |
| TW459315B (en) | Stack-up chip packaging | |
| TW469610B (en) | Package structure having testing pads on chip | |
| JP3136029B2 (ja) | 半導体装置 | |
| TW200301960A (en) | Reverse wire bonding techniques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |