TW480400B - Certificate of mailing by express mail - Google Patents

Description

480400 6325twfl .doc/008

五 發明說明（I ) 本發明是有關於一種記憶體存取系統中的緩衝裝 置，且特別是有關於一種應用於主機板中，提昇記憶體資 料存取速率的緩衝裝置。 這些年來，動態隨機存取記憶體歷經多次演進，從最 早的非同步動態隨機存取記憶體、EDO動態隨機存取記憶 體、到現在廣爲使用的同步動態隨機存取記憶體。每一次 的改變都大大地提昇記憶體系統的存取速率。近日，大多 數高速率的匯流排設計都主張來源同步的方案，比如 AGPBUS、雙倍資料速率形式動態隨機存取記憶體（以下 簡稱DDR DRAM)、或RAMBUS。此外，高速率的資料傳 輸需要互補的資料擷取(Data Strobe)訊號。因此，結合來源 同步方案與提供互補訊號儼然是今日記憶體系統設計的方 針。 動態隨機存取系統的市場相當龐大。一般來說，大約 需要三到五年的時間才會有一次大幅度的變革。因此，記 憶體系統效能提昇的速度相對於微處理機與儲存或圖形裝 置之間資料傳輸量的成長幅度顯得相當緩慢。特別是在網 際網路上的應用，網際網路要求大量的資料傳輸，較差的 記憶體頻寬會大大地影響使用者的觀感享受。 第1圖所示爲一種習知的主機板記憶體系統方塊圖。請 參照第1圖，控制晶片組1M直接與記憶體模組插槽連 接。此控制晶片組與記憶體模組插槽係使用同一個系統時 脈作爲資料傳輸速率的基準。受限於現有動態隨機存取記 憶體的存取速率，控制晶片組必須降低讀寫命令與資料的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {請先閱讀背面之注咅？事項再填寫本頁} 訂---------線- 經濟部智慧財產局員工消費合作社印製

1Τ濟部智慧財產局員工消費合作社印製 480400 A7 6325twff.doc/008 D_ _D4 _ 五、發明說明（1) 傳輸速率，以記憶體系統可以支援的傳輸速率完成資料的 讀寫動作。 本發明就是在提供一種改變資料存取速率的裝置，使 得現有標準的動態隨機存取記憶體系統可以達到倍數的資 料傳輸速率。本發明之一實施例中的一種改變資料存取速 率之緩衝器，同時連接控制晶片組與複數個記憶體模組插 槽，負責分解與組裝控制晶片組欲傳送給記憶體模組插槽 的讀寫資料。 本發明也在於提供一種改變資料存取速率的裝置，其 轉換由記憶體端傳送過來單一的讀寫介面，成爲較高傳輸 速率所要求之互補來源同步訊號。 本發明之一種改變資料存取速率的裝置，同時也可阻 隔控制晶片組與記憶體模組插槽之間的電氣連接，進一步 使得系統設計模組化與更具有彈性，例如：佈局設計時時 序上的考慮更加簡易。 本發明之一種改變資料存取速率的裝置，也能在保持 或增加資料傳輸速率的頻寬下，降低控制晶片組輸出所需 之腳位數，可使成本進一步降低，或使輸出入腳位這種寶 貴資源得以保留作他用。 本發明之一實施例所提供之一種改變資料存取速率 之緩衝器，簡述如下： : 此改變資料存取速率之緩衝器，包括：1¾目迴路、控 _____--------------------------------- 一 ________ 制晶片組端資料輸出入界面、記憶體端資料輸出入界面、 ..一一 . ........ ..... 控制晶片組端到記憶體端的先進先出記憶體、記憶體端到 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

ϋ ϋ ϋ H ϋ .1 1· I I ϋ I- ϋ ϋ ϋ ϋ ϋ ϋ ϋ ϋ ^1 ϋ I ϋ ϋ I ϋ ϋ ϋ ϋ I 480400 A7 B7 63 25twff.doc/00 8 五、發明說明（々） 控制晶片組端的先進先出記憶體、以及緩衝器之控制信號 產生單元。其中的鎖相迴路負責產生這個緩衝器所需的各 種時脈訊號。此緩衝器連接控制晶片組與複數個記憶體模、 組插槽，由控制晶片組端到記憶體端的先進先出記憶體負 責接收從控制晶片組傳送過來寫入資料，分解並傳送給這 些記憶體模組插槽；而記憶體端到控制晶片組端的先進先 出記憶體則負責接收從這些記憶體模組插槽傳送過來的讀 出資料，組合之後再傳送給控制晶片組。緩衝器之控制信: 號產生單元則負責產生適當的讀寫控制與輸出入控制，使 得控制晶片組端的資料傳輸速率爲記憶體端資料傳輸速率 的某預定倍數。如熟悉技藝者知曉，上述之鎖相迴路也可 不存在，其產生之時脈訊號可由系統直接提供。 有了上述的緩衝器，我們可以藉由組合分別之記憶體 模組插槽，來提昇記憶體系統的效，以匹配微處理器或 其他輸出入介面的資料傳輸速率。 此發明之實施例以一個新的輸出入機制做爲基準，該 機制係由Jazio所提出（PCT專利申請案公告號第PCT# /US99/05120號）。此改變資料存取速率之緩衝器使用現有 的記憶體科技，大大提昇習知的雙倍資料速率形式動態隨 機存取記憶體系統的傳輸效能。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 圖式之簡單說明： 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背®之注意事項再填駕本F) 經濟部智慧財產局員工消費合作社印製 I I ϋ ^ ϋ ϋ 一SJ· ϋ I ϋ ^ I -I I I ^ ^ ϋ ϋ H ϋ H ϋ 1« ϋ ϋ ϋ ^1 ϋ ϋ I n n I I ϋ I . 經濟部智慧財產局員工消費合作社印製 480400 6325twff.doc/008 gy 五、發明說明（I ) 第1圖係顯示一種習知的記憶體系統連接圖。 第2圖係顯示根據本發明較佳實施例之記憶體系統連 接圖。 第3圖係顯示本發明較佳實施例之緩衝器示意圖。 第4圖係顯示本發明較佳實施例中控制晶片組端資料 輸出入介面內部構造的示意圖。 第5圖係顯示本發明較佳實施例中記憶體端資料輸出 入介面內部構造的示意圖。 第6圖係顯示本發明較佳實施例中記憶體系統的寫入 資料時序圖。 第7圖係顯示本發明較佳實施例中記憶體系統的讀出 資料時序圖。 第8圖係顯示根據本發明另一實施例之記憶體系統連 接圖。 第9圖係顯示根據本發明又一實施例之記憶體系統連 接圖。 第10圖係顯示根據本發明再一實施例之記憶體系統 連接圖。 圖式標號之簡單說明： 100習知控制晶片組 140習知記憶體模組插槽 200控制晶片組 220改變資料存取速率之緩衝器 240高位元記憶體模組插槽 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) - 訂---------線」 經濟部智慧財產局員工消費合作社印製 480400 A7 6325twff.doc/008 D„ ___d/_ 五、發明說明（^ ) 260低位元記憶體模組插槽 300鎖相電路 310控制晶片組端資料輸出入介面 320記憶體端資料輸出入介面 330控制晶片組到記憶體之先進先出記憶體 332第一先進先出佇列 334第二先進先出佇列 336第三先進先出佇列 338第四先進先出佇列 340記憶體到控制晶片組之先進先出記憶體 3 4 2尚位兀先進先出記憶體 3 4 4低位兀先進先出記憶體 350緩衝器之控制信號產生單元 360相位延遲電路 400記憶體到控制晶片組之多工器 420輸出入控制電路 500高位元記憶體到控制晶片組之多工器 520低位元記憶體到控制晶片組之多工器 540延遲電路 560輸出入控制電路 800控制晶片組 820改變資料存取速率之緩衝器 840記憶體模組插槽 較佳實施例 (請先閱讀背面之注意事項再填寫本頁)

- ϋ ϋ ϋ ϋ ϋ ϋ 一 ον ϋ ^1 II ^1 I I I I a^i ϋ .ϋ ϋ I ϋ —ί I ϋ ϋ »·1 i^i -^1 ϋ ϋ ^1 ^1 ϋ I 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 480400 A7 B7 6325twff.doc/008 五、發明說明（。） 如第2圖所示，爲根據本發明一較佳實施f!J之一種改 變資料存取速率的緩衝器與其應用之系統。緩_器'22〇坐落 於控制晶片組200與記憶體模組插槽240、260之間，分掷提 供兩側系統所需要的資料傳輸速率。高位元記憶體模組插 槽240以及低位元記憶體模組插槽260，可用以插置不P形 式之記憶體，本實施例中係以雙倍資料速率形式之動態隨 機存取記憶體爲例，這些記憶體是用來儲存資料。當控制 晶片組200欲存取記憶體上資料時，控制晶片組200會送出 讀寫控制命令或訊號。本實施例中，所送出的讀寫控制訊 號除了給緩衝器220外，也會同時將控制訊號傳送給記憶體 模組插槽240、260。如熟悉此藝者知曉，其實可以有其他 各種方式，例如：控制晶片組200不直接送出此讀寫控制訊 號給記憶體模組插槽240、260，由緩衝器220來送控制訊號 給記憶體模組插槽240、260 ;或是控制晶片組200分別送出 兩組不同的讀寫控制訊號給緩衝器220與記憶體模組插槽 240 、 260 〇 如第2圖所示，控制晶片組200有一組互補的寶姓攝I又 信號腳位（CDQS，CDQS#)，以支援控制晶片組200與該緩 衝器220之間高速率的資料傳輸，爲節省晶片組的輸出入腳 位資源，其中互補資料擷取信號腳位CDQS#可以與例如資 料罩幕腳位DQM#共用輸出入腳涖。如第3圖所示，改變資 料存取速率之緩衝器220，包括一個鎖相迴路300、一個相 位延遲電路360、一個控制晶片組端資料輸出入界面310、 一個記憶體端資料輸出入界面320、一個控制晶片組端到記 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 - 1_· >·1 ϋ 11 Hi I 11 I ϋ ϋ 1 —a— I ·ϋ I ϋ tml I I »ϋ ϋ .^1 I ϋ ϋ i^i l ϋ 480400 A7 B7 6325twff.doc/008 五、發明說明（1 ) 憶體端的先進先出記憶體330、一個記憶體端到控制晶片組 端的先進先出記憶體340、以及一個緩衝器之控制信號產生 單元350。 如第3圖所示，緩衝器220有腳位CLKIN與CLKIN#，提 供該緩衝互補之系統時脈；有一組來自控制晶片組的資料 擷取信號腳位CDQS、CDQS# ;有來自控制晶片組的讀寫命 令訊號腳位WRCMD vRDCMD ;以及一個八位元的資料匯 流排腳位CDQ[7:0]，負責控制晶片組200與緩衝器220之間 的資料傳輸。此外，緩衝器220還有來自高位元記憶體模組 插槽的資料擷取信號腳位DDQSH ;來自低位元記憶體模組 插槽的資料擷取信號腳位DDQSL ;以及兩個八位元資料匯 流排腳位DDQH[7:0]、DDQL[7:0]，負責緩衝器220與兩組 記憶體模組插槽240、260之間的資料傳輸。 如第3圖所示，鎖相迴路300接受外來的系統時脈 CLKIN，產生一個同頻率的內部系統時脈ICLK與一個頻率 數倍於外部系統時脈的內部倍頻系統時脈。在此實施例中 此倍數關係係爲兩倍之倍數關係，故稱這個內部倍頻系統 時脈爲ICLK2X。如熟悉此藝者可輕易知曉，上述的鎖相迴 路300，也可能並不包含在此緩衝器220中，而是由系統直 接提供倍頻系統時脈給緩衝器220。 緩衝器220中的控制晶片組到記憶體之先進先出記憶 體330，負責接收由控制晶片組傳來欲寫入記憶體模組插槽 240、260的資料，此部份的資料傳輸速率係爲外部系統時 脈CLKIN的四倍。緩衝器220中的記憶體到控制晶片組先進 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " ----------------L !丨訂 — I丨—丨丨！ 丨 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 480400 6325twfl .doc/008 ^ / ___爲-制Q 1 1 67,20號說明雷修正开 '、'修正口期 五、發明說明（3 ) 先出記憶體340，負責接收由記憶體模組插槽240、260所傳 來控制晶片組欲讀取之資料，此部份的資料傳輸速率係爲 外部系統時脈CLKIN的雨倍。先進先出記憶體340內部分爲 兩個先進先出記憶體342、344，分別接收來自高位元記憶 體模組插槽240與低位元記憶體模組插槽260的資料。如果 資料擷取信號CDQS的存取區間較長，則可能需要深度較長 的先進先出記憶體340。緩衝器220的控制訊號產生單元350 接受外部訊號RDCMD與WRCMD，分別產生內部輸出入控 制電路的時序控制訊號與內部各個先進先出記憶體330、 340的讀寫控制訊號。 如第4圖所示，晶片控制組端資料輸出入介面310中包 括一個輸出入控制電路420與三個多工器4〇〇、44〇、460。 多工器400由內部倍頻時脈訊號ICLK2X所控制，依時脈訊 號ICLK2X的高低選擇來自於先進先出記憶體342或344的 資料。因此這個部分的資料傳輸速率爲外部系統時脈的四 倍。多工器440與460接受同樣的時脈訊號ICLK2X所控制， 其功能是平衡CDQ與CDQS、CDQS#之間的時序差。 如第3圖所示，緩衝器220中有一個相位延遲電路 360，接受內部時脈訊號ICLK，並產生一個1/4相位延遲的 內部延遲時脈訊號ICLKD，以提供記憶體端資料傳輸介面 的時間基準。 如第5圖所示，記憶體端資料輸出入介面320包括一個 輸出入控制電路560、一個延遲電路540、與四個多工器 500、510、520、530。多工器500接受內部時脈訊號ICLK的 (請先閱讀背面之注意事項再填寫本頁) ί 11--ί 訂—-------邊

本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 480400 A7 B7 6325twff.doc/008 五、發明說明（q) 的控制，選擇來自先進先出佇列332、336中欲寫入高位元 記憶體模組插槽240的資料。多工费520接受內部時脈訊號 •Γ' 、〜一-------------------------- (請先閱讀背面之注意事項再填寫本頁) ICLK的控制，選擇來自先進先出佇列334、338中欲寫入低 位元記憶體模組插槽260的資料。因此，這個部分的資料傳 輸速率爲外部系統時脈CLKIN的兩倍。多工器510與530也 是接受內部時脈訊號ICLKD的控制，其功能是平衡DDQH、 DDQL與DDQSH、DDQSL之間的時序差。在讀取雙倍資料 率動態隨機存取記憶體時，內部延遲時脈訊號ICLKD會提 供延遲電路540的時序控制；在寫入雙倍資料率動態隨機存 取記憶體時，內部延遲時脈訊號則如上述般提供多工器510 與530的時序控制。 經濟部智慧財產局員工消費合作社印製 當控制晶片組200發動一個讀取記憶體的命令時，讀取 命令信號RDCMD會被傳送至緩衝器220，而其他的同步動 態隨機存取記憶體命令CS#、SRAS、SCAS、SWE、與位址 MA會同時被傳送至高位元記憶體模組插槽240與低位元記 憶體模組插槽260。緩衝器220接收來自記憶體模組插槽的 資料擷取信號DDQSH、DDQSL，透過延遲電路延遲1/4相位 後，將高位元資料DDQH與低位元資料DDQL分別鎖入先進 先出記憶體342、344中。接下來，緩衝器220會產生四倍速 的互補資料擷取信號CDQS、CDQS#，同時資料輸出CDQ接 受內部倍頻時脈訊號ICLK2X選擇來自先進先出記憶體 342、344中的資料。四倍速的互補資料擷取信號CDQS、 CDQS#將可提供控制晶片組200中接收電路必要的電壓與 時序參考。在這裡建議接收電路要使用Jazio所提出的方 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 480400 6325twff.doc/008 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（p ) 案，使得高速率的資料傳輸得以實現。 當控制晶片組發動一個寫入記憶體的命令時，寫入命 令信號WRCMD會被傳送至緩衝器220，而其他的同步動態 隨機存取記憶體命令CS#、SRAS、SCAS、SWE、與位址MA 會同時被傳送至高位元記憶體模組插槽240與低位元記憶 體模組插槽260。此時，緩衝器220會接收來自控制晶片組 的資料擷取信號CDQS、CDQS#，將控制晶片組欲寫入記憶 體的資料CDQ鎖入先進先出記憶體330中。此時的資料傳輸 速率係爲外部系統時脈CLKIN的四倍。接下來，緩衝器220 會產生資料擷取訊號DDQSH.、DDQSL，並以符合雙倍資料 @率同步動態隨機存取記憶體的傳輸介面規格將資料 DDQH、DDQL分別傳送至高位元記憶體模組插槽240與低 位元記憶體模組插槽260中。 第6圖係顯示本發明較佳實施例中記憶體系統的寫入 資料時序圖。第7圖係顯示本發明較佳實施例中記憶體系統 的讀出資料時序圖。圓中除SCMD/MA爲命令及位址訊號的 代表外，其餘訊號可由上列的敘述得知。由此看出，此私 變資料速率緩衝器220將現有的雙倍資料速率同步動態隨 機存取記憶體系統的資料傳輸速率提升爲原來的兩倍。 熟悉技藝者，當可延伸上述實施例之原理，將緩衝器 上有關控制晶片組货資料位元數目降低，或是維持資料位· 元數目但增加資料傳輸的速率，而另一方面也可將緩衝器 上有關記憶體模組插槽方面的資料位元分成若干組，每一 組記憶體模組插槽之資料位元的數目，不一定要和控制晶 12

(請先閱讀背面之注意事項再填寫本頁) - ^OJ ϋ ·ϋ ϋ ·ϋ ϋ ϋ I I ϋ ^1 ϋ n mMtm ϋ —κ ϋ ·ϋ ϋ n n;^i ϋ - 480400 6325twff.doc/008 A7 B7 經濟部智慧財產局員工消費合作社印數 五、發明說明（t丨） 片組的資料位元數目一樣。第8圖係顯示根據本發明另一較 佳實施例之記憶體系統連接圖。請參看第8圖，此實施例之 一種改變資料存取速率之系統’包括：j組記憶體模組插槽 840、控制晶片組800以及緩衝器820。 j組記憶體模組插槽840可用以插置一預定形式之記憶 體，此定形式之記憶體可以是隻倍資料速率同步動態隨機 存取記憶體或其它標準規格的記憶體，以降低儲#資料的 成本，每一組記憶體模組插槽具有m個資料位元·訊號。控制 晶片組800連接至這些記憶體模組插槽840，控制晶'片組8〇0 具有η個資料位元訊號，控制晶片組8〇0之資料存取介面係 爲此預定形式之記憶體之資料速率的i倍，當控制晶片組800 欲存取gS憶體上資料時’控制晶片組8 0 0直接送出二讀寫命 令至記憶體。緩衝器820耦接至這些記憶體模組插槽840以 及控制晶片組800，緩衝器820送收符合控制晶片組800之資 料存取介面的資料速率之資料，並正確存取上述預定形式 之記憶體之資料。 上述之n，m丄j係爲正整數，且i，j>=2，由於實際輸出入 的資料量是必須一樣，故n，m，ij必須符合= 。本發明 之第一實施例中，資料速率的倍數是2倍，即i=2，有關記 憶體模組插槽方面之資料位元的數目可以是8，即m=8 ’而 記憶體模組插槽分成2組，即j=2，則有關控制晶片組方面 的的資料位元數目也就是8，即n=8。另舉例來說，資料速 率的倍數可以是8倍，即i=8，有關記憶體模組插槽方面之 資料位元的數目是16，即m=16，而記憶體模組插槽分成4 13 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I · -------------·丨 I (請先閱讀背面之注意令項再填寫本頁) 0 --線· 480400 經濟部智慧財產局員工消費合作社印製 A7 6325twff.doc/008 0_ — B7_ 五、發明說明（（V) 組，即尸4，則有關控制晶片組方面的的資料位元數目就只 要8即可，即n=8。 由上一實施例可推知，此種改變資料存取速率之緩衝器 820包括：耦接至該些組記憶體模組插槽的記憶體端資料輸 出入界面、耦接至控制晶片組800之控制晶片組端資料輸出 入界面、耦接至控制晶片組端資料輸出入界面以及記憶體 端資料輸出入界面之第一先進先出記憶體與第二先進先出 記憶體、以及緩衝器之控制信號產生單元。 緩衝器之控制信號產生單元耦接至記憶體端資料輸 出入界面、控制晶片組端資料輸出入界面、第一先進先出 記憶體、第二先進先出記憶體以及控制晶片組，此緩衝器 之控制信號產生單元用以解讀由控制晶片組800傳送過來 的讀寫命令，進而產生所需的讀寫控制訊號，其中控制晶 片組端資料輸出入界面所傳輸之資料速率係爲記憶體端資 料輸出入界面所傳輸之資料速率的i倍，上述之n，m，i，j係爲 正整數，且i，j>=2，並符合i*n = m*j。 第一先進先出記憶體以及該第二先進先出記憶體係 作爲不同資料速率間的緩衝，上述讀寫控制訊號控制第一 先進先出記憶體以及第二先進先出記憶體，使第一先進先 出記憶體接收由控制晶片組端資料輸出入界面傳送過來之 寫入傳輸資料，進而將寫入傳輸資料傳送給記憶體端資料 輸出入界面，並使第二先進先出記憶體接收由記憶體端資 料輸出入界面所傳送過來的讀出傳輸資料，進而將此讀出 傳輸資料傳送給控制晶片組端資料輸出入界面。 14 1 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） " (請先閱讀背面之注意事項再填寫本頁) - 訂---------線丨 馨丨 400 6325twf 1 .doc/008 Λ η c\缺专A吼幸攸71Τ;百 B7

經濟部智慧財產局員工消費合作社印製 五 發明說明（ρ) 此實施例中每一組記憶體模組插槽可接收相同頻率 之記憶體時脈訊號，而緩衝器820更可以包括鎖相迴路，用 以產生緩衝器時脈訊號以及倍數緩衝器時脈訊號，緩衝器 時脈訊號星該記憶體時脈訊號之頻率相同，而倍數緩衝器 時脈訊號的頻率係爲該記憶體時脈訊號的頻率之i倍，緩衝 器之控制信號產生單元接收緩衝器時脈訊號以及倍數緩衝 器時脈訊號，以產生正確時序的控制訊號。 第9圖與第10圖係顯示根據本發明另外兩個實施例之 記憶體系統連接圖。第8圖之實施例中，控制晶片組8〇〇所 送出的讀寫控制訊號除了給緩衝器82〇外，也會同時將控制 訊號傳送給這些記憶體模組插槽84〇。第9圖之實施例中， 控制晶片組800分別送出兩組不同的讀寫控制訊號給緩衝 益8 2 0與記彳思體模組插槽8 4 0。第1 〇圖之實施例中，控制晶 片組8〇〇不直接送出讀寫控制訊號給記憶體模組插槽84〇， 而由緩衝器82〇來送控制訊號給記憶體模組插槽84〇。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明’任何熟習此技藝者，在不脫離本發明之精 神和範圍內’當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 (請先閱讀背面之注咅？事項再填寫本頁) — — — — — — — 11111111 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 480400 A8 B8 C8 D8 1125twff.d〇c/008 六、申請專利範圍 1.一種改變資料存取速率之緩衝器，其稱接至一高位 元記憶體模組插槽、一低位元記憶體模組插槽以及一控制 晶片組，該高位元記憶體模組插槽以及該低位元記憶體模 組插槽係接受一記憶體時脈訊號，該緩衝器包括：， 一記憶體端資料輸出入界面，其耦接至該高位元記憶 體模組插槽以及該低位元記憶體模組插槽； 一^控制晶片組辆資料輸出入界面5其親接至該控制晶 片組； 一第一先進先出記憶體，其耦接至該控制晶片組端資 料輸出入界面以及該記憶體端資料輸出入界面； 一第二先進先出記憶體，耦接至該控制晶片組端資料 輸出入界面以及該記憶體端資料輸出入界面；以及 一緩衝器之控制信號產生單元，其耦接至該記憶體端 資料輸出入界面、該控制晶片組端資料輸出入界面、該第 一先進先出記憶體、該第二先進先出記憶體以及該控制晶 片組，其接受一緩衝器時脈訊號以及一倍數緩衝器時脈訊 號，該緩衝器時脈訊號與該記憶體時脈訊號之頻率相同， 該倍數緩衝器時脈訊號的頻率係爲該記憶體時脈訊號的頻 率之一預定倍數，該緩衝器之控制信號產生單元用以解讀 由該控制晶片組傳送過來的一讀寫命令，進而產生一讀寫 控制訊號； 其中該控制晶片組端資料輸出入界面所傳輸之資料 速率係爲該記憶體端資料輸出入界面所傳輸之資料速率的 該預定倍數，該第一先進先出記憶體以及該第二先進先出 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 訂---------f ·-------! !!!------- 妒濟部智慧財產局員工消費合作社印製 480400 A8 B8 C8 _6325twff.doc/008_^_ 六、申請專利範圍 記憶體係作爲不同資料速率間的緩衝，該讀寫控制訊號控 制該第一先進先出記憶體以及該第二先進先出記憶體，使 該第一先進先出記憶體接收由該控制晶片組端資料輸出入 界面傳送過來之一寫人傳輸資料，進而將該寫入傳輸資料 傳送給該記憶體端資料輸出入界面，並使該第二先進先出 記憶體接收由該記憶體端資料輸出入界面所傳送過來的一 讀出傳輸資料，進而將該讀出傳輸資料傳送給該控制晶片 組端資料輸出入界面。 2. 如申請專利範圍第1項所述之改變資料存取速率之 緩衝器，其中該第二先進先出記憶體包括： 一第三先進先出記憶體，耦接至該記憶體端資料輸出 入界面以及該控制晶片組端資料輸出入界面，用以接收一 高位元讀出傳輸資料，該高位元讀出傳輸資料係爲該讀出 傳輸資料中，由該高位元記憶體模組插槽所傳送過來的資 料；以及 一第四先進先出記憶體，耦接至該記憶體端資料輸出 入界面以及該控制晶片組端資料輸出入:界面，用以接收一 低位元讀出傳輸資料，該低位元讀出傳輸資料係爲該讀出 傳輸資料中，由該低位元記憶體模組插槽所傳送過來的資 料。 3. 如申請專利範圍第2項所述之改變資料存取速率之 一 * P 緩衝器，其中該控制晶片組端資料輸出入界面更包括一多 工器，該多工器耦接至該第三先進先出記憶體以及該第四 先進先出記憶體，該多工器接收該倍數緩衝器時脈訊號， 17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -· I I I I ϋ ϋ I ϋ ϋ I ϋ ϋ ϋ I I ϋ ϋ ϋ ϋ ^1 ϋ ϋ ϋ ϋ ί ^1 I -^1 ^1 ϋ I ϋ ^1 ^1 ^1 ^1 I I 經濟部智慧財產局員工消費合作社印製 480400 A8 B8 C8 6325twff.doc/008___^ 六、申請專利範圍 用以選擇將該低位元讀出傳輸資料與該高位元讀出傳輸資 料二者擇一傳送至該控制晶片組。 4. 如申請專利範圍第3項所述之改變資料存取速率之 緩衝器，該緩衝器之控制信號產生單元更產生一輸出入控 制訊號，該輸出入控制訊號會傳送給該記憶體端資料輸出 入界面以及該控制晶片組端資料輸出入界面，以作爲資料 輸出入控制的時間基準。 _ 5. 如申請專利範圍第1項所述之改變資料存取速率之 緩衝器，其中該第一先進先出記憶體包括一第一先進先出 佇列，一第二先進先出佇列’ 一第三先進先出佇列，以及 一第四先進先出佇列，該記憶體端資料輸出入界面包括： 一高位元資料多工器，該高位元資料多工器耦接至該 第一先進先出記憶體，該高位元資料多工器接收該緩衝器 時脈訊號，用以選擇將該第一先進先出佇列的資料與該第 三先進先出佇列的資料兩者擇一傳送至該高位元記憶體模 組插槽；以及 一低位元資料多工器，該低位元資料多工器耦接至該 第一先進先出記憶體，該低位元資料多工器接收該緩衝器 時脈訊號’用以远擇將該弟一*先進先出/[宁列的杳料組該第 四先誠出仔列的資料兩者擇-傳送至該低位冗己憶體模 組插槽。 &如申請專利範圍第丨項所述之改變畜料存取速率之 緩衝器，該緩衝器更包括： 一鎖相迴路，用以產生該緩衝恶昧 ^ __ 夂胃命時脈訊號以及該倍數 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ---------訂----------」 480400 6325twff.doc/008 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 緩衝器時脈訊號；以及 一相位延遲電路，其耦接至該鎖相迴路以及該記憶體 端資料輸出入界面，用以產生一延遲緩衝器時脈訊號，該 延遲緩衝器時脈訊號與該緩衝器時脈訊號係同頻率且相差 一預定相位。 7·如申請專利範圍第6項所述之改變資料存取速率之 緩衝器，其中該預定相位爲1/4相位。 8. 如申請專利範圍第1項所述之改變資料存取速率之 緩衝器，該記憶體端資料輸出入界面更包括一延遲電路， 用以產生一四分之一相位延遲的資料擺取信號。 9. 一種改變資料存取速率之系統，包括： 一高位元記憶體模組插槽，可用以插置一預定形式之 記憶體，用以儲存資料； 一低位元記憶體模組插槽，可用以插置該預定形式之 記憶體，用以儲存資料；" 一控制晶片組，其資料存取介面係爲該預定形式之記 憶體之資料速率的一預定倍數，當該控制晶片組欲存取該 預定形式之記憶體上資料時，該控制晶片組送出一讀寫命 令；以及 ： 一緩衝器，耦接至該高位元記憶體模組插槽、低位元 記憶體模組插槽、以及該控制晶片組，該緩衝器送收符合 該控制晶片組之資料存取介面的該預定倍數資料速率之資 料，並正確存取該預定形式之記憶體之資料。a 1〇·如申請專利範圍第9項所述之改變資料存取速率之 f 19 (請先閱讀背面之注意事項再填寫本頁) - 線丨_ ---- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 480400 ^63 2 5twff.doc/Q〇8 A8 B8 C8 D8 六、申請專利範圍 、 系統，其中該高位元記.憶體模組插槽以及該低位元記憶體 模組插:槽孫_受一記時脈訊號，該緩衝器包括： ^ 一靜億滅端_料輸出入界面其耦接'至該高位元記憶 、體模磁插修以^顏低位秀育憶體模組插槽' A,:、 蘭晶背難:端資料：輸出Λ界面，其親:接至該控制晶 片视 濟 部 /智 慧 財 產 局 員 工 消 費 合 作 社 印 製 一第一笨進先出:記憶體:，:其耦接至該控制晶片組端資 料輸出认界面以及_記憶霄端資、料级出入界面； ，一第2先:辱宪出旨3增體'，耦至該:控制晶片組端資料 輸出入#面以及該記憶體端資斜輸出入界面;'以及一 —緩衝器之控制信號產生單元，其耦接連該記憶體端 資料輸出入界面、該控输晶片組端資料輸出入界面、該第 一先進先出記憶體>該第二先進先出記憶Μ以及該控制晶 片組，其受一緩衝器時脈訊號以及一倍數^緩衝器時脈訊 號，該緩物器陳脈訊龢與該記憶體時霞詠號之V頻率相同， 該倍數灑衝器時脈訊號的頻率係爲I亥記儒體時脈_號的頻 率之該預定倍數，該:緩衝器之控制僖號」產生單元用以解讀 ^. ；- -. . c,、， ..' 由1¾控制晶片組傳送過來的誃讀寫命令，進而_生一讀寫 * ί -；, , 广 丨-':- 控制訊號r ""v -r - 〆s . ' ✓ 其中該控屬晶:片組3¾賣料，輸i入界面,(所傳輸之資料 速率係爲te,胃仏匿^端_料fe出λ界面所#輸之零料速率白^ 該預定倍數，該第ι先進參也|£轉>體以及該第“·^先進先A 1己憶體係怍爲孝同邊料逮率間的緩衝> 該讀％控制訊號控 、 - < i 攀該集一先進先出記憶：體以、哀該第二先進先出記憶體，使 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ;0 訂---------線！ 480400 年\°月 6325twfl .doc/008 a 條正 Κδ 、fe8 :8 ^ yuD8 經濟部智慧財產局員工消費合作社印製 11W20此專列她圍-修正口期-^0^.10.3 六、申請專利範圍 該第一先進先出記憶體接收由該控制晶片組端資料輸出入 界面傳送過來之一寫入傳輸資料，進而將該寫入傳輸資料 傳送給該記憶體端資料輸出入界面，並使該第二先進先出 記憶體接收由該記憶體端資料輸出入界面所傳送過來的一 讀出傳輸資料，進而將該讀出傳輸資料傳送給該控制晶片 組端資料輸出入界面。 11.如申請專利範圍第10項所述之改變資料存取速率 之系統，其中該第二先進先出記憶體包括: 一第三先進先出記憶體，耦接至該記憶體端資料輸出 入界面以及該控制晶片組端資料輸出入界面，用以接收一 高位元讀出傳輸資料，該高位元讀出傳輸資料係爲該讀出 傳輸資料中，由該高位元記憶體模組插槽所傳送過來的資 料；以及 一第四先進先出記憶體，耦接至該記憶體端資料輸出 入界面以及該控制晶片組端資料輸出入界面，用以接收一 低位元讀出傳輸資料，該低位元讀出傳輸資料係爲該讀出 傳輸資料中，由該低位元記憶體模組插槽所傳送過來的資 料。 1 2.如申請專利範圍第1 1項所述之改變資料存取速率 之系統’其中該控制晶片組端資料輸出入界面更包括一多 工器’ g亥多工器稱接至該第三先進先出記憶體以及該第四 先進先出記憶體，該多工器接收該倍數緩衝器時脈訊號， 用以選擇將該低位元讀出傳輸資料與該高位元讀出傳輸資 料二者 ---------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) : .j i : ·· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 經濟部智慧財產局員工消費合作社印製 480400 A8 B8 C8 _6325twff.doc/008_™ 六、申請專利範圍 13. 如申請專利範圍第12項所述之改變資料存取速率 之系統，該緩衝器之控制信號產生單元更產生一輸出入控 制訊號，該輸出入控制訊號會傳送給該記憶體端資料輸出 入界面以及該控制晶片組端資料輸出入界面，以作爲資料 輸出入控制的時間基準。 14. 如申請專利範圍第10項所述之改變資料存取速率 之系統，其中該第一先進先出記憶體包括一第一先進先出 佇列，一第二先進先出佇列，一第三先進先出佇列，以及 一第四先進先出佇列，該記憶體端資料輸出入界面包括： 一高位元資料多工器，該高位元資料多工器耦接至該 第一先進先出記憶體，該高位元資料多工器接收該緩衝器 時脈訊號，用以選擇將該第一先進先出佇列的資料與該第 三先進先出佇列的資料兩者擇一傳送至該高位元記憶體模 組插槽；以及 一低位元資料多工器，該低位元資料多工器耦接至該 第一先進先出記憶體，該低位元資料多工器接收該緩衝器 時脈訊號，用以選擇將該第二先進先出佇列的資料與該第 四先進先出佇列的資料兩者擇一傳送至該低位元記憶體模 組插槽。 15. 如申請專利範圍第10項所述之改變資料存取速率 之系統，該緩衝器更包括： 一鎖相迴路，用以產生該緩衝器時脈訊號以及該倍數 緩衝器時脈訊號；以及 一相位延遲電路，其耦接至該鎖相迴路以及該記憶體 22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) #--------訂---------線-舞 I------- - ----------- 經、！J部智慧財產局員工消費合作社印製 480400 A8 B8 C8 _6325twff.doc/008_D8 . _ 六、申請專利範圍 端資料輸出入界面，用以產生一延遲緩衝器時脈訊號，該 延遲緩衝器V時脈訊號與該緩衝器時脈訊號係同頻率且相差 一預定相金。::「 16.如申請專利is圍、第15項所述之改變資料存取速率 之系統，其中該預定>目位爲J/先相位,。 '1人如申請專別範福第JQ遍解施之改變資料存取速率 - ' . .厂. ：·.. , ... 之系統，該記懷體端資料輸界面更包括一延_電路， 用以產生一 1 /村目位延遽的資科擷取信號。，卜、 I、8.如韦j靑專利範圍第-9¾所述之改變資料存取速率之 系統，其中該控制晶片組担揺:、 ' 一互補資料擷取if雖腳&，用以支援該控制晶片組與 該緩衝器之間高頻率的·資料傳輸。、 19.如申請專利範圍第18項所述之改變資料存取速率 之系攀、其中該互祿資蟀擷取信號腳位係與一資料罩幕腳 位共用輸出入獅位，二 ：:. 个 • 2〇.如申請:專賴範圍華9項所述之改金資料存取速率之 f 系統，其中該镇定形式之記J億體/係爲雙倍資料速率同步動 , ，.' 、 態隨機存取記―體。- .卞、: 、v 2丨·丁種改變缓料荏遗速率之緩雰器:，’其耦接至J組記 '丨feull且插槽以芨一控®I晶片組:「每一組記憶體模組插槽 ' : > 卜 °、— 、 . 具有個寳料位元訊_，該挫制晶片組良有η個資料位元訊 號，寒緩衝器包插方 ：Γ 〜' 一記憶體端資料輸出/界面V，耦接至該些組記憶體模 組掛槽； 、 一 23 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) - 訂----------線 --------M.f---------- 48U4U0 _63 2 5tvvff dnc/0 0 8 A8 、 B8 、 C8 D8

   六、申請專利範圍 組 一控制晶片組端資料輸出，界面，耦接至該控_❺片 声:一先進先出記憶體 經濟部智慧財產局員工消費合作社印製 親接至該控制晶片組端資 輸出入界面以及該記憶體端資料輸出入界面々’〜_ 一第二奔，先出記憶體·，耦接‘至該學制、晶片钽端 輸出入界面]該記憶體端資料輸出入想面以及 Ί.®罨之控制信號產生單元，其接至該記僑 資料輸浊入事面、該控制晶片組端資轉^出入界面二該〜 二先進先出記體、、該声$先進先出記憶零以及該控^制: 片組，I亥緩衝嶷之控_ :信幾產擎單元，甩以解讀由該控制晶 片組‘傳送過來的.一讀齊赛令，進两邊鸯一讀寫控制訊號； '其中該控制晶片、駔端資料葡出九界面所傳輸之資料 速率坪爲該記It體-端_料輸此A界面所傳輸之賓料速率的i 角，上述之n;m，i，j係鸾正鳇數，，且1ϋ：>=2,並符合， ' ' ， j ' 該第一先進筅埤記:憶體以及該第亡先進先、出記憶體係作爲 不同資料速率間恙緩爭％該麗寫藥制訊號控制該第一先進 先出記億體以及該第二筅進备出記憶體，使該第一先進先 • . '、： . ， ^ 岀13 _籐接收Λ滅控制晶具姐端資料輸出入、界面傳送過來 之一寫傳輸資料，進而將該寫入傳輸資料傳送給鑛記憶 體觸· __出入界面，:並使該第二先進先出記w體接收由 一 γ、 ' · 」. / 一、 該記憶瞀端資料輸出入，界面m傳髮過齊的一讀出傳崎資 料:、，進而舉該讀出傳輸資料傳送給該控制晶片絚資料，輸 出人界面。， 、 、 . 1 22.如申請專利範圍第21項所述之改變資料存取速率 料 端 {請先閱讀背面之注意事項再填寫本頁) 訂t--------線— _ 24 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _____d_____.___j____________ 480400 A8 B8 C8 D8 6325twff Hnr/nng 六、申請專利範圍 之緩衝器，其中每一組記憶體模組插槽接收一記憶體時脈 訊號，而該緩衝器之控制信號產生單元接受一緩衝器時脈 訊號以及一倍數緩衝器時脈訊號，該緩衝器時脈訊號與該 記憶體時脈訊號之頻率相同，該倍數緩衝器時脈訊號的頻 率係爲該記憶體時脈訊號的頻率之i倍。 ' 23.如申請專利範圍第22項所述之改變資料存取速率 之緩衝器，更包括一鎖相迴路，用以產生該緩衝器時脈訊 號以及該倍數緩衝器時脈訊號。 24. —種改變資料存取速率之系統，包括： J組記憶體模組插槽，可用以插置一預定形式之記憶 體，用以儲存資料，每一組記憶體模組插槽具有m個資料位 元訊號； 一控制晶片組，其具有η個資料位元訊號，該控制晶 片組之資料存取介面係爲該預定形式之記憶體之資料速率 的1倍，當該控制晶片組欲存取該預定形式之記憶體上資料 時，該控制晶片組送出一讀寫命令；以及\ 一緩衝器，耦接至該j組記憶體模組插槽、以及該控制 晶片組，該緩衝器送收符合該控制晶片組之資料存取介面 /的資料速率之資料，並正確存取該預定形式之記憶體之資 料； 上述之n,m，i，j係爲正整數，且i，j>=2， 並符合i*n二ιμ”。 25. 如申請專利範圍第24項所述之改變資料存取速率 之系統，其中該控制晶片組係同時送出該讀寫命令給該緩 25 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公楚） (請先閱讀背面之注意事項再填寫本頁) -· I------訂---------I 經濟部智慧財產局員工消費合作社印製 480400 A8 B8 C8 6325twff.doc/008_D8六、申請專利範圍 衝器與該j組記憶體模組插槽。 2 6.如申請專利範圍第2 4項所述之改變資料存取速率 之系統，其中該控制晶片組係分別送出讀寫命令給該緩衝 器與該j組記憶體模組插槽。 2 7.如申請專利範圍第2 4項所述之改變資料存取速率 之系統，其中該控制晶片組係送出該讀寫命令給該緩衝 器，而該緩衝器送出另一讀寫控制訊號至該j組記憶體模組 插槽。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 , Γ 良_ -« 1 ϋ ·ϋ ·ϋ ϋ· ϋ ϋ 1，I ϋ ^1 ^1 I ϋ ·ϋ ϋ I I ϋ I ϋ ·1_1 ϋ ·ϋ VI ·ϋ ·ϋ ^1 ϋ ϋ I · 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）