TW464963B - Fabricating method of transistor - Google Patents

Fabricating method of transistor Download PDF

Info

Publication number
TW464963B
TW464963B TW89121776A TW89121776A TW464963B TW 464963 B TW464963 B TW 464963B TW 89121776 A TW89121776 A TW 89121776A TW 89121776 A TW89121776 A TW 89121776A TW 464963 B TW464963 B TW 464963B
Authority
TW
Taiwan
Prior art keywords
layer
gate
window
manufacturing
scope
Prior art date
Application number
TW89121776A
Other languages
English (en)
Inventor
Hung-Huei Tzeng
Original Assignee
Vanguard Int Semiconduct Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard Int Semiconduct Corp filed Critical Vanguard Int Semiconduct Corp
Priority to TW89121776A priority Critical patent/TW464963B/zh
Application granted granted Critical
Publication of TW464963B publication Critical patent/TW464963B/zh

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

A7 B7 464963 6625twf.doc/008 五、發明說明(1) 本發明是有關於一種形成積體電路元件的方法,且 特別是有關於一種具有τ形(T-Shape)閘極結構之電晶體 (Transistor)的製造方法° 通常形成一電晶體之標準製程,包括形成一多晶矽 閘極、植入離子以形成源極/汲極和在多晶矽閘極上形成 一閘極矽化金屬層。隨著半導體技術發展至高積集度,因 此需縮小元件之尺寸’當元件之尺寸縮小,閘極之長度也 必須隨之縮小。由於閘極矽化金屬層與下層多晶矽閘極有 相同之長度,將使閘極之電阻値增加,而電阻値的增加, 將因電阻電流時間延遲(RC Time Delay)而導致元件之操作 速度降低。 習知技術中解決電阻値提高的問題,例如美國專利 第6096590號,係在多晶矽上形成較多晶矽閘極長之金屬 閘極;其名稱爲形成T形閘極以降低閘極之電阻値,然而, 這過程需要許多的微影步驟,且需有高對準特性以形成多 晶矽閘極,因此,此製程較爲複雜且難以控制其產率,此 外,更提高了製程之費用。 因此本發明的目的就是在提供一種電晶體的製造方 法,首先,提供一基底,且在基底上依序形成一犧牲層、 一金屬層與一絕緣層,之後,在絕緣層上形成一圖案化之 光阻層,以定義第一閘極窗。接著,以蝕刻法去除部分絕 緣層與金屬層,例如以圖案化之光阻爲罩幕以形成第一閘 極窗,而暴露出部分犧牲層。之後,側面去除光阻層,並 利用保留之光阻層爲罩幕,側面去除保留之絕緣層以形成 第二閘極窗,其中第二閘極窗之寬度大於第一閘極窗之寬 3 本紙張尺度適用中國國家標準(CKS)A4~規樁(210 X 297公楚) ------------Γ 裝-----丨訂 ------線( (請先閱讀背面之注意事項再填窝本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 6 4 9 j A7 6625twf.doc/008 D- _____ B7 五、發明說明(V) 度,因此,第一閘極窗與第二閘極窗可形成一 τ形閘極窗。 進行一熱製程,使金屬層下方之犧牲層與金屬層合 金形成源極/汲極,接著,去除Τ形閘極窗中之犧牲層之 後,在保留之絕緣層與源極/汲極上形成一閘極介電層, 閘極電極因此在τ形閘極窗中形成。 本發明另一實施例,是提出一種Τ形開口的製造方 法,首先,提供具有一材質層之基底,然後,在材質層上 形成一圖案化之光阻層,以定義第一開口,利用圖案化之 光阻層爲罩幕去除部分材質層,形成第一閘極窗,之後, 側面去除光阻層,例如以蝕刻法去除。接著,以保留之光 阻爲罩幕去除保留之材質層,例如以蝕刻法去除,而形成 第二開口,其中第二開口之寬度大於第一開口之寬度,因 此,第一開口與第二開口可形成一 Τ形開口。 本發明只需要一光阻層即可形成一 Τ形閘極窗,然 後,在τ形閘極窗之中形成一 τ形聞極電極’或是在一材 質層中形成一 τ形開口或Τ形孔洞,而不需要再額外的光 阻層及微影製程,因此,將可簡化製程且減少製程之金錢 花費1= 爲讓本發明之上述和其他目的、特徵和優點能更明 顯易懂,下文特與一較佳實施例,並配合所附圖示,做詳 細說明如下: 圖示之簡單說明: 第1圖至第10圖是依照本發明一較佳實施例之電晶 體之製造流程剖面圖。 標記之簡單說明: 4 本紙張尺·度適用中國國家標準規格(210 X 297公® ) (請先閱讀背面之注意事項再填寫本頁) 丨—丨-:--丨丨訂·丨丨! I - f 經濟部智慧財產局員工消費合作社印製 46 49 … A7 6625twf.doc/008 五、發明說明(>) 100 :基底 102 =犧牲層 104 :金屬層 106、122 :絕緣層 106a :保留之絕緣層 108 :光阻層 l〇8a :保留之光阻層 110 :第一閘極窗 110a :第二聞極窗 112a、112b :源極、汲極 114 :閘極介電層 116、118 :導體材質層 120 :閘極電極 124、126、128 :內連線 實施例 第1圖至第10圖,其繪示是依照本發明一較佳實施 例之電晶體的製造流程剖面圖。 請參照第1圖,在基底100上依序形成犧牲層〖02、 金屬層104與絕緣層106,而基底100之材質例如矽、鍺 或是習知技術中其他適合之材質,犧牲層1〇2之材質例如 Sii.xGex、GaAs、InGaAs、InP ' ini.xGaxASyPby 或其他適 合之材質,金屬層104之材質可以是任何導體材質’例如 鈷、鎳、鈀、鉑、铑 '鈦、錫、鎢或其合金°在犧牲層1〇2 上形成金屬層104之後,在金屬層1〇4上形成絕緣層1 ’ 絕緣層106之材質例如氧化層。 5 (請先閲讀背面之注意事項再填窝本頁) .1 裝-----r---訂---------線( 本紙張尺度適用中國國家標準(CNS)A4規格(2]〇^ 297公釐) A7 B7 46496- 6625twf.doc/008 五、發明說明(w) 請參照第2圖,在絕緣層106上形成一光阻層108, 以定義第一閘極窗110,而光阻層】〇8包括一適合之圖案 以形成第一閘極窗11〇。之後,進行一蝕刻製程,蝕刻絕 緣層106與金屬層104而形成第一閘極窗110,並暴露出 犧牲層102。 在第一閘極窗110形成之後,側面去除光阻層108, 例如以等向性蝕刻去除,並暴露出絕緣層106之部分頂端 表面,如第3圖所示,所保留之光阻層標示成108a,然後, 利用光阻層l〇8a爲罩幕,側面去除部分絕緣層106,例如 以等向性蝕刻去除,而暴露出金屬層1〇4之部分頂端表面, 如第4圖所示,而形成第二閘極窗ll〇a。所保留之絕緣層 標示成106a,如第4圖所示,第二閘極窗ll〇a之寬度大 於第一閘極窗110之寬度,因此,第一閘極窗110與第二 閘極窗110a可形成一 T形閘極窗’之後’去除光阻層108a。 請參照第4圖與第5圖,進行一熱製程,使金屬層104 與金屬層下面之犧牲層1〇2成合金形成源極/汲極 112a/112b,而因爲第一閘極窗11〇暴露出犧牲層102,所 以犧牲層102將不會與金屬層104合金。在源極/汲極 112a/l 12b形成之後,將以任何可能之蝕刻製程去除閘極 窗110中之犧牲層1〇2。 接著,請參照第6圖,在絕緣層l〇6a所暴露之表面、 源極/汲極112a/112b與基底100上形成閘極介電層1H ’ 閘極介電層U4之材質例如二氧化矽、氮化矽、氮氧化矽 或二氧化砂與氣化砂之混合,其厚度約爲至2Onm ’ 而閘極介電層1】4可以沈積法或長成一介電層形成。 6 本紙張尺度適用中國國家標準(CNS)A4規格<210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝 -*1 I» ί H «ί ί H ϋ i ^ 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 6 4 9 6 3 A? 6625twf.doc/008 _B/_ 五、發明說明(Γ) 請參照第7圖與第8圖,在T形閘極窗之下層部分 中形成導體材質116,例如在第一閘極窗no內形成導體 材質116,而導體材質可提供成爲一導體插塞,然後,在 基底100上形成金屬或導體層118,覆蓋閘極介電層114, 而塡滿T形閘極窗,導體材質116可以是一摻雜多晶矽層, 且以沈積法或其他適合方法形成。在上述所提及的步驟 中,値得注意的是在T形閘極窗之下層部分形成一插塞之 步驟是可選擇的,可不需先形成多晶矽插塞’即在閘極介 電層114形成之後,於閘極介電層114上形成金屬或導體 層118塡滿T形閘極窗,不需先形成多晶矽插塞,此外, 金屬層可以是鋁、鎢或經摻雜之多晶矽。 請參照第9圖,去除絕緣層106上之部分金屬層118, 形成閘極電極120,將部分金屬層118去除或平坦化,例 如進行回蝕刻法(Etching Back)或化學機械硏磨法 (Chemical Mechanical Polishing,CMP)。所形成的閘極電 極120會與絕緣層106a上面之部分閘極介電層114的上 表面共面,而因此形成T形閘極結構。在本發明中,並不 需額外之微影步驟,如以上所述,在以光阻108形成第一 閘極窗110之後,側面去除光阻108,接著,利用所保留 之光阻108a,側面去除絕緣層106而形成第二閘極窗 ll〇a,而因此形成T形閘極窗,且不需額外之微影步驟來 定義T形閘極窗之上層部分。 以本發明之方法形成T形閘極結構可簡化製程步驟, 只需形成一次光阻層108,以定義第一閘極窗11〇 ’然後’ 側面蝕刻此同一光阻層,且再以此爲罩幕以定義第二閘極 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------^裝-----:·!訂·-------線^' (請先閱讀背面之注項再填寫本頁)

Claims (1)

  1. <— ·ΙΙ HI I II 丨 條正 1 4 6 4 9 B8 ^e'^5twi|;doc/008 gs 傳筚號專利审5圍fl冬"^本 闩期.,ηηι ο id 、申請專利範圍 1. 一種電晶體的製造方法,包括 提供一基底’且依序在該基底上形成一犧牲層、一 金屬層與一絕緣層; (請先閱讀背面之注意事項再填寫本頁) 形成一圖案化之光阻層在該絕緣層上,以定義一第 一閘極窗; 利用該圖案化之光阻層爲一罩幕,去除部分該絕緣 層與該金屬層,形成該第一閘極窗,且該第一閘極窗暴露 出部分該犧牲層; 側面去除部分該圖案化之光阻; 利用該保留之光阻爲一罩幕,側面去除部分該保留 絕緣層,形成一第二閘極窗,其中該第二閘極窗寬度大於 該第一閘極窗寬度,使該第一閘極窗與該第二閘極窗形成 一 T形鬧極窗; 進行一熱製程,以一反應形成一源極/汲極在該金屬 層與該金屬層下方之該犧牲層之間; 去除在該T形閘極窗中之該犧牲層; 形成一閘極介電層在該保留絕緣層與該源極/汲極 上;以及 形成一閘極電極在該T形閘極窗之中。 經濟部智慧財產局員工消費合作社印製 2. 如申請專利範圍第1項所述之電晶體的製造方法, 其中形成該閘極電極之該步驟更包括: 形成一導體層在該閘極介電層上,並塡滿該T形閘 極窗;以及 去除部分該導體層而形成該閘極電極,且該閘極電 極具有一表面,該表面與該保留絕緣層上之該閘極介電層 10 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
    經濟部智慧財產局員工消費合作社印t 六、申請專利範圍 表面共面。 3. 如申請專利範圍第2項所述之電晶體的製造方法, 其中去除該部分導體層是以化學機械硏磨法去除。 4. 如申請專利範圍第2項所述之電晶體的製造方法, 其中去除該部分導體層是以回飽刻法去除° 5. 如申請專利範圍第1項所述之電晶體的製造方法, 其中形成該閘極電極之該步驟更包括: 形成一第一導體層在該T形閛極窗之下層部分; 形成一第二導體層在該閘極介電層上,並塡滿該T 形閘極窗;以及 去除部分該第二導體層形成該閘極電極,且該閘極 電極具有一表面,該表面與該保留絕緣層上之該閘極介電 層表面共面。 6. 如申請專利範圍第1項所述之電晶體的製造方法, 其中該熱製程爲一合金製程,係將該金屬層與該金屬層下 面之該犠牲層合金,形成該源極/汲極。 7. 如申請專利範圍第1項所述之電晶體的製造方法, 其中該犧牲層係選自包括Si^Ge、、GaAs、InGaAs、InP、 。 8. 如申請專利範圍第1項所述之電晶體的製造方法, 其中該金屬層係選自包括鈷、鎳、鈀、鉑、铑、鈦、錫、 鶴。 9. 如申請專利範圍第1項所述之電晶體的製造方法, 其中側面去除該圖案化之光阻係以一等向性鈾刻製程去 除。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) <請先閱讀背面之注意事項再填寫本頁) 衣------一—訂---I-----線 Α8 Β8 C8 D8 ill' 4649 6 3 doc/008 t2177ή瞌寅刹笳阇絛太 六、申請專利範圍 10. 如申請專利範圍第1項所述之電晶體的製造方 法,其中側面去除該保留絕緣層係以一等向性蝕刻製程去 除。 11. 一種T形閘極窗的製造方法,包括: 提供一基底,且依序在該基底上形成一犧牲層、一 金屬層與一絕緣層; 形成一圖案化之光阻層於該絕緣層上,以定義一第 一阑極窗; 利用該圖案化之光阻爲一罩幕,去除部分該絕緣層 與該金屬層,形成該第一閘極窗,且該第一閘極窗暴露出 部分該犧牲層; 側面去除部分該圖案化之光阻;以及 利用該保留之光阻爲一罩幕,側面去除部分該保留 絕緣層,敢成一第二閘極窗’其中該第二閘極窗之寬度大 於該第一閘極窗之寬度’使該第一閘極窗與該第二閘極窗 形成一 T形閘極窗。 12. 如申請專利範圍第11項所述之T形閘極窗的製浩 方法,其中該犧牲層係選自包括Sit_xGex、GaAs、InGaAs、 InP、In^xGaxASyP,.》,。 13. 如申請專利範圍第11項所述之T形閘極窗的製浩 方法,其中該金屬層係選自包括鈷、鎳、鈀、鈾、鍺、鈦、 錫、鎢。 14. 如申請專利範圍第U項所述之T形閫極窗的褽浩 方法,其中側面去除該圖案化之光阻係以一等向性蝕刻製 程去除。 12 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) ----— !1ΙΓ!{衣----- -- 訂----- -線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 修正日期:2001.9.14 A8 B8 C8 D8 夂、申請專利範圍 15. 如申請專利範圍第11項所述之T形閘極窗的製造 方法,其中側面去除該保留絕緣層係以一等向性蝕刻製程 去除。 16. —種T形開口的製造方法,包括: 提供一基底,且在該基底上形成一材質層; 形成一圖案化之光阻層在該材質層上,以定義一第 —開口; 利用該圖案化之光阻爲一罩幕,去除部分材質層, 形成該第一開口; 側面去除部分該圖案化之光阻;以及 利用該保留之光阻爲一罩幕,側面去除部分該保留 材質層,形成一第二開口,其中該第二開口之寬度大於該 第一開口之寬度,使該第一開口與該第二開口形成一 T形 開口》 17. 如申請專利範圍第16項所沭之T形開口的製造方 法,其中該材質層係一絕緣層。 18. 如申請專利範圍第16項所述之T形開口的製造方 法,其中側面去除該圖案化之光阻係以一等向性蝕刻製程 去除。 19. 如申請專利範圍第16項所沭之T形開口的製造方 法,其中側面去除該保留絕緣層係以一等向性蝕刻製程去 除。 13 -I I--Hi--^--—一 取· - ------訂--- I-----、 C锖先閱讀背面之注意事項再填寫^〇 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW89121776A 2000-10-18 2000-10-18 Fabricating method of transistor TW464963B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW89121776A TW464963B (en) 2000-10-18 2000-10-18 Fabricating method of transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW89121776A TW464963B (en) 2000-10-18 2000-10-18 Fabricating method of transistor

Publications (1)

Publication Number Publication Date
TW464963B true TW464963B (en) 2001-11-21

Family

ID=21661581

Family Applications (1)

Application Number Title Priority Date Filing Date
TW89121776A TW464963B (en) 2000-10-18 2000-10-18 Fabricating method of transistor

Country Status (1)

Country Link
TW (1) TW464963B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402986B (zh) * 2004-08-25 2013-07-21 Freescale Semiconductor Inc 嵌壁式半導體裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402986B (zh) * 2004-08-25 2013-07-21 Freescale Semiconductor Inc 嵌壁式半導體裝置

Similar Documents

Publication Publication Date Title
TW516160B (en) Planar and densely patterned silicon-on-insulator structure and process of fabricating
TW516162B (en) Method of forming T-shaped isolation layer, method of forming elevated salicide source/drain region using the same, and semiconductor device having T-shaped isolation layer
KR100676020B1 (ko) 나노와이어 치수 감소 방법, 나노와이어 제조 방법, 전자장치 제조 방법 및 전자 장치
TW303496B (zh)
TWI305669B (en) Method for making a raised vertical channel transistor device
TW517288B (en) Damascene-gate process for the fabrication of MOSFET devices
TW200908288A (en) A trench structure and method of forming the trench structure
TW392308B (en) Method of making metal oxide semiconductor (MOS) in IC
TW439190B (en) Fabrication of semiconductor device having shallow junctions
TWI336948B (en) Method for fabricating a recessed-gate mos transistor device
TW563228B (en) Method of making a ferroelectric memory transistor
TW580731B (en) Semiconductor device including gate electrode having damascene structure and method of fabricating the same
TW313682B (zh)
TW466684B (en) Method for forming deep trench capacitor under shallow trench isolation structure
TW480604B (en) Raised silicide source/drain MOS transistors having enlarged source/drain contact regions and method
TW388104B (en) Structure and fabricating method of self-aligned contact
TW464963B (en) Fabricating method of transistor
TW200300592A (en) Method of forming narrow trenches in semiconductor substrates
TW402780B (en) Device isolation structure for semiconductor device and method thereof
TW412794B (en) Manufacturing method of semiconductor devices
TW301022B (zh)
TWI242834B (en) Improvement for MOL integration
TW200834659A (en) Method of fabricating semiconductor device
TW432699B (en) A method for fabricating a DRAM cell capacitor
TWI282168B (en) Silicon-on-insulator (SOI) semiconductor structure and method on manufacture

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent