TW459368B - Double fuse density in TV window - Google Patents

Description

459 36 3 五、發明說明¢1) 發明領域 - 本發明係關於在半導體裝置中使用之熔絲陣列結構以及 用於形成該熔絲結構之方法。 發明背景 熔絲為包含在半導體裝置中以輔助保護該裝置以及提供 啟動冗餘元件之裝置以增強產品良率。金屬熔絲為典型地 包含在積體電路中以在晶圓製造期間以及晶圓製造之後將 電路態樣重定線路。雷射熔斷熔絲為典型地經由在最終鈍 化終端經由介電質開啟之視窗存取。該雷射功率以及斑點 位置必須小心控制以將對鄰近熔絲以及對包含半導體底材 之底層結構造成之損毀加以最小化。 在現代微電子中，經常，相當多數之熔絲必須納入在相 當小空間内以提供冗餘而不具面積負擔。例如，如在具有 類似或是減低大小之記憶體裝置中之記憶體容量增加時， 炼絲數增加。 如該例子，在現行利用之動態隨機存取記憶體（DRAM)裝 置設計中，熔絲與相關電路通常耗費大約總晶片面積之3% 至5 %面積。如裝置大小持續縮減時，未來數代之記憶體晶 片可能為熔絲結構之必要面積量加以負面衝擊。依據預 估，一些DRAM裝置，例如1Gb DRAM最高可能需要大約 3 0 0 0.0個熔絲。 因此，目前正在尋找增加熔絲密度之方法。完成熔絲密 度增加之其中之一種方法為藉由降低炼絲節距，而不用犧 牲晶片上需要之面積。

459368 五、發明說明（2) 圊1解釋目前利用於雷射熔斷熔絲之熔絲結構例子。圖】 解釋之熔絲結構經由終端介層視窗1看到。圖1解釋之結構 包含4個熔絲3。為保護相互連接熔絲與周圍裝置之溶絲繞 線，熔絲連接器可以在實際熔絲下之一金屬階層上。 圖1解釋之各熔絲包含連接器5。亦且，各熔絲結構包含 溶絲熔斷時摧毁之部分熔絲7。熔斷部分7藉由介層9連接 至連接器。圖1解釋之已知熔絲結構具體實施例包含大約 3. 2mm之溶絲節距4。 圖2解释圖1解釋之一熔絲之橫截面圖。將熔斷熔絲部分 7看到配置在圖2之金屬階層中。介層9連接熔斷部分7至連 接器5。圖2清楚地解釋在一金屬階層中之將熔斷熔絲部分 7以及在較低金屬階層中之連接器5之配置。 發明總結 為提供允許熔絲更加密集配置之熔絲結構，本發明特徵 提供用於多層半導體裝置之熔絲結構。該熔絲結構包含配 置在該多層半導體裝置第一階層中之至少二熔絲。介於該 炼絲之間延伸之導電結構連接該熔絲。 本發明其他特徵提供用於形成多層半導體裝置之 '溶絲之 方法。該方法包含形成導電連接器階層。介層形成為由連 接器階層延伸。至少二熔絲形成為連接至介層以及經由連 搔器階層相互連接。 本發明其他目的以及優點將由下列詳細說明而對那些熟 知相關技藝之人士容易變成顯而易見，其中簡易地藉由完 成本發明思量之最佳模式解釋之方式而只顯示以及說明本

459 36 8 五、發明說明（3) 發明較佳具體實施例。如所將瞭解的是，本發明具有其-他 以及不同具體實施例，以及其多數細節在不脫離本發明下 具有各種不同明顯方面之修正能力。因此，圖式以及說明 將視為特性之解釋性而非視為限制性。 圖式之簡單說明 當與附圖結合而考量時，本發明上述目的以及優點將變 成更加清楚地瞭解，其中： 圖1表示用於半導體裝置之已知熔絲結構之一上視圖例 子； 圖2表示圖1解釋之熔絲結構之一熔絲沿著圖1之線2 - 2之 橫截面圖； . 圖3表示如本發明之嫁絲結構之具體實施例之上視圖； 圖4表示圖3顯示之結構之二熔絲沿著圖3之線4 - 4之橫截 面圖； 圖5表示圖4顯示之另一熔絲結構之橫截面圖； 圖6表示圖5解釋之另一具體實施例變化之橫截面圖； 圖7表示已知熔絲結構之一上視圖例子；以及 圖8表示如本發明之熔絲結構之具體實施例之上視圖。 圖式之詳細說明 本發明提供一熔絲結構以及用於建立允許熔絲密度增加 之該熔絲結構之方法而不用降低熔絲節距。事實上，如本 發明，炼絲密度加倍而不用降低炫絲節距。除了增加炼絲 密度之外，本發明提供大處理視窗之優點，因為熔絲密度 可以增加而不用大量處理改變。

第6頁 459 36 8 五、發明說明（4) ~~--- 圖3解釋如本發明之嫁絲結構之一具體實施例之上視 匕解釋之具體實施例，圖3解釋之具趙實施例包含 终端介層視窗11中形成之熔絲。如在圖3可 似大小之終端介層視窗中與圖1解釋之結構相對的是可以 形成8個熔絲。因此，本發明可以允許熔絲密度之加仵。 圖3解釋之具體實施例之各熔絲13包含實際熔斷之^分 1 5。此熔斷部分丨5配置在第一金屬階層M丨上。如同熔絲77之 所有其他部分、介層以及連接器’實際熔斷之該部分並 型由導電材料製成。該熔斷部分可以由各種材 : 銘、銅、多晶矽、鎢以及其他材料。 各熔斷部分15可以在各端連接至連接該熔絲至連接器19 之連接器介層17。該連接器19可以提供介於該熔絲'之間之 連接，經由該介層至包含該熔絲之半導體裝置之苴他邻 分。典型地，與熔斷部分15比較，該連接器為配置在多 半導體結構之不同階層中。 如本發明之熔絲結構亦可以包含所有熔絲連接之閘極 體23。圖3解釋之閘極導體具體實施例與熔絲方向垂直。 該問極導體可以連接至與所有存在之熔絲電路共通之地。 提供所有熔絲之共通接點可以避免與雷射束相互作用。 圖4解釋圖3顯示之本發明具體實施例之橫截面圖。 圖5解釋圖3與圖4解釋之本發明另—具體實施例。圖5之 具體實施例包含熔斷部分15以及迷接熔絲熔斷部分15至熔 絲熔斷部分1 5配置之階層之下之金屬階層之連接器工9之第 一連接器階層介層17。假使閘極接觸堆疊之電阻為太高

第7頁

IIH 4 59 36 8 五、發明說明（5) 時，此結構可能為所需。作為替代性，圖5解釋之結構可 以相對地配置為圖6解釋之結構。 圖7以及圖8提供已知結構與如本發明之結構之熔絲密度 比較性解釋。沿著這些線，圖7解釋已知熔絲結構。另一 方面，圖8解釋如本發明之結構。如可以藉由比較圖7以及 圖8解釋之結構看出，與先前技藝比較本發明允許更大密 度之熔絲形成。 圖3-6以及圖7解釋之結構可以藉由如下文說明之處理或 是藉由任何已知處理加以形成，包含微影處理。 無論具體實施例為何，如本發明之所有熔絲可以在半導 體裝置之鈍化層單一孔内部提供。 本發明前述說明解釋以及說明本發明。另外，該揭示只 顯示以及說明本發明較佳具體實施例，但是如先前提到， 將瞭解的是本發明具有以各種不同之其他組合、修正以及 環境使用之能力以及具有在由此陳述、與上述教導、及/ 或相關技藝技巧或知識相稱之本發明觀念範疇内變化以及 修正之能力。上述說明之具體實施例為更進一步意圖解釋 實現本發明已知最佳模式以及意圖使熟知相關技藝之人士 以此具體實施例或是其他具體實施例以及以特別應用或是 本發明之使用所需之各種不同變化利用本發明。因此，本 發明不意圖限制本發明為由此揭示之形成。亦且，意圖為 附屬之申請專利範圍建立為包含其他具體實施例。

Claims (1)

1. 459 36 8 六、申請專利範圍 1. 一種用於多層半導體裝置之熔絲結構，包括： - 至少二個炫絲，該至少二個溶絲配置在該多層半導體 裝置之第一階層之終端介層開口中； 一導電結構，該導電結構介於該些炼絲間，以連接該 些熔絲。 2. 如申請專利範圍第1項之熔絲結構，尚包括： 與各熔絲相關之至少一對介層，用於連接熔絲端至該 導電結構。 3. 如申請專利範圍第2項之熔絲結構，其中用於將該至 少二個熔絲加以導電之結構包含配置在多層半導體裝置之 第二階層之導電連接器，以及其中該介層連接該至少二個 熔絲至該導電連接器。 4. 如申請專利範圍第3項之熔絲結構，其中用於電氣連 接該至少二熔絲之結構尚包含至少與該至少二個熔絲共通 之閘極導體，其中該共通閘極導體電氣連接該連接器以及 配置在多層半導體裝置之第三階層中。 5. 如申請專利範圍第3項之熔絲結構，尚包括： 用於連接該共通閘極導體至該導電連接器之至少一介 層。 6. 如申請專利範圍第3項之熔絲結構，尚包括： 複數個熔絲，其中該閘極導體共通於所有熔絲。 7. 如申請專利範圍第1項之熔絲結構，其中該熔絲結構 配置在多層半導體結構之終端介層視窗中。 8. 如申請專利範圍第1項之熔絲結構，其中該些熔絲為

   459368 六、申請專利範圍 雷射熔斷'熔絲。 — 9, 一種用於形成多層半導體裝置熔絲之方法，該方法包 括下列步驟： 形成一導電連接器階層； 形成複數個由該連接器階層延伸之介層；以及 形成連接至該介層並且經由該連接器階層相互連接之 至少二個溶絲。 10·如申請專利範圍第9項之方法，尚包括下列步驟： 形成與該熔絲共通之閘極導體；以及 形成由該閘極導體延伸之介層以用於連接該閘極導體 至該連接器階層。 11.如申請專利範圍第9項之方法，其中該熔絲結構為在 該多層半導體結構之終端介層視窗中形成。

   第10頁