454 11 4 2489twf/005 A7 B7 五、發明説明u ) 本發明是有關於一種電腦主機板之控制晶片，且特別 __ ,_<—— — 是有關於一種設置於電腦主機板中，可調整阻値使阻抗匹 〜一〜•“ 〜〜 里阜m裝置。 請參照第1圖，其繪示習之SSTL DRAM匯流排中， 控制晶片與記憶體插槽間的連結情形。如圖中所示，控制 晶片1〇〇的讀寫埠130可藉由傳輸線與數個記憶體插槽101 耦接，而此處之傳輸線可以是位址線、資料線或其他控制 線。由於目前的信號頻率相當高，因此必須考慮到高頻信 號所必須面對的信號反射、阻抗匹配等問題。爲使反射信 號能降至最低程度’阻抗匹配良好便成爲首要條件，因此 在電路設計時，常會加入串接電阻的設計，以作爲阻抗匹 配之用。如第1圖中所示，讀寫埠13〇藉由傳輸線120與 串接電阻Rs親接’其中串接電阻Rs可作爲與記憶體插槽 101a〜101d ( 101a, 101b, 101c, 101d)之間阻抗匹配之用， 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 以降低反射，使信號不致失真變形。另一方面，提昇電阻 RT則耦接至提昇電壓源l〇8a後，再經由傳輸線140與串 接電阻Rs耦接；提昇電壓源l〇8a經由提昇電阻RT分壓 後可提供一直流電壓準位（level )，用以將信號箝制 (clamp)在此電壓準位上’與提昇電壓源l〇8b耦接之另 一提昇電阻Rt1亦爲此類似功能。 由圖式中可看出，串接電阻Rs係同時耦接至記憶體插 槽101a~101d，作爲控制晶片100與記憶體插槽間阻抗匹 配之用。但一般實務應用中’記憶體插槽l〇la~101d也許 並不會同時插上記憶體，而只用到部分插槽；此時若串接 3 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 4 54 彳 1 4 2489twf/005 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（入）. .電阻Rs.之阻値無法調整，在不同的記憶體插槽使用情況 下，勢必影響阻抗匹配時之準確性；因此，串接電阻必須 視記憶體插槽l〇la〜l〇ld之使用情形調整阻値，方可使阻 抗匹配準確。此外，在不同的記憶體插槽使用情況下，提 昇電阻1之阻値亦必須隨之調整，方可使電壓準位不致 偏移；但很遺憾的，習知上的做法，串接電阻Rs與提昇 電阻RT均爲固定電阻，阻値無法視實際需要而調整，故 ¥法有效解決阻抗匹配的問題，且經由提昇電阻&所 g供的電壓準位亦不夠精確，使整體效果大打折扣。 另一方面，由於串接電阻Rs位於控制晶片Λ〇外部， 因此必須藉傳輸線120方得與讀寫埠130耦接，.此時若傳 輸線12〇之長度愈短，愈能使串接電阻Rs靠近控制晶片 1〇〇，使阻抗匹配效果更佳；但反觀現今所採用的1C封裝 技術，錫球陣列結構（Ball Grid Array, BGA)漸成市場 主流，此種封裝方式以接腳數多而密集爲主要特色，因此 在控制晶片100周圍常匯集大量排線，是以在此種情況下， 欲使串接電阻Rs靠近控制晶片1〇〇便更加地困難，造成 實際電路佈局時串接電阻Rs與控制晶片100間總會有15〇〇 '齊耳（mil, lmil = 10-3 inch)至2〇0〇密耳的距離，影響阻 抗匹配時的準確性。 綜觀以上所述，習知的作法至少具有以下缺點： 一、 串接電阻之阻値無法依據記憶體插槽之實際使用 情況而調整，造成阻抗匹配不良，影響信號之正確性； 二、 提昇電阻之阻値無法依據記憶體插槽之實際使用 4 (請先閲讀背面之注意事項再填寫本頁) A. ΐτ l/L. 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4 54 1 1 4 2489twf/005 A7 B7 五、發明説明（4) 情況而調整，造成電壓位準偏移，影響信號之正確性；以 及 三、串接電阻與提昇電阻位於控制晶片外部，因無法 與控制晶片緊密相鄰，因此改良信號品質的程度有限。 因此本發明的目的就是在提供一種電腦主機板中控制 晶片之阻抗調整裝置，串接電阻之阻値可依據記憶體插槽 之實際使用情況而調整，使控制晶片與記憶體插槽間阻抗 匹配良好’大幅降低信號反射情形，使信號之可靠度增加。 本發明的另一目的就是在提供一種電腦主機板中控制 晶片之阻抗調整裝置，提昇電阻之阻値可依據記憶體插槽
I 之實際使用情況而調整，不因記憶體插槽之使用情形不同 而造成電壓準位偏移，使信號之可靠度增加。 本發明的另一目的就是在提供一種電腦主機板中控制 晶片之阻抗調整裝置，將串接電阻與提昇電阻設於控制晶 片內，可大幅改良信號品質。 爲達成上述和其他目的，本發明提供一種電腦主機板 中控制晶片之阻抗調整裝置，可依據記憶體插槽之使用情 形，將控制晶片之讀寫埠與記憶體插槽間的傳輸阻抗加以 匹配，並提供信號所需之直流電壓準位。此種阻抗調整裝 置以一串接可變電阻及一提昇可變電阻爲主要架構’串# 可變電阻可作爲阻抗匹配之用，而提层可變電阻則对與$ 昇電壓源串聯，以提供所需之直流電壓準位。 •串接可變電砠可由數個串接電阻互相串聯所構成’其 中串接電阻又各自與一電子開關一對一並聯，當某（或某 ' , 5 ___________—-^" 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先聞讀背面之注意事項再填寫本頁) '一裝. 訂 經濟部中央標準局員工消費合作社印製 454 1 ί 4 2489twf/005 A7 B7 五、發明説明（…） 些）電子開關導通時，與其並聯的串接電阻即被短路；反 之，當電子開關斷路時，與其並聯的串接電阻便不受電子 開關所影響。因此整體而言，串接可變電阻的等敖電阻値 由電子開關所控制，且經由適當之設計，吾人可依據記憶 體插槽之使用情形送出適當之控制信號，並據以控制電子 開關的狀態，以調變出所需的阻値，使控制晶片與記憶體 揷槽間之傳輸阻抗可準確匹配。類似的結構亦可應用於提 昇可變電粗之電路架構中，並依據記憶體插槽之使用情形 調變提昇可變電阻之阻値，不論記憶體插槽之使用情形如 何，均可提供穩定的直流偏壓。 另一方面，串接可變電阻與提昇可變電阻之型態並不 侷限於電阻之型式，亦可由電晶體加以實現。吾人可採用 ...... 適當規格之場效電晶體（Field Effect Transistor,以下簡 稱FET)或金氧半電晶體（MOSFET) ’在電晶體閘極饋 入不同的參考電壓，即可改變電晶體的導通情形，作爲可 變電阻之用；因此吾人僅需控制參考電壓的大小’ β卩-可·達 .... . 到改變電晶體阻値之目的，使串接可變霉阻與提昇可變電
• I 阻之功能得以實現。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 當電腦開機時，基本輸入輸出系統（Base InPut 〇utPut System,以下簡稱BIOS)可偵測出記憶體插槽之使用情 形，並據以輸出適當之控制信號或參考電壓’自動調變串 接可變電阻與提昇可變電阻的阻値，使阻抗匹配良好，並 使.信號...箝制於固定之電壓準位。 爲讓本發明之上述和其他目的、特徵、和優點能更明 6 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X297公釐）， A7 B7 454114 2489twf/005 五、發明説明（r ) 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 圖式之簡單說明： 第1圖繪示習知之SSTL DRAM匯流排中，控制晶片 與記憶體插槽間的連結情形； 第2A圖繪示依照本發明一較佳實施例，所提供的一 種阻抗調整裝置示意圖； 第2B圖繪示第2A圖中串接可變電阻220之細部架 構； 第2C圖繪示第2A圖中提昇可變電阻230之細部架 構； 第3圖繪示依照本發明另一較佳實施例，所提供的另 一種阻抗調整裝置示意圖；以及 第4圖繪示以電晶體實現第3圖所提供之電路架構的 情形。 (請先閱讀背面之注意事項再填寫本頁) •裝· 經濟部中央標準局員工消費合作社印裝 圖式標示之簡單說明：’ 1〇〇 控制晶片； 1〇2 傳輸線； 130 讀寫埠； l8〇a, 180b提昇電壓源； 201 第一連接端； 210 內部電路； 220a〜220e串接電阻； 230a〜230d提屏電阻； 101a〜101d記憶體插槽； 120 傳輸線； 140 傳輸線； 2〇〇 控制晶片； 202 第二連接端； 220 串接可變電阻； 230 提昇可變電阻； 240 提昇電壓源； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4 5 4 1 1 4 2489twf/005 A7 B7 五、發明説明（〔） 250 串接控制信號； 260 提昇控制信號； 270a- 47〇e電子開關； 280a〜280d電子開關； 300 控制晶片； 301 第一連接端； 302 第二連接端； 310 內部電路； 320 串接可變電阻； 330 提昇可變電阻； 340 提昇電壓源； 350 串接參考電壓； 360 提昇參考電壓； 400 控制晶片； 410 內部電路； 420 電晶體； 422 第一連接端； 424 第二連接端； 426 閘極； 430 電晶體； 432 汲極區； 434 源極區； 436 閘極； 440 提昇電壓源； 450 串接參考電壓； 以及 460 提昇參考電壓。 (請先閲讀背面之注意事項再填寫本頁) 一裝· 1Γ 經濟部中央標準局員工消費合作社印製 較佳實施例 ，請參照第2A圖，其繪示依照本發明一較佳實施例， 所提供的一種阻抗調整裝置示意圖。阻抗調整裝置以串接 可變電阻220與提昇可變電阻230爲主要架構，內建於控 制晶片200當中，並分別與控制晶片200之內部電路210、 提昇電壓源240及輸出端耦接。串接可變電阻220具有第 一連接端201及第二連接端202，其中第一連接端201與 內部電路210耦接，而第二連接端202則耦接至輸出端。 輸出端可耦接至傳輸線1〇2 (第1圖），使資料得以寫入 記憶體插槽l〇la〜101d內之記憶體（未繪示）中，或自記 8 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） 4 54 1 1 4 2489twf/〇〇5 A7 B7 五、發明説明（，） 憶體將資料讀出，藉由串接可變電阻220之作用，可使控 制晶片200與記憶體插槽101a〜101d間阻抗匹配良好；另 一方面，提昇可變電阻230之一端耦接至提昇電壓源240， 另一端則與第二連接端202電性耦接，藉由適當之設計， 吾人可利用提昇可變電阻230之分壓特性，將輸出端之直 流偏壓m定於某一電壓準位上。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 串接可變電阻220之主要功能，係作爲控制晶片200 與記憶體插槽l〇la〜101d間阻抗匹配之用。實務應用中， 可依據記憶體插槽之使用情形將串接控制信號250饋入串 接可變電阻220，並依據串接控制信號250調整串接可變 電阻220之阻値，使控制晶片200與記憶體插槽101a〜101d 間之傳輸阻抗可完美匹配。此外，提昇可變電阻230之主 要功能，係用以將提昇電壓源240分壓後提供一個穩定之 直流偏壓，因此在實務應用中，可依據記憶體插槽之使用 情形將提昇控制信號260饋入提昇可變電阻230，並依據 提昇控制信號260調整提昇可變電阻230之阻値，使信號 得以準確箝制於預設之電壓準位，不因憶體插槽之使用情 形不同而有所偏移。串接可變電阻與提昇可變電阻之運作 原理將於下文中加以討論。 請參照第2B圖，其繪示第2A圖中串接可變電阻220 之細部架構。串接可變電阻220可包括串接電阻220a〜220e ( 220a, 220b, 220c, 220d, 220e)及電子開關 270a〜270e (270a, 270b, 270c, 270d, 270e)，由圖式中可輕易看出， 串接電阻220a〜220e依同一路徑彼此串聯，且分別與電子 9 本紙張尺度適用中國國家標準（CNS ) M規格（210X297公釐） £ ^ 1 1 4 2489twf/005 A7 ______B7___ 五、發明説明（2 ) (請先閲讀背面之注意事項再填寫本頁) "'' 開關270a〜270e —對一並聯，並具有第一連接端201及第 二連接端202。需要注意的是，電子開關270a〜270e之狀 態分別由控制位元bD〜b4控制，而Ιν^4係爲串接控制信 號250之控制位元；換句話說，串接控制信號250可由5 個控制位元％, b:, b2, b3, b4所構成，用以控制電子開關 270a〜270e之狀態，以決定串接可變電阻220之等效電阻 値。舉例來說，當控制位元爲邏輯1時可令電子開關導通’ 與其對應之串接電阻因而被短路；當控制位元爲邏輯0時 則令電子開關斷路，與其對應之串接電阻則不受影響；其 中電子開關270a〜270e可以是電晶體、場效電晶體、金氧 半電晶體或其他可達此類似功能之元件。在此種模式下’ 吾人僅需改變串接控制信號250之控制位元，即可決定串 接可變電阻220之等效電阻値，達到阻値調變之目的。此 外，串接電阻220a~220e之阻値不一定全然相等，可視實 際需求各自選擇適當之阻値，以利阻抗匹配之遂行。 經濟部中央標準局員工消費合作社印製 請參照表1，其表列出一種與第2B圖相對應的控制位 元與串接可變電阻値對照表，在此吾人選擇串接電阻 220a〜220e之阻値均爲10Ω爲其中一例加以說明。控制位 元狀態與串接可變電阻値之間的相對關係如表列中所示° 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4 54 1" 2489twf/005 A7 B7 五、發明説明（1 ) b〇 b2 t»3 b4 串接可變電阻値 0 0 0 0 0 50 Ω 1 0 0 0 0 40 Ω 1 1 0 0 0 30 Ω 1 1 1 0 0 20 Ω 1 1 1 1 0 10 Ω 1 1 1 1 1 0 Ω (請先閲讀背面之注意事項再填寫本頁) 表1 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4 五 5 _^^_ 4 經濟部中央標準局員工消費合作社印製 I 1 4 2489twf/005 A7 _B7 、發明説明（π ) (請先閱讀背面之注意事項再填寫本頁) 請參照第2C圖，其繪示第2A圖中提昇可變電阻230 之細部架構。提昇可變電阻23〇可包括提昇電阻230a〜230d ( 230a, 230b, 230c, 230d)及電子開關 280a〜280d ( 280a, 280b, 280c, 280d)，由圖式中可輕易看出，提昇電阻 230a~230d依同一路徑彼此串聯，且分別與電子開關 28〇a〜280d —對一並聯。需要注意的是，電子開關 280a〜280d之狀態分別由控制位元cQ〜c3控制，而c。〜(：3係 爲提昇控制信號260之控制位元；換句話說，提昇控制信 號260可由4個控制位元c。，c2, c3所構成，用以控制 電子開關280a〜280d之狀態，以決定提昇可變電阻230之 等效電姐値。舉例來說，當控制位元爲邏輯1時可令電子 開關導通，與其對應之提昇電阻因而被短路；當控制位元 爲邏輯〇時則令電子開關斷路，與其對應之提昇電阻則不 受影響；其中電子開關280a〜280d可以是電晶體、場效電 晶體、金氧半電晶體或其他可達此類似功能之元件。在此 種模式下，吾人僅需改變提昇控制信號260之控制位元， 即可決定提昇可變電阻230之等效電阻値，達到阻値調變 之目的。此外，提昇電阻230a〜230d之阻値不一定全然相 等，可視情況各自選擇適當之阻値，以符合實際需求。 請參照表2，其表列出一種與第2C圖相對應的控制位 元與提昇可變電阻値對照表。在此例中，吾人選擇提昇電 阻230a〜230c各爲20Ω，且提昇電阻230d爲10Ω加以說 明。控制位元狀態與提昇可變電阻値之間的相對關係如表 列中所示。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 454114 2489twf/〇〇5 A7 B7 經濟部中央標準局員工消費合作社印製 五 發明説明（，f) C〇 Ci c2 ____ 提昇可變電阻値 0 0 0 0 70 Ω 1 0 0 0 50 Ω 1 1 0 0 30 Ω 0 0 1 1 40 Ω 0 0 0 1 60 Ω 需要注意的是，串接控制信號與提昇控制信號之資料 可儲存於控制晶片200內的暫存器（未繪示）中，當電腦 開機時，BIOS即自動檢測出記憶體插槽之使用情形，並 據以修改暫存器內的資料’使趫當的串接控制信號及提昇 控制信號得分別饋入串接可變電阻及提昇可變電阻，以自 動調變串接可變電阻與提昇可變電阻的阻値，使阻抗匹配 良好’並使信號得準確箝制於固定之電壓準位；當然，暫 存器內的資料亦可由程式寫入或讀出，亦不違本發明之精 神。另一方面，串接電阻與提昇電阻之阻値與數目並不侷 限於此實施例所採用之模式，熟悉此技藝之人士當可作適 度之推廣，亦不違本發明之精神。電腦開機時可自動檢測 出記憶體插槽之使用情形並自動調變串接可變電阻與提昇 可變電阻之阻値爲本發明重要技術特徵之一。 請參照第3圖，其繪示依照本發明另一較佳實施例， 13 本紙張从適用中國國家標準（CNS) A4規格（210x297公疫） _., ---. —---裝-- - - (請先聞讀背面之注意事項再填寫本頁) 訂
2489twf/005 _____ ____B7 五、發明説明（/” — 所提供的另一種阻抗調整裝置示意圖。阻抗調整裝置以串 接可變電阻320與提昇可變電阻330爲主要架構，內建於 控制晶片3〇〇當中，並分別與控制晶片300之內部電路 310、提昇電壓源340及輸出端耦接。串接可變電阻32〇 具有第一連接端301及第二連接端302，其中第—連接端 301與內部電路310耦接，而第二連接端302則耦接至輸 出端。輸出端可耦接至傳輸線102 (第1圖），使資料得 以寫入記憶體插槽101a~101d內之記憶體（未繪示）中， 或自記憶體將資料讀出，藉由串接可變電阻320之作用， 可使控制晶片300與記憶體插槽l〇la〜l〇ld間阻抗匹配良 好；另一方面，提昇可變電阻33〇之一端耦接至提昇電壓 源340，另一端則與第二連接端302電性耦接，藉由適當 之設計，吾人可利用提昇可變電阻330之分壓特性，將輸 出端之直流偏壓固定於某一電壓準位上。 串接可變電阻320之主要功能，係作爲控制晶片300 與記憶體插槽l〇la〜101d間阻抗匹配之用。實務應用中， 可依據記憶體插槽之使用情形將串接參考電壓350饋入串 接可變電阻320，並依據串接參考電壓350調整串接可變 電阻320之阻値，使控制晶片300與記憶體插槽101a〜101d 間之傳輸胆抗可完美匹配。此外，提昇可變電阻之主 要功能，係用以將提昇電壓源340分壓後提供一個穩定之 直流偏壓，因此在實務應用中，可依據記憶體插槽之使甩 情形將提昇參考電壓360饋入提昇可變電阻33〇，並依據 提昇參考電壓360調整提昇可變電阻330之阻値’使信號 (請先閲讀背面之注意事項再填寫本頁) 订 經濟部中央橾準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 4 54 1 1 4 2489twf/005 A7 B7 五、發明説明（/+) 得以準確箝制於預設之電壓準位，不因憶體插槽之使用情 形不同而有所偏移。串接可變電阻與提坪可變電阻之運作 原理將於下文中加以討論。 請參照第4圖，其繪示以電晶體實現第3圖所提供之 電路架構的情形。串接電晶體420可作爲阻抗匹配之用， 其具有第一連接端422、第二連接端424及閘極426。其 中第一連接端422可以是串接電晶體420之源極區，若然 則第二連接端4M係爲串接電晶體420之汲極區；抑或是 第一連接端422可以是串接電晶體420之汲極區，而第二 連接端424係爲串接電晶體420之源極區。其中第一連接 端422係耦接至內部電路410，第二連接端424則與輸出 端耦接；串接參考電壓450則由閘極426饋入電晶體420， 用以控制串接電晶體420之導通情形。其中串接電晶體420 可以是場效電晶體、金氧半電晶體或其他可達此類似功能 之元件。在此種模式下，吾人僅需改變串接參考電壓450 之電壓準位，即可調整串接電晶體420之工作點，亦即串 接電晶體420之等效電阻値隨串接參考電壓450之電壓準 位不同而改變，達到阻値調變之目的，以利阻抗匹配之遂 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 行。 .另一方面，提昇電晶體430可用以將提昇電壓源440 分壓後提供一直流電壓準位，使信號可箝制於此電壓準位 上。爲達此目的，可將提昇電晶體430之汲極區432耦接 至提昇電壓源440，並將源極區434與第二連接端424電 性耦接；提昇參考電壓460則由閘極436饋入提昇電晶體 15 本紙張尺度適用中國國( CNS ) M規格（21〇><297公釐） — 4541 t ^ 2489twf/005 A7 B7 五、發明説明（/¥) (請先閱讀背面之注意事項再填寫本頁) 430，用以控制提昇電晶體430之導通情形。其中提昇電 晶體430可以是場效電晶體、金氧半電晶體或其他可達此 類似功能之元件。在此種模式下，吾人僅需改變提昇參考 電壓460之電壓準位，即可調整提昇電晶體430之工作點， 亦即提昇電晶體430之等效電阻値隨提昇參考電壓460之 電壓準位不同而改變，達到阻値調變之目的，利用提昇電 晶體430之分壓特性，將輸出端之直流偏壓固定於某一電 壓準位上。 需要注意的是，當電腦開機時，BIOS可自動檢測出記 憶體插槽之使用情形，並據以設定所需的串接參考電壓450 及提昇參考電壓460，並將串接參考電壓450及提昇參考 電壓460分別饋入串接電晶體420及提昇電晶體430，以 自動調變串接電晶體420與提昇電晶體430之工作點，使 阻抗匹配良好，並使信號得準確箝制於固定之電壓準位。 請參照表3,其表列出一種參考電壓與電晶體阻値間 之相對關係，當參考電壓改變時，可改變電晶體之工作點， 使電晶體之等效電阻値隨之改變。 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X：297公釐） 4 54!!， 2489twf/005 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（/ 7) 參考電壓値 電晶體等效電阻値 0.5 V 68 Ω 0.65 V 40 Ω 0.7 V 30 Ω 0,8 V 20 Ω 0.9 V 10 Ω 表3 綜合以上實施例之討論，本發明與習知作法比較， 至少具有以下優點： 一、 串接電阻之阻値可依據記憶體插槽之實際使用情 況而調整，使控制晶片與記憶體插槽間阻抗匹配良好，大 幅降低信號反射情形，使信號之可靠度增加。 二、 提昇電阻之阻値可依據記憶體插槽之實際使用情 況而調整，不因記憶體插槽之使用情形不同而造成電壓準 位偏移，使信號之可靠度增加。 三、 串接電阻與提昇電阻設於控制晶片內，可大幅改 良信號品質。 雖然本發明已以一些較佳實施例揭露如上，然其並 非用以限定本發明，任何熟習此技藝者，在不脫離本發 明之精神和範圍內，當可作些許之更動與潤飾，因此本 發明之保護範圍當視後附之申請專利範圍所界定者爲 準。 17 (請先閱讀背面之注意事項再填寫本頁) 、言
本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）