TW442721B - Adaptive power-down clock control - Google Patents

Adaptive power-down clock control Download PDF

Info

Publication number
TW442721B
TW442721B TW086115089A TW86115089A TW442721B TW 442721 B TW442721 B TW 442721B TW 086115089 A TW086115089 A TW 086115089A TW 86115089 A TW86115089 A TW 86115089A TW 442721 B TW442721 B TW 442721B
Authority
TW
Taiwan
Prior art keywords
bus
peripheral
host processor
peripheral device
patent application
Prior art date
Application number
TW086115089A
Other languages
English (en)
Inventor
Kenneth Daniel Fitch
Vladimir Sindalovsky
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Application granted granted Critical
Publication of TW442721B publication Critical patent/TW442721B/zh

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)

Description

Λ7 442721 B7 五、發明說明(1 ) 發明仿景 習知技術說明 迕許多系統的設計中,降低積體電路(ic)的功率 耗損爲一扪當挺要的考量,尤其是當顧及到電池壽命及/ 或敗熱時此-·#蛩尤爲重要。在某些情形中,利用畨電模 式,將I C中不需使用的多個部位加以關閉。例如,美_ 毋利屮請案案號5 ’ 4 2 3 ,0 4 7 ”使用位址遷移偵測 以減少功率耗損的方法及裝置”描述一種方法,其使用外 部帮件(例如位址遷移)以將記憶體區塊從低功率模式切 換至正常功能。在低功率模式中,直到偵測到下一事件( 例如’位址遷移),否則霉路的某些部份不被致能。 C Μ 0 S (互補金氧半導體)I C之主要部位的功率 耗損正比於I C上電路的切換頻率係爲習知者。電路的內 部頻率通常源於系統的時脈。一般而言,系統频率的調整 係在晶片上之微控制器的控制下實施,並成爲微控制器軟 體的·部份》因此,用以降低C Μ 0 S積體電路或芄一部 份功率的技術係利用軟體控制,以使得當處理流程容許系 統設訏者執行該作業時,可減少系統的時脈频率。例如, (美國專利申請案案號5,.,4 2 8,7 9 0 ”電腦功率管理 系統’’描述了 一種在軟體控制下的功率管理系統,可關斷 或減少供應至儷腦不同部位之時脈信號的頻率。分頻器常 常用於減少系統的時脈頻率。然而,系統時脈的減少將減 緩一積體電路中的所有同步操作。再者,一· I C通常必介 接於如I S Α或P C M C I Α匯流排的周邊匯流排,此等 本紙張尺度適用中回國家楳準<CNS)A4規格(210 X 297公茇) -----·!-----裝--------訂·-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -4- 經濟部智慧財產局員工消費合作社印製 442721 Λ7 _B7_ 五、發明說明(2 ) 匯流俳係花闽定的频率下操作。因此,至少不需降低直接 與此_流排介接之電路部份的時脈頻率。而且,在許多情 況屮,使)Η軟體控制的方式通常太慢而無法實際的降低功 举h 以下說明在一匯流排上與主機個人電腦通訊之周邊設 備的例子。參考圖1 ,典型的習知數據機1 0 〇經由 I S Λ (工業標準架構)匯流排1 〇 2與個人電腦主機處 則器1 0 1介接。所述的數據機包括介而邏輯1 0 5、控 ίΜ分典工器1 0 7、裁決器1 0 8及微處理器1 0 9 。另外 ,:I/O暫存器1 1 2及混合記憶體1 1 1經由匯流排 丄1 0與裁決器1 0 8連通。數據機係在系統時脈1 ◦ 6 的控制下操作。參考圖2 ,主機處理器在線路1 0 3上發 出一讀取要求(HOST READ — N),以讀取I/O ©存器1 1 2或外部混合記憶體1 1 1 。此操作包括介面 邏輯.1 0 5及微控制器1 0 9間之裁決器1 0 8的裁決作 業,.Π.裁決作業亦會要求存取匯流排。接著,由存取外部 混合記憶體1 1 1或I / 0暫存器1 1 2來進行操作,並 將數據送回陋流排1 0 2。 然而,如果數據機不能經由匯流排1 0 2立即地回應 龙機處理器,則其藉由將線路1 0 4上的信號I ◦ C H RDY確立爲低準位而暫停,如圖2所示。當可完成 數據(讀取或寫入)之傳送時1周邊設備去除I 0 〔只尺0¥信號的確立(如線路104成爲高準位)。此 一周邊設備的動作侦得主機去除線路103上READ_ 本紙張尺度適用中围围家標準(CNS)A4規格(210x297公釐) n n I I— I I n K n n HI n n n I (請先閱讀背面之浼意事項再填寫本頁) -5- Λ7 4*42 721 _____B7__ 五、發明說明(3 ) N俗號的確立(或,W R I Τ E „ N,圖中沒有顯示)。 當企圖對I / 0暫存器或外部記憶體做兩個連續的寫入動 作,」.丨.在第一個寫入未完成時,便由主機P C發出第二個 寫入励作,亦會出現類似的情形。 發叨槪述 本發明已(提供一技術以減少周邊設備的功率耗損,其 中該設備可經山一匯流排與一主機處理器介接。周邊設備 可在帘電模式下以較低的時脈頻率操作,或在操作模式下 以較高的時脈頻率操作。周邊設備包含一時脈控制電路, 此電路可回應來g主機處理器的數據傳送要求,龉由產生 _一控制信號而增加時脈的頻率。控制信號可指示是否周邊 設備已準備執行主機處理器所要求的數據傳送。在說明的 I S Λ匯流排的例子中,此控制信號爲” 10 C II R D Υ "(輪入輸出頻道備用)信號。 詳細說明 ‘ —F文的詳細說明係關於一種減少裝置中功率耗揋的技 術,其中該裝蹬可適合經由一匯流排與主機處理器通訊。 主機處理器__·般爲一種個人電腦或可攜式通訊裝置上的微 處理器,也可以是其他類型的主機處理器。參考圖3 ’其 <1 *顯示本發明說明實施例的時序圖,圖4爲本發明寊施例 之馗路的方塊圖。圓4與圖1類似,不同之處在於I ◦ C H R D Y線路4 0 4及控制分頻器4 0 7之間包含一額 I--------Γ I--•裝—----1— 訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度通用中sa家標準(CNS)A4規格(210 X 297公釐〉 -6- Λ7 d^2721 B7_____ 五、發明說明(4) 外的控制線路4 ]. 3。在本發明的技術中,可減少周邊設 備的操作頻率以節省電力,周邊設備在此例中係爲數據機 。通常山微控制器4 〇 9的軟體來控制省電模式的頻率設 定。常主機處理器發出一讀取或寫入數據傳送要求予數據 櫸—時,數據機的操作頻率增加至一操作準位,此準位適於 實施該數據的傳送要求。在大部份的情況下,此爲數據機 的最大可用頻率’例如在線路4 0 6上的系統時脈頻率。 以下將說明完成此目的之額外控制線路的功能。 參考圖3,一開始在時間Τ n至T 2的省電模式下,控 制時脈信號(在圖4的線路4 1 4中),以較低的频率操 作。此亦包括停止所有·控制時脈信號的可能性,亦即,頻 率等於0。在此期間,確立10 CHRDY信號,使得在 線路4 0 4上的電壓V ,爲高準位。在時問T】時,主機處 理器發出一讀収要求(Η ◦ S T R E A D __ Ν ),使得在 控制線路4 1 3上的電壓V2成爲低準位。回應此控制線路 4 1 3上的改變,介而邏輯405去除10 CHRDY信 號的確立,使得I 0 C H R D Y線路4 0 4上的電壓V丄 及控制線路4 1 3上的電壓在時間T 2時下降。此告知主機 處理器該數據機尙未備妥,無法立即地回應來自主機處迎 器的存収要求。控制線路4 1 3上的此一低電壓使得控制 的分頻器4 0 7增加控制時脈頻率而成爲較高的頻率準位 ,典型地係相同於線路4 0 6上的系統時脈。此控制時脈 的較高頻率可使數據機正常的動作並在匯流排的正常操作 速度下與匯流排4 0 2介接。例如,在I S A匯流排的例 本紙張尺度逋用中® @家楳準(CNS)A4規格(2】〇«297公釐) -----^------丨-裝-------訂i丨—-----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 Λ7 442721 _____B7__ 五、發明說明(5 ) 子屮,Μ流排時脈爲8 Μ Η z。在其操作系統時脈频率下 ,數據機呵提供卞機處理器所需的數據資料,並執Π興他 必耍的功能。 在時問Τ 3時,介面邏緝4 0 5將線路I 〇 C H RDY線路4 0 4上的電壓Vi返回高電壓狀態,藉此 發送倍號給主機處理器,告知已在讀取操作期問提供要求 的數據,或者已完成寫入操作。此高電壓狀態亦提供至控 制線路4 1 3 ,使得控制分頻器4 0 7可將線路4 1 4上 的控制時脈頻率降爲由軟體指定的低頻率狀態,如圖3所 示者,另外,回應高10 CHRDY信號,主機處理器藉 由使線路4 0 3上的電壓V 2返回高電壓狀態而終止讀取要 求。 參考圖5 ,其中_示控制分頻器4 0 7中電路部份的 力塊圖。此電路提供·一種方便的方法|可將控制時脈從翁 電模式下的低頻狀態改變成操作模式中的高頻狀態,但是 亦有多種其_他的可能方法。特別的,多工器5 0 1藉由選 擇系統時脈(來自線路5 0 4之輸入0 )而或來自可程式 分頻器5 0 6 (來自線路5 0 5之輸入1 )的低頻時脈, 而在線路5 0 2 (連接圖4的線路4 1 4 )上提供控制時 脈。多工器5 0 1需爲”無短時脈衝波干擾”的型式,使 得當從一輸入切換成另一輸入時,時脈信號波形不會呈现 不迚續的現象。在習用的技術中已知有多種無短時脈衝波 干擾的多工器。多工器5 0 1又由線路5 0 3上的I 0 C H R D Y,以上述圖3及圖4所述的功能加以控制。藉 本紙張尺度適用中0國家標準(CNS>A4規格<210x297公釐〉 I----f 1 I Γ I-------------------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -8 - Λ7 Λ7 經濟部智慧財產局具工消费合作社印製 __B7__ 五、發明說明(6 ) Λ可程式分頻器5 0 6的分割,可從線路5 0 7」-.的系統 时脈導出低頻時脈。由暫存器5 0 8的內容可設定時脈分 割比率,此比率褪本上凼軟體加以控制,但是如果需要的 話可永久地藉山程式化而設定。 上述的實施例已顯示數據機的時脈速度增加以接收並 傳送資料於主機處理器。但是,在操作模式中可因其他的 0的而增加時脈速度’基本上此由數據機的微處理器控制 °而上述實施例中已使得經由一 I s A匯流排而連接P C 主機的數據機可具苻多種其他的應用。例如,其他不同型 式的周邊設備,包含數位通訊裝置(如I s D X轉接器) ’網路通訊裝置(如乙太網路轉接器),視頻顯示裝置等 皆可利用實施例的技術。可使用其他型式的匯流排而得到 更佳的性能。例如,P C I匯流排使用一稱爲τ R D Y # C target ready )的信號,此信號可用於控制時脈頻率,以 代替與I S A匯流排共用的I 〇 C H R D Y信號。在另一 例子中’ P C M C I A (也稱爲P C卡匯流排)使用一 W A I T #,此信號能以類似的方法與本發明的技術一起 使用。亦即,這些信號中的各信號指示主機處理器周邊設 備是否已備妥來供應要求的數據。因此,一般而言,這些 信號在此應用中稱爲”備用”信號。在某些例子中匯流排 在標準的時脈頻率下操作=而在其他的例子中,可從多個 頻率中選擇多於一個的匯流排頻率,此項選擇係依據系統 設計。再者,本發明尙可使用其他型式的匯流排且仍苟其 他的應用。 本紙張尺度適用中因因家標準<CNS)>V1規格(210x297公髮) -9- - I ---—裝!---訂-----I f I _線 (請先閱讀背面之注意ί項再填寫本頁) Λ 42飞 2 1 Λ7
____W 五、發明說明(7 ) 圖式之簡單說明 阖1示經山一匯流排與電腦介接的習知技術之周邊裝 丨置的例子。 圆2示圖1之代表性裝置使用的控制及數據信號。 圖3示與一裝置共用之代表性時脈及控制信號’該裝 驛;配置本發明的技術。 圆4示本發明技術之實施例。 圖5示控制電路,此控制電路可使用於配置本發明的 配置。 主要元件對照表 ------ I It---- 裝--------訂--I-------線 (請先閱讀背面之注恚事項再填寫本頁) 4 0 7 控制 分 頻 器 4 0 8 裁決 器 4 0 9 微控 制 器 4 1 3 控制 線 5 0 6 可程 式 分 頻器 5 0 8 暫存 器 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中囤圃家標準(CNSM4規格(210 X 297公釐) -10-

Claims (1)

  1. r 經濟部智慧財產局員工消費^广"^製 (λ 六、申請專利範圍 1 · 一種周邊設備( 4 0 0 ) ’適於在一設備時脈頻 率下操作且經由一匯流排(4 0 2 )與一主機處理器( 4 0 1 )通訊,且其中當該主機處理器要求時,該周邊設 備經山該匯流排提供一備用信號(I Ο CHRDY)予該 主機處理器,以指示該周邊設備是否已備用於傳送數據, 其特徵爲該周邊設備包含機構(4 0 7 ),用於改變 該設備時脈频率以回應該備用信號,使得在操作模式期Ρ ’該設備時脈頻率較高,且在省電模式中設備的時脈频輿 較低。 2 .如申請專利範圍第1項之周邊設備(4 0 0 ), 其中該匯流排爲一工業標準架構(I s A )匯流排。 3 ·如申誧專利範圍第1項之周邊設備(4 0 0 ), 其中該匯流排爲一· P C M C I A匯流排。 4 .如申請專利範圍第1項之周邊設備(4 0 0 ) ’ 其屮該匯流排爲一 P C卡匯流排。 5 ‘如申請專利範圍第1項之周邊設備(4 0 0 ) ’ 其中該匯流排爲一周邊組件互連結.(P C ί )匯流排。 6 _如申誚專利範圍第1項之周邊設備(4 0 0 ) ’ 其中該周邊設備爲一數據機。 7 ·如申請專利範圍第1項之周邊設備(4 0 0 ) ’ 其中該周邊設備包括至少一具有C Μ 0 S電晶體的積體電 路。 冬紙張尺度遶用中國國家標準(CNS)A4規格(210 X 297公楚) -11 - I I I I I W· i I l· I I ---► I I I — I I 訂- *5^ (請先閱讀背面之注意事項再填寫本頁)
TW086115089A 1996-10-11 1997-10-14 Adaptive power-down clock control TW442721B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US73052096A 1996-10-11 1996-10-11

Publications (1)

Publication Number Publication Date
TW442721B true TW442721B (en) 2001-06-23

Family

ID=24935699

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086115089A TW442721B (en) 1996-10-11 1997-10-14 Adaptive power-down clock control

Country Status (2)

Country Link
JP (1) JPH10133766A (zh)
TW (1) TW442721B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3908445B2 (ja) 2000-08-01 2007-04-25 富士通株式会社 電子機器
US10248180B2 (en) 2014-10-16 2019-04-02 Futurewei Technologies, Inc. Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system
US10928882B2 (en) 2014-10-16 2021-02-23 Futurewei Technologies, Inc. Low cost, low power high performance SMP/ASMP multiple-processor system
US9952650B2 (en) * 2014-10-16 2018-04-24 Futurewei Technologies, Inc. Hardware apparatus and method for multiple processors dynamic asymmetric and symmetric mode switching

Also Published As

Publication number Publication date
JPH10133766A (ja) 1998-05-22

Similar Documents

Publication Publication Date Title
KR100329344B1 (ko) 전원관리장치및방법
EP1325402B1 (en) Processor power mode transition
TW569243B (en) Synchronous memory modules and memory systems with selectable clock termination
KR101529460B1 (ko) 플랫폼에서 유휴 링크 전력을 감소시키는 방법 및 장치
US10817043B2 (en) System and method for entering and exiting sleep mode in a graphics subsystem
US9557802B2 (en) Method of controlling SDIO device and related SDIO system and SDIO device
US5430847A (en) Method and system for extending system buses to external devices
US5613095A (en) Peripheral card having independent functionally and method used therewith
US5727168A (en) I/O card, cable connected to the I/O card, and method for saving power of I/O card
CN112148662B (zh) 利用i2c地址匹配唤醒的低功耗芯片架构及唤醒方法
TW505860B (en) Portable computer system and control method thereof
US20070130482A1 (en) Idle Mode for Power Management
US7197578B1 (en) Power management system for bridge circuit
KR20070056724A (ko) 클락 신호의 출력을 제어할 수 있는 컨트롤러와 그 방법,및 상기 컨트롤러를 구비하는 시스템
TWI712893B (zh) 資料傳輸格式轉換電路及控制其操作的方法
TW442721B (en) Adaptive power-down clock control
US10331592B2 (en) Communication apparatus with direct control and associated methods
US6282666B1 (en) Computer peripheral device having the capability to wake up from a cold state with information stored before cold powerdown
US12026033B2 (en) Method for performing system and power management over a serial data communication interface
EP1478994A1 (en) Transferring data between differently clocked busses
US6874047B1 (en) System and method for implementing an SMBus/I2C interface on a network interface card
JP2005092764A (ja) 画像形成装置、インタフェースボード、インタフェース用チップ及び情報処理装置
CN111208892B (zh) 一种用串行i2c信号对芯片系统实现复位的方法
TWI316662B (en) Computer system with non-support hyper-transport processor and controlling method of hyper-transport bus thereof
US5737544A (en) Link system controller interface linking a PCI bus to multiple other buses

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees