TW441170B - A low noise low distortion class D amplifier - Google Patents

Description

44] 170 五、發明說明（1) 此發明提供電路和技巧’減少由跳動所引起的失真以及 D級聲音放大器内導通延遲（停滯時間）的不對稱。所揭露 之該電路將雜訊最小化，並且確保在該電橋内二金氧半導 體場效電晶體的導通延遲相配。此相配使得失真最小化。 透過將跳動最小化，此電路也改良該信號雜訊比（SNR) 和D級放大器的動態範圍。 D級放大器的雜訊位準值通常非常高。其雜訊由脈衝寬 度調變（PWM)比較器輸出内的跳動以及與該導通延遲期 間有關的跳動所造成。在一 D級放大器内，導通延遲為故 意加到半電橋電路中以避免該場效電晶體内同時傳導的時 間。結果，僅使用超低雜訊比較器以產生該脈衝寬度調變 (PWM )信號。跳動的第二個來源通常被忽略，但也同樣重 要。幾乎所有的停滯時間電路是以一固定導通延遲來實 現°這讓该要被關閉的場效電晶體在其它場效電晶體導通 之前被關閉。長久以來停滯時間—直被視為D級放大器内 失真的主要形式。停滯時間建立奇數次和諧，並且該較低 和較高場效電晶體停滯時間内的不對稱建立第二次失真。 在此所揭露之該電路確保此失真來源最小化。 本發明透過使用相同的時序電容和電阻設定每—個導通 延遲來達成較低的失真。透過確保該場效電晶體的該導通 延遲内沒有不對稱而將失真最小化β由於導通延遲跳動為 雜汛之一重要來源，此電路也實現將跳動最小化的技巧。 此結果為一動態範圍12〇 db(分貝）以及SNR(信號雜訊比） 大於115 db(分貝）的D級放大器（殘餘雜訊小於1〇〇微

第4頁 * 441170 '----- 五、發明說明（2) 伏）。 本發明適合任何類比脈衝寬度調變（PWM)技巧，固定或 變動頻率。由於所有的電橋形態需要某些停滯時間，此電 路可廣泛應用。一超低雜訊比較器產生該脈衝寬度調變 (PWM)信號。然後該低跳動停滯時間電路（LJTC)產生一 導通延遲以避免射穿（sh〇〇t through)。這些已延遲的邏 輯信號經由位準位移器和閘驅動器驅動該輸出金氧半導體 場效電晶體。該電橋電路連接在高低電壓動力匯流排之 間’並且有至少二個金氧半導體場效電晶體彼此串聯連 接β 甩做电 器電路 電路之 體場效 接的高 電路以 低電源 電晶體 停滯時 以及一 鎖 祸兮於該調 間，該電橋電 電晶體的間， 低側金氧半導 及高低電壓動 供應軌之間並 之一導通的時 間電路，用於 對用於快速地 節供應至該 串列調節器是 。由於導通延 本發明包括一 D級放大器 衝寬度調變器的低跳動電路；一驅動 變器和一金氧半導體場效電晶體電橋 路用於控制該電橋電路内該金氧半導 特徵在於該電橋電路包括彼此串聯連 體場效電晶體’並且連接至該驅動器 力之間；一停滯時間電路，連接於高 且具有一用於延遲該金氧半導體場效 間延遲電路；一邏輯電路，耗合至該 選擇該金氧半導體場效電晶體之一； 關閉其它金氧半導體場效電晶體的問 方便地是，一對第一和第二分流調節器調 LJDT電路50的電流。較偏好分流調節器而非 由於分流調節較串列調節更能移除高頻漣波 臓

第5頁 441170 五、發明說明（3) 遲一般約在1 0 0-2 0 0ns，只有在該供應上的高頻連波會產 生跳動。一電阻和電容設定該停滯時間電路的時序。在每 一個脈衝寬度調變（PWM)轉換，該電容充電直到它到達— 預定起始值。一超低雜訊比較器偵測起始交又點。—對問 鎖可使用相同的電阻和電容設定該較高和較低場效電晶體 二者的導通延遲。此確保每一個場效電晶體的導通停g ^ 間配合的相當好’並且因而將由此延遲導入的失真最小 化。時序電阻電容濾波器導致低跳動，因為該電阻連接至 一被分流調節的供應並且該電容的陰極連接至該接地平 面。經由分流調節將該供應上的高頻漣波最小化，並且該 電阻電容濾波器更將任何出現的漣波加以濾波。該結果為 一無跳動導通延遲’導致一 D級放大器的雜訊位準值非常 低。 本發明也包括在D級放大器内減少跳動之一方法，包括 以下步驟： 將用於導通各自的高低電橋金氧半導體場效電晶體 低電源供應分流調節； μ 脈衝寬度調變一信號，以產生一脈衝期間對應於輸入信 號振幅的輸出脈衝列； ° 將用於延遲該高低金氧半導體場效電晶體導通時間的該 輸出脈衝列延遲同樣時間。 μ 本發明將透過範例’參考附圖加以敘述，其中_ 圖1 Α為一先前技術D級放大器的電路圖. 圖1 B為一先前技術責任週期脈衝寬度調變器的部份電路

第6頁 441170 五、發明說明（4) 圖； 圖1C為該脈衝寬度調變器輸入信號和輸出信號的波形 圖； 圖1 D為一具有分流調節器和低跳動停滯時間電路的D級 放大器之概要圖； 圖1 E為顯示如何以一延遲導通和關閉該揚效電晶體的比 較時序圖； 圖2A為圖1該D級放大器的調變器電源供應之概要圖； 圖2 B為一不建議用於低雜訊的串列調節電源供應， 圖3A為一具有寄生没至來源電容的電流鏡之概要圖； 圖3 B為一提供額外濾波的電阻電容時序電路。 圖4為一低跳動時序電路之概要圖； 圖5 為該最低跳動時序電路。 圖6為可使用該相同電阻電容設定兩個導通延遲之該電 路，以將不對稱最小化。 D級放大器將一聲音信號轉換成根據該聲音輸入信號切 換該輸出的高頻脈衝。某些D級放大器使用脈衝寬度調變 器以產生一串隨該聲音信號振幅的寬度而變動的條件脈 衝。該隨寬度變動的脈衝以固定頻率切換該電力輸出電晶 體□其它D級放大器依賴脈衝密度調變器。但仍有其它β 級放大器依賴其它類型的脈衝調變器。該D級放大器的輪 出被輸入一低通濾波器，將該脈衝轉換回至一已放大的聲 音信號以驅動一個或多個聲音擴大器。此設計方法產生— 效率大於9 0 %且較其線性相對物複雜的放大器。

441170 五、發明說明（5) 該D級放大 驅動器和位準 放大器使用固 電源電阻的方 非使用一複雜 否則該低通渡 器，例如，將 圖1 A和1 B圖 將該輸出A的 信號E。該錯 生一脈 ~低通 —已放 該已 成比例 牵父南和 同時將 好，給 在該線 產生。 該電路 大的聲 負載。 參考 衝寬度 濾波器 大過的 調變過 。在該 較低電 另一個 予用於 性運算 交換和 將該電 音信號 圖1D， 器需要一積分器，一 位移器，以及一輸出 定頻率，責任週期調 波輸出與該聲音輸入 補償網路以處理該濾 波器之後無法將該回 導入一 1 8 0 〇相位位移 示一 D級放大器的可 貢獻與該聲音輸入 誤信號與一固定頻率 已調變（PWM)輸出， 濾波以移除該載子（ 聲音信號。 的輸出為一方波，其責任週期 半電橋電路中，此輸 源開關；該電路總是 關閉。該方波使得該 實現該切換的技術。 區域内的時間，因而 導通損失的組合定義 源開關產生的該高頻 脈衝寬度調變器， 濾波器。該半電橋 變（圓1Α)，將該3 加總以提供負、回饋 波器導入的相位位 饋取出。一二極濾 ，使得該電路振盪 能實現。該積分器 Β加總，以產生一在 三角形波做比較， 如圖1 Β所示。此輸 三角形波），並且 然後此信號驅動 出驅動在 將一開關 開關愈快 快速切換 增加效率 該放大器 方波濾出 以接地為 與該輸入 反相位内 驅動至飽 改變狀態 限制該開 並且減少 效率的上 ，僅留該 參考的擴 圖示一 D級放大器電路ι〇〇。在此圖示 一閉 D級 i換 。除 移， 波 〇 100 普誤 以產 出由 再製 信號 的該 和而 愈 關花 熱的 限。 已放 大器 之該

第8頁 ^ 441170 五、發明說明（6) 電路為傳統的’除了由該分流和該較低跳動停滯時間電路 0所提供的邊改良之外Φ電路1〇〇在± 15伏特時有高低 ，f軌° 一第二分流調節器30耦合至該較高供應軌，而 二第二分流調節器32耦合至該較低供應軌。該分流調節 =30和32 —起耦合至接地。該脈衝寬度調變（pwM) 12耦 合在該南和低供應轨之間。該脈衝寬度調變（p WM)丨2的高 低側輸出搞合至低跳動停止時序（LJDT)電路5〇。該口” 電路5 0衡量該南和低側驅動器兩者相同的停滯時間，以便 導通的停滞時間是相同的。該LJDT 5〇的輸出耦合至該位 準位移器和閘驅動器電路3〇，接著耦合至一包括場效電晶 體22和24的串聯電橋。該電橋2〇的輸出耦合至一低通濾波 器’包括一感應器25和電容26。該低通濾波器的輸出驅動 一負載’例如一擴音器2 7。如圖1 E所示，與該脈衝寬度調 菱（PWM)h號的Η和L相較，該輸出H’和L'實質上有相同 的停滯時間 。 圓1Ε内的該LJDTC電路50視該電源供應中絕佳的雜訊拒 絕而定，並且達成低跳動的第一步驟是使用有絕佳漣波拒 絕的調變器電源供應。由於該停滯時間通常在1 〇 〇 — 2 0 〇毫 秒左右，該供應的漣波拒絕在RF無線頻率是非常重要的。 串列通過調節器為一較差的選擇，由於跨越該通過裝置的 寄生電容減少在高頻的漣波拒絕，如圖2 Β。相反地，分流 調節器為理想的，如圖2 Α。電路1 0 0有二分流調節器3 0 和3 2，每一個皆有一二極低通濾波器。漣波拒絕是大於 100 db在100 khz之上。圖2A圖示該D級放大器100的該調

441170 五、發明說明（7) ' — 變器1 2和LJDT 50的正負電源供應的傳統實現。 選擇-電路以設定該停滯時間的時序。電流鏡為一較差 的選擇’因為在該供應上的高頻漣波將造成在該停滯 内的跳動。參考圖3A。跨越該P型金氧半導體(pM〇s)的該 寄生汲至來源電容將在該供應上的高頻雜訊直接耗合至該 時序電容。低跳動的較佳選擇為一電阻電容組合，圖3B ^ 該電容Ctim 530的陰極連接至該接地平面d其陽極由n型 金氧半導體（NM0S) 510拉至該負供應。當關閉關〇§ 51〇 時’該電容Ctim經由電阻Rtim充電。RtifM〇Ctime成一低 通渡波器拒絕在該供應上的任何雜訊。 圖4圖示一達成低跳動的可接受方法。此電路已整合在 一特殊用途積體電路（ASIC)上’具有顯著的結果，信σ號雜 訊比SNR> 115db°N型金氧半導體（NM〇S) 51(UfCtim拉至 該-7伏特軌。在每一個PWM轉變，關閉該n型金氧半導體 (NMOS)並且Ct im經由Rt im充電直到此電壓達到接地並且該 超低雜訊比較器的輸出走高。從5 1 〇關閉到該比較器5 4 〇 的輸出走高的這段時間設定該停滯時間。圖5圖示一更好 的方法。在該-7伏特供應上的雜訊在圖示於圖4的實現 中未被拒絕。在圖5中’使用另一分流調節器以替該比較 器建立一 5.1伏特參考。在該-7伏特供應上的雜訊完全消 除，並且在該+ 7伏特軌的雜訊被更密集地濾波。 圖6圖示LJDTC 5 0 0的實際實現，其中僅使用一電阻電容 虹合以設定半電橋内該較高和較低金氧半導體場效電晶體 的導通延遲。偏好延遲的信號來源因為它將元件最小化並

第10頁 441170 五、發明說明C8) 且它確保導通延遲相配。在此二延遲内的誤配為失真的來 源之一。脈衝寬度調變（PWM)為來自該脈衝寬度調變 (PWM)比較器的信號。當它高時，在該半電橋内較高的場 效電晶體22 (圖1)是導通的。當它低時，該較低的場效 電晶體2 4是導通的。場效電晶體2 2和2 4兩者不應同時導 通。透過導入一導通延遲加入關閉一場效電晶體和導通另 一場效電晶體之間的停滞時間。在正常運作中當該信號脈 衝寬度調變（PWM)走高’立即關閉該較低的場效電晶體 24 ’並且在一短暫遲延之後導通該較高的場效電晶體22。 相反地’當脈衝寬度調變（PWM)走低，立即關閉該較高的 場效電晶體22，並且在一短暫遲延之後導通該較低的場效 電晶體24。因而’該導通延遲使得此二場效電晶體免於同 時導通。 在圖6中，當該信號脈衝寬度調變（pWM)從低轉變到 高’及閘630的輸出跟隨。N0R非或閘632走低並且時序N 型金氧半導體（NM0S) 10關閉《電容ctim 530經由電阻 R t i m充電。同時’脈衝寬度調變（p觀）重新設定閂鎖5 3 5 並且關閉該較低的場效電晶體24。當將Ct im 530充電至 5. 1伏特時，比較器533起動至高。此動作設定閂鎖534並 且導通該較高的場效電晶體2 2。閂鎖5 3 4和5 3 5二者被重 新設定成主要《當該信號脈衝寬度調變（PWM)從高轉變到 低時’閂鎖534被重新設定並且該較高的場效電晶體22關 閉。同時’及閘631的輸出是高的，迫使632的輸出變 低。該N型金氧半導體（NMOS)510關閉，並且該電容Ctim

第11頁 τ" 44117 Ο . __. 五、發明說明（9) 5j0絰由電阻520充電。當它充電至5.1伏特時，該比較 器533輸出走高並且閂鎖535被設定，使得該較低的場效 電晶體24導通。為了使此電路正常運作，NMOS 510在每個 週期必須能將該電容C t丨m 5 3 〇重新設定。 一低跳動停滯時間電路，使用一電阻電容組合以設定半 電橋内該較高和較低金氧半導體場效電晶體兩者的導通延 遲。此電路將該導通延遲内的跳動最小化’並且導致半電 橋内二金氧半導體場效電晶體的導通延遲相配。這使得雜 訊和失真最小化。此電路設計成與分流調節器一起使用， 以將漣波從該電源供應中移除。

第12頁

Claims (1)

1. ψ ΑΑ \ η τ ο 六、申請專利範圍 1.- 包括一 種D級 脈衝寬 和一金氧半導 内金氧 包括彼 體，並且連接 停滯時 橋電路 橋電路 間；一 有一用 於延遲 遲電路；一邏 該金氧半導體 地將另一個金 2.如 用於連 器，以 包括一 3. 如 時間電 體，用 壓。 4, 如 時間延 源供應 地的串 時間延 申請專 接至各 從該供 超低雜 申請專 路也包 於產生 申請專 遲電路 軌之間 聯連接 遲電路 放大器，具有一電橋電跃.. 度調變器；-驅動器電踗’ 動電路’ 體場效電晶體電橋電c該調變器 半導體場效電晶體的間/ 至該驅動器電路並且位；效電晶 間電路4接於兩低電源供應轨 該金氧半導體場效電晶體之—^眭” 輯電路，耦合至該停滯時間 、田‘ s延 場效電晶體之…及IK: ’用於選擇 氧半導體場效電晶體關閉。* ’用於快速 利範圍第1 ;員之D級放大器 Λ ΛΑ -S* ^ «- ，、将徵在於 自的问低電源供應線路的正負 應線路移除漣波，並 叱電机调即 訊接地感應比i器其“停滯時間電路 ::範圍第2項之0級放大器，其 :除二，’包括一低雜訊稽納二極 之外之該超低雜訊比較器的參考電 3項之d級放大器，其特徵在於該 ::電晶體以及一串聯耦合於該高和低電 之卩1的電2及—耦合於該電晶體，電阻和接 間其中該低雜訊比較器連接於該

   第13頁 441170 ~、申請專利範圍 5，如申請專利範圍第1項之D級放大器，特徵在於該閂 鎖已設定和重新設定輸入，並且該脈衝寬度調變器的輸出 耗合至二個閂鎖的重新設定輸入’並且該停坪時間電路 的輸出連接至該設定輸入，並且第一和第二分流調節器分 別耦合至該高低電源供應。 6. 一種D級放大器’具有一電橋電路；一低跳動電 路，用於設定導通延遲（停滯時間）’包括被分流調節的 供應器耦合至電源供應器至該放大器用於將漣波從該供應 器中移除；一電阻，連接至該被分流調節的供應器並且至 一由該電阻充電的時序電容；一時序金氧半導體場效電晶 體’用於在脈衝寬度調變（PWM)轉變之間將該時序電容放 電至該負供應器；一超低雜訊接地感應比較器，有一輸入 連接至該電阻和該電容，並且一輸出連接至兩重新設定主 要問鎖，兩重新設定主要閂鎖；一邏輯電路耦合在該脈衝 寬度調變（PWM )的輸出和該時序電容之間，用於在每一個 脈衝寬度調變（PWM)轉變將該時序電容放電，並且在該金 氧半導肢％政電晶體閘極驅動信號指示該金氧半導體場效 電晶體導通之後，用於將該時序電容放電。 > 7 ·如申請專利範圍第6項之D級放大器，其特徵在於 電路包括第一和第二及閘，二者耦合至該脈衝寬度 調變器的輸出，並且一個耦合至一個金氧半導體場效電晶 體而另一個耦合至另一個金氧半導體場效電晶體，用於偵 測一導通的金氧半導體場效電晶體；一或閘，耦合至兩及 開的輸出’用於產生—導通金氧半導體場效電晶體信號，

   第14頁 w ' 441 17 Ο 六、申請專利範圍 氧半導體場效電晶體信㉟耦合至該時序金氧半導 ^體’用於控制該時序電容上的充電。 門m 專利範圍第7項< d級放大器，以第-和第二 每一個閃鎖有其設定輸入轉合至該時序電 的輸出，备重新权疋輸入耦合至該脈衝寬度調變器 個脈衝之後重新設定，該第-問鎖產 ，號，並1第=的一個金氧半導體場效電晶體是導通的 導體場效電晶體是導通的。 力個金氧+ 9去如申請專利範圍f 8項之請放大器，以— 源為其特冑’包括另_個分流 氏 參考。 除了接地之外之該超低雜訊比較器的電壓 下1 步0驟^種用於在D級放大器内減少跳動之方法，包括以 狀:用於導通各自的高低電橋金氧半導體場效電晶辦沾古 低電源供應分流調節； a體的鬲 =寬度調變1號’以產生一脈衝期 唬振幅的輸出脈衝列； ^於輪入仏 將用於延遲該高低金氧半導體場效電晶 该輪出脈衝列延遲同樣時間。 、T間的