TW434676B - Method for measuring overlay error and determining overlay process window - Google Patents
Method for measuring overlay error and determining overlay process window Download PDFInfo
- Publication number
- TW434676B TW434676B TW88120630A TW88120630A TW434676B TW 434676 B TW434676 B TW 434676B TW 88120630 A TW88120630 A TW 88120630A TW 88120630 A TW88120630 A TW 88120630A TW 434676 B TW434676 B TW 434676B
- Authority
- TW
- Taiwan
- Prior art keywords
- image field
- error
- overlay
- pattern
- overlap
- Prior art date
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
43467ίί Α7 Β7 五、發明説明() 5-1發明領域: - 本發明係有關於一種積體電路製程,特別是一種利 用疊對修正有效而精確地量測疊對誤差及疊對製程窗口之 方法。 5-2發明背景: 積體電路製程係將多層次電路架構在一半導體基材 上,各層薄膜在沉積後需以微影配合蝕刻製程形成各電路 .圖案,不僅電路圖案之線寬必須符合規格,二層電路圖案 間疊對的準確度也非常重要。特別是在當下之製程已步入 深次微米時代,對疊對準確度的要求相對提高,例如,對 於0.2 5微米的產品,可容忍的疊對誤差將縮減為0.1 0微 米以下,而對於 0.1 8微米的產品,可容忍的疊對誤差將 更縮減為 〇 . 〇 7微米以下,因此降低疊對誤差的技術將關 係產品最後良率的高低。 為了確認每一層電路圖案的位置的正確性,於微影 製程中的顯影後檢測時會有所謂的疊對量測,針對前後不 '同_層間圖案疊對的準確性,進行檢測及分析,以確保產品 的.良率。 在半導體製程中,一般所使用量測疊對的方法為利 -2- 本紙張尺度逍用中國國家標準(CNS ) Α4規格(210Χ297公釐) ---------ί-----^IiTt-----^ J (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 Α7 Β7 43^67 6λί 五、發明説明() (請先聞讀背面之注$項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
用特定形狀的定位標記(registraiion mark) ’ 一個常見的 定位標記為如第一圖所示的框形圖案,此框形圖案可能為 ’凸起或凹陷的结構。在第一 A圖中’前層10為一凹陷方 y框,後層1 2為一凸出方框’前層1 0及後層12的剖面圖 則顯示於第一 B圖中°若以光學顯微鏡觀察將會看到框形 _圖案邊界的光強度有變化,框形圖案可為兩個、四個或更 多個,置於像場(field,即一次曝光在晶圓上所形成的圖 案區域)的,切割道處’在每一層各個框形'圖案所在處均形 成一個大框和小框’當層的小框中心被設計成與前層的大 框中心重合,因此小框中心對大框中心的偏移即為當層相 對於前層之疊對誤差。在某一像場内之某一量測點的疊對 誤差為一個向量’所有像場内之所有量測點的疊對誤差則 :組成一個向量場。若疊對誤差超出產品規格(指在任一量 測點的疊對誤差超出產品規格),則必須在重做時做疊對 修正(此功能為曝光機台所提供),但是必須先把疊對誤差 (為一向量場)分解成各個分量’即像場間的平移誤差 (interfield translational)、像場間的旋轉誤差(interfield rotational)、像場間的非正交誤差(Inte「field nonorthogonality) .、 像場間的放大誤差(interfield expansion), 以及像場内的平移誤差(intrafield tfanslational)、像場内的旋轉誤差(intrafield rotational)、 像場内的放大誤差(intrafie id magnification)。(例如’像 場間的旋轉誤差即為對晶圓中心點的旋轉誤差,像場内的 旋轉誤差即為對像場中心點的旋轉誤差…,請參考第二A -3 ** 本紙乐尺度適用中國國家標準(CNS )八4见格(210X297公釐) ^34676^ A7 B7 五、發明説明() (讀先閱讀背面之注意事項再填寫本頁) 圖至第二 F圖所示。)該向量場的分解雖只是數學上的運 算,但是所分解的各個疊對誤盖分量則與疊對誤差的物理 —來源密切相關。 經濟部智慧財產局員工消費合作社印製 在 ADI 時,一般是利用光學顯微鏡(optical microscope, 0M)或掃描電子顯微鏡(scanning electron microscope, S Ε Μ )做檢測。Ο Μ可以看到為薄膜所覆蓋之 前層的圖案,但電路圖案因太小(已超過光學解析度)而看 不清楚。S Ε Μ雖放大倍率較大但只能看到晶圓的表面, 因此亦無法看出與前層圖案之疊對是否良好。因此,在AD丨 時,若欲得知當層與前層之疊對是否良好只能利用〇Μ觀 察在這二層上的大小框形圖案(frame -丨n-frame)是否彼此 對準(框形圖案的大小被設計成大約2 0微米左右,方便以 光學方法做檢測)。事實上,疊對誤差量測機台即是利用 〇Μ攝取大框圊案與小框圖案之光強度分布,輔以訊號處 f理和數學運算,得知内框(小框)中心點對外框(大框)中心 點之偏移。現階段高積集度之積體電路製程對疊對準確度 的要求極高1使得在光罩上框形圖案的定位誤差 (registration error)與對電路圖案的定位誤差之差異變得 不可忽略,造成在A D1時看到二層之間的框形圖案是對準 的,但是到A Ε 1時才發現電路圖案未對準,則已造成無法 修補的錯誤,只有將晶圓報廢。 在微影製程中一般需要實驗多次以找出在 ADI時的 -4- 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) 434676 ; A7 B7 五、發明説明() 疊對標的(亦即使前後二層電路圖案的疊對誤差降至最低 時之框形圖案的疊對誤差),如此得以在蝕刻製程之前即 確認前後二層電路圖案之間的疊對合乎規格。在此提出一 個方法,只需以一晶圓做測試,而不需一再的嘗試錯誤, 造成時間與成本上的浪費。 5-3發明目的及概述: - 本發明之目的為提供一種僅需單一晶圓即可找到最 佳疊對狀況之方法。 本發明之另一目的為利用像場間擴大疊對誤差修正 所產生的像場内平移疊對誤差陣列精確地決定A D丨時的疊 對標的及疊對製程窗口。 本發明之再一目的為校正光罩上電路圖案之定位誤 差與框狀圖案之定位誤暴之差異。 本發明提供一種量測疊對誤差及決定疊對製程窗口 之方法,係利用曝光機台之像場間擴大疊對修正功能,實 碑於一晶圓之後,形成一陣列式之曝光圖案,其與前層圖 案.之最佳叠對發生於晶圓中心附近之像場,其餘由晶圓中 心向外,越往外在各像場所產生之像場内平移疊對誤差越 大。於蝕刻製程之前(亦即A D丨時)量測每一像場之框狀圖 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) (請先閎讀背面之注意事項再填寫本頁) 訂 線、 經濟部智慧財產局員工消費合作社印製 五、發明説明( A7 B7 案的疊對誤差,於蝕刻製程之後(亦即A E丨時)再量測前、 後層電路圖案之實際疊對情況,配合上述框狀圖案之疊對 謓差,即可求得在A D丨時框狀圖案的疊對標的及疊對製程 窗口 ,並可計算出在光罩上框形圖案的定位誤差和電路圖 案的定位誤差之差異。 5-4圖示簡單說明: 第一 A圖 第一 B圖 第二A圖 經濟部智慧財產局員工消費合作社印製 第二B圖 第二C圖 第二D圖 第.二E圖 第二F圖 第三圖 第四圖 顯示大 '小框狀定位標記疊對時之上視示意 圖。 顯示大、小框狀定位標記疊對時之剖面示意 圖。 描繪一像場間旋轉疊對誤差之示意圖。(陰影 區域表當層之像場,空白區域表前層之像場, 正十字表像場之中心,斜十字表晶圓之中心, 從第二A圖至第二F.圖皆適用。) 描繪一像場間非正交疊對誤差之示意圖。 描繪一像場間擴大疊對誤差之示意圖。 描繪一像場内平移疊對誤差之示意圖 亦可表示像場間平移疊對誤差之示意圖。 描繪一像場内旋轉疊對誤差之示意圖。 描繪一像場内放大疊對誤差之示意圖。 顯示本發明之方法流程圖。 描繪本發明之像場間擴大疊對陣列示意圖 此圖 (請先閲讀背面之注意事項再填窝本頁) 訂 -6- 本;紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明() 此圖亦描繪本發明於A E I時求出 A D丨疊對標 的的方法之示意圖。(陰影區域表當層之像 _ 場,空白區域表前層之像場。) 5·5發明祥細說明: 於微影製程結束後,最重要在於檢視所形成電路圖 案線寬的大小以及其與前層圖案的疊對是否符合規格。因 為圖案的轉移攸關整個半導體製程的成敗,所以有必要於 顯影後檢測時,即確認在當層所形成的電路圖案與前層電 路圖案之間的疊對良好。若於蝕刻製程後才發現前後層電 路圖案未疊對準確,則已造成無法修復的結果。 /如之前所述,在A m時只能利用 Ο Μ藉著觀察定位 標記推測當層與前層電路圊案的疊對是否良好。事實上, 疊對誤差量測機台即是利用Ο Μ _攝取大框圖案與小框圖案 之光強度分布,辅以訊號處理和數學運算,得知内框(小 框)中心點對外框(大框)中心點之偏移,此即為疊對誤差。 電路圖案本身因線寬已超過0Μ的解析極限而無法直接看 到。若光罩製作的誤差使得在光罩上定位標記相對於電路 圖案的位置有偏移時,則可能在A D丨時看到二層之間的定 位標記是對準的,但是到AEI時才發現二層間的電路圊案 /未對準,已造成無法修補的結果。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --------;--^----------]I^ J {請先閣讀背面之注意事項再填寫本頁) A7 B7 4346 76 五、發明説明() (請先閱讀背面之注意事項再填寫本頁) 本發明提供一種校正光罩上定位標記的定位誤差與 電路圖案的定位誤差之間的差異的方法,參考第三圖,顯 沬本發明之方法流程圊。首先形成一層光阻於欲形成當層 圖案的膜層之上(薄膜之下為前層圖案)。曝光機台在曝光 時加入像場間擴大疊對誤差修正功能,顯影後在晶圓上產 生一個疊對陣列。若不計其他的疊對誤差,則像場間擴大 疊對誤差修正功能造成在疊對陣列中各個像場之像場内平 移疊對誤差由晶圓中心往晶圓邊緣逐漸變大。若某一像場 中心點相對於晶圓中心點的坐標為(R X, R y ),則像場間擴 大疊對誤差修正Ex(在X方向)和Ey(在y方向)在該像場 所產生的像場内平移疊對誤差為(Tx,Ty) = (Rx*Ex, Ry*Ey)。如第四圖所示,其中陰影區域42表示為後層的 像場,而空白區域40表示為前層的像場。(當計入原疊對 誤差時,則在疊對陣列中像場内疊對誤差(intrafield overlay e「ror)最小之像場未必在晶圓中心。)接著量測晶 圓上每一像場之疊對誤差(以定位標記為準),然後進行蝕 刻製程。 經濟部智慧財產局員工消費合作社印製 於蝕刻製程結束後,檢測疊對陣列中每一像場内電 路圖案的疊對狀況,找出前後層電路圖案的疊對誤差可接 受的像場所形成的範圍,該範圍即為疊對製程窗口 ,疊對 製程窗口之中心點所在的像場之叠對誤差(以定位標記為 準)即為在A D丨時的疊對標的。亦即在A D I時使二層之間 定位標記(如框形圖案)的疊對誤差保持在疊對標的,即可 本紙張尺度適用中國國家榇準(CNS ) A4規格(2!0X297公釐) 4346 76 A7 B7 五、發明説明() 保證在A E丨時看到二層之間的電路圖案是對準的。 (請先閲讀背面之注意事項再填寫本頁) ^ 若於蝕刻製程後仍然無法很清楚地看出前層與後層 之電路圖案的疊對誤差,則本方法依然適用。此時可待半 導體製程全部結束後,量測所形成的晶粒狀(c h i p)在晶圓 上之良率分布,亦可推得疊對標的和疊對製程窗口。 綜合以上所述,本發明提供一種可於蝕刻製程之前 即確認前層與後層之間電路圖索的疊對是否良好的方法。 只需於每一新光罩使用之前實施一次本發明之方法,找到 對應的疊對標的和疊對製程窗口。之後在微影製程時執行 疊對修正使得在A D!時由定位標記所量得的疊對誤差保持 在疊對標的上,如此即可確保電路圖案具有良好的疊對。 傳統上以多次嘗試錯誤法造成許多晶片之浪費,而本方法 每實施一次僅耗費一片晶片,節省許多成本與時間。 經濟部智慧財產局員工消費合作社印製 本發明以一較佳實施例說明如上,僅用於藉以幫助 了解本發明之實施,非用以限定本發明之精神,而熟悉此 領域技藝者於領悟本發明之精神後,在不脫離本發明之精 神範圍内*當可作些許更動潤飾及等同之變化替換,其專 利保護範圍當視後附之令諳專利範圍及其等同領域而定。 本紙張尺度適用中國國家標準(CMS ) A4規格(210X29?公釐)
Claims (1)
- 4346 76 AS B8 C3 D8 申請專利範圍 經濟部智慧財產局員工消f合作社印製 1. 一種決定疊對誤差及疊對製程窗口之方法,該方法 i步驟至少包含: 提供一半導體基材,該半導體基材包含一圖案形成 於其上; 形成一膜層於該圖案上; 形成一光阻於該膜層上; 執行微影製程時加入像場間擴大疊對修正(inte「fieId expansion overlay correction); 顯影後形成一像場圖案陣列; 量測陣列中各該像場圖案之疊對誤差(以定位標記為 準); 執行一蝕刻製程以蝕刻該膜層; 將該疊對誤差(以電路為準)可接受之像場所形成的範 圍定義為疊對製程窗口(over丨ay process w丨ndow);及 將該疊對製程窗口中心之像場之疊對誤差定義為疊 對標的(overlay target)。 2. 如申請專利範圍第1項之方法,其中上述之像場間 擴大疊對修正功能在各像場產生像場内平移疊對誤差。 3. 如申請專利範圍第1項之方法,其中上述之像場圖 案陣列中,各像場之該像場内平移疊對誤差由晶圓中心向 外漸增。 -10- 本紙張尺度適用申國國家標準(CNS)A4規格(210 X 297公釐) ----------— ι!λ^ - · C (請先閱讀背面之注意事項再填寫本頁) 丁 •^1 n J n - 言 tv s n t 線' 88899 ABCS 經濟部智慈財產局員工消費合作社印製 六、申請專利範圍 4. 如申請專利範圍第1項之方法,其中若某一像場中 心點相對於晶圓中心點的坐標為(Rx,Ry),則像場間擴大 疊對誤差修正Ex(在X方向)和Ey(在y方向)在該像場所 產生的該像場内平移疊對誤差為(Tx,Ty) = (Rx*Ex, Ry*Ey)。 5. 一種量測疊對誤差及疊對製程窗口之方法,該方法 之步驟至少包含: 提供一半導體基材,該半導體基材包含一圖案形成 於其上; 形成一膜層於該圖案上; 形成一光阻於該膜層上; 執行微影製程時加入像場間擴大疊對修正(interfie丨d expansion overlay correction); 顯影後形成一像場圖案陣列·; 量測陣列中各該像場圖案之疊對誤差(以定位標記為 準); 完成全部積體電路製程;及 測量各晶粒在晶圓上之良率分布,以求得疊對製程 窗,口 (overlay process window)及疊對標的(overlay target) 〇 6. 如申請專利範圍第5項之方法,其中上述之像場間 -11- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐_) ---------;-------------訂 i,-----;1> 線 Λ' ..「 (諳先閱讀背面之注意事項再填寫本頁) 4346 76 g D8 六、申請專利範圍 擴大疊對修正功能在各像場產生像場内平移疊對誤差。 - 7.如申請專利範圍第5項之方法,其中上述之像場圖 案陣列令,各像場之該像場内平移疊對誤差由晶圓中心向 外漸增。 8.如申請專利範圍第5項之方法,其中若某一像場中 心點相對於晶圓中心點的坐標為(Rx, Ry),則像場間擴大 疊對誤差修正Ex(在X方向)和Ey(在y方向)在該像場所 產生的該像場内平移疊對誤差為(Tx,Ty) = (Rx*Ex, Ry*Ey)。 (請先閱讀背面之注意事項再填寫本頁) 訂: ,111 線· 經濟部智慧財產局員工消費合作社印製 -12- 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公釐)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW88120630A TW434676B (en) | 1999-11-25 | 1999-11-25 | Method for measuring overlay error and determining overlay process window |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW88120630A TW434676B (en) | 1999-11-25 | 1999-11-25 | Method for measuring overlay error and determining overlay process window |
Publications (1)
Publication Number | Publication Date |
---|---|
TW434676B true TW434676B (en) | 2001-05-16 |
Family
ID=21643142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW88120630A TW434676B (en) | 1999-11-25 | 1999-11-25 | Method for measuring overlay error and determining overlay process window |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW434676B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI729261B (zh) * | 2017-01-25 | 2021-06-01 | 美商克萊譚克公司 | 具有非零偏移預測之疊加控制 |
-
1999
- 1999-11-25 TW TW88120630A patent/TW434676B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI729261B (zh) * | 2017-01-25 | 2021-06-01 | 美商克萊譚克公司 | 具有非零偏移預測之疊加控制 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8804137B2 (en) | Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability | |
US20070072091A1 (en) | Reference wafer and process for manufacturing same | |
US8121387B2 (en) | Mask pattern verifying method | |
US6906780B1 (en) | Method and apparatus for self-referenced dynamic step and scan intra-field lens distortion | |
US7268360B2 (en) | Method and apparatus for self-referenced dynamic step and scan intra-field scanning distortion | |
US20070177132A1 (en) | Method and Apparatus for Self-Referenced Dynamic Step and Scan Intra-Field Scanning Distortion | |
US8010307B2 (en) | In-line overlay measurement using charged particle beam system | |
JPH07153673A (ja) | 半導体装置の製造方法および測定マークパターン | |
US6906303B1 (en) | Method and apparatus for self-referenced dynamic step and scan intra-field scanning distortion | |
CN110546575B (zh) | 器件制造方法 | |
van Haren et al. | The impact of the reticle and wafer alignment mark placement accuracy on the intra-field mask-to-mask overlay | |
TW434676B (en) | Method for measuring overlay error and determining overlay process window | |
US20080153012A1 (en) | Method of measuring the overlay accuracy of a multi-exposure process | |
Inoue et al. | In-die overlay metrology by using CD-SEM | |
US8174673B2 (en) | Method for wafer alignment | |
US6538260B1 (en) | Position measuring method, and semiconductor device manufacturing method and apparatus using the same | |
TWI820371B (zh) | 用於微影裝置製造程序之檢測工具及度量衡方法 | |
JPS63265426A (ja) | 半導体集積回路の製造方法 | |
Leray | Metrology challenges for in-line process control | |
JP2001093818A (ja) | 露光方法及びレチクル | |
Schulz et al. | Meeting overlay requirements for future technology nodes with in-die overlay metrology | |
US7095885B1 (en) | Method for measuring registration of overlapping material layers of an integrated circuit | |
JP3993188B2 (ja) | 自己参照の動的ステップおよび走査フィールド内走査歪みのための方法および装置 | |
JP3196721B2 (ja) | 半導体装置の製造方法と測定装置 | |
JP3342981B2 (ja) | 半導体装置の回路パターン転写方法及びこれに用いられる装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |