TW434491B - Increasing I/O performance through storage of packetized operational information in local memory - Google Patents
Increasing I/O performance through storage of packetized operational information in local memory Download PDFInfo
- Publication number
- TW434491B TW434491B TW088114102A TW88114102A TW434491B TW 434491 B TW434491 B TW 434491B TW 088114102 A TW088114102 A TW 088114102A TW 88114102 A TW88114102 A TW 88114102A TW 434491 B TW434491 B TW 434491B
- Authority
- TW
- Taiwan
- Prior art keywords
- script
- data
- bus system
- memory
- controller
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Description
4 3 44 ύ 1 五、發明說明(1) 發明領域 本發明係有關一種轉合一主處理器及一記憶體子系統之 系統,且輛合之方式為可有效率地在該主處理器與該記憶 體子系統之間轉移資料,更具體而言,本發明係有關一種 可使一設於該主處理器與該記憶體子系統之間的橋接電路 儲存封包化作業資料之方法及裝置,且該方法及裝置因而 減少經由該橋接電路與該記憶體子系統間的一匯流排系統 的記憶體存取之需求。 發明背景 電腦系統通常包含一個或多個匯流排,每一匯流排具:, 在區域中互通訊息的若干連接之裝置。系統匯流排及週邊 匯流排通常使用不同組的標準協定或規則,以進行經由該 等匯流排而連接的不同裝置間之資料轉移。通常將自一匯 流排架構傳送到另一匯流排架構的資料進行轉換的裝置稱 為橋接器(br i dg e )。為了在不同匯流排系統上的各裝置之 間進行全系統範圍的通訊,匯流排至匯流排橋接器將一個 匯流排架構的通訊協定與另一匯流排架構的通訊協定匹 i己。 "區域匯流排"(M local busn )目前的作業方式為更緊密 地與中央處理器的作業相關聯,且可在近似中央處理器的 速度下運作。一種特定類型的”區域匯流排n即是π週邊組 件互連’’("Peripheral Component Interconnect” ;簡稱 PC I )匯流排。使用一 PC I匯流排的一系統除了包含實體的 PC I匯流排之外,尚包含一第一橋接電路,用以對連接到
434491 五、發明說明(2) -- 該PC I匯流排的各裝置間之資料轉移進行介面控制。 亦稱為匯流排控制器的一第二橋接電路對另一匯流排系 統與PC ί匿流排間之資料轉移進行介面控制。因此,該配 置之方式為.PCI匯流排上的各裝置經由該第—橋接器而 傳送資料及接收資料,而耦合到第二匯流排系統的裝置經 由該第二橋接器(或匯流排控制器)而傳送及接收資料。該 等兩個橋接器相互通訊,並可在連接到該ρ ς I匯流排的各 裝置與該第二匯流排系統之間進行資料轉移。 目如一種廣泛使用的將各主處理器連接到諸如記憶體子 系統等的各週邊裝置之匯流排系統架構即是遵循小型電又 系統連接(Small Computer System Interconnect ;簡稱 SCSI)協定之匯流排系統架構。習用技術包括與將scsi通 流排系統連接到PC I匯流排系統有關的若干揭示技術β此 類揭示技術的例子係述於授與S t e w a r t等人的美國專利 5,634,033、及授與Amini等人的美國專利5,522,050。其 他的S C S I匯流排介面控币彳牙' 統係述於授與(j a j j a r等人的美 國專利5, 454 ,085、授與Keener等人的美國專利 5,550,991、及授與White等人的美國專利5,519,883。 雖然橋接器在提供不同匯流排系統間之資料轉移有其效 果’但是此種資料轉移是相當耗時的,且減缓了系統的整 體作業。當需要在耦合到一 PC I匯流排的各裝置之間傳送 短訊’且因而將該短訊經由一 P C I橋接器而傳送到一第二 匿流排控制器及一1主處理器時’上述的缺點尤其明顯。每 一次的此種訊息傳送都需要一 P C I橋接器進行下列事項:
434491 五、發明說明(3) 取得該PCI匯流排之主控權、設定一個經由該PCI橋接器而 傳送的訊息之組態 '以及派發該訊息等。可派發或接收一 短訊之就緒時間需要相當長的處理時間,且因而延遲了其 他的系統功能。 此種訊息的一實例即是一狀態指示,其中係由一記憶體 子系統發出該訊息,以便指示一讀取/寫入動作之成功或 失敗。將該狀態訊息派發到提出讀取或寫入要求之主處理 器。 因此,本發明之一目的在於改良一個採用多個匯流排系 統以載送較短訊息資料的電腦系統中的資料轉移之處理赵 率。 發明概述 採用本發明的一電腦系統包含:一主處理器,該主處理 器係經由一第一區流排系統而輕合到一 _記憶體子系統;一 控制器裝置;以及一第二匯流排系統。該控制器裝置包含 記憶體,用以儲存複數個S c r i p t,而該等S c r i p t係諸如經 由該第二匯流排系統而對該主處理器重新執行。Sc r i p t是 一種用來執行一控制器裝置上的運算之指令集。每一 S c r i p t包含在派發該S c r i p t之前發現要插入的訊息或狀態 資料(或其他作業資料)之一個或多個位址°在該電腦糸統 的作業過程中,因該作業而促使該記憶體子系統將一指令 發出到該控制器裝置,以便將一 Scr i p t派發到諸如該主處 理器。該控制器裝置回應時,係取得所要求的S c r丨p t,執 行該S c r i p t,而存取區域儲存的作業資料,以便將該作業
4 五、發叼說明(4) 資料包含在該Script中•區域錯 … 要地將資料經由該匯流排系統而=泫資料時,可避免不必. 即可取得將被包含在一Seri pt的科运到該記憶體子糸統, 的所兩資料。 圖1是採用本發明的—系統之高階方塊圖。 圖2是本發明的方法的作業之高 Μ明之詳細說明 南^邏輯流程圖。 閱圖1,二^體子系統1〇包含輕合到-記憶體系 Ϊ處理器14之複數個磁碟機12。記Μ子系係作 個或多個主處理器16之-中央資料儲存裳置。主處? 益1 6係經由一 S C S I匯流排1 7而耦合到一 pc〗/ scs丨控制器 18 » PCI/SCSI技制器18又係經由—pCi匯流排22而耦合到 一 PC I橋接器20。PC I橋接器20又係經由一 pC !匯流排24而 耦合到記憶體系統處理器1 4。 於記憶體子系統1 0的作業中,需要將各種狀態及作業訊 息派發到主處理器1 6 ’以供整體的系統控制及管理s此種 訊息包括與讀取/寫入動作的成功或失敗有關的各種狀態 資料。也需要在電腦系統作業的某些時間中派發與記憶體 子系統1 0有關的其他作業資訊。 為了可有效率地處理狀態及作業訊息,PCI/SCSI控制器 1 8 |史有一隨機存取記憶體(R a n d 〇 m A c c e s s M e m 〇 r y ;簡稱 RAM) 26,該RAM 26包含了儲存複數個"Script,' 28的容 量。RAM 26進一步包含複數個”郵箱ί 30 ,用以作為一個或 多個Sc r i p t 2 8所參照的特定作業資料之儲存裝置》
第9頁 434491 五、發明說明(5) 每一 Script 28是一次常式,當該次常式被派發且為一 接受裝置所接收時,可使該接受裝置完成一所需的動作, 或登錄一Scr ipt中内含的一區段之資料《例如,當將一個 此種Script自PC I/SCSI控制器1 8派發到記憶體系統處理器 1 4時,該S c r i p t可使記憶體子系統1 0根據該S c r i p t内含的 資料而開始一讀取動作。一個類似的Scr 1 p 1:可使記憶體子 系統1 0處理一寫入動作。另一 S c r i p t可能包含一訊息,用 以指示該電腦系統的一特定元件之狀態(例如作業狀態、 非作業狀態、離線狀態等)。可利用其他類型的Scr i pt來 派發一特定的作業訊息,例如"斷線”、π連接"識別”‘ 或其他類似的動作。 每一 S c r i p t 2 8係與一特定的訊息或作業指示相關聯。 因此,如果記憶體系統處理器1 4成功地完成了一讀取動 作,則該記憶體系統處理器1 4將一訊息派發到PC I / SCS I控 制器1 8 ,以便執行一特定的Scr i pt,用以向主處理器1 6指 示已成功地完成讀取動作。為了避免PC I /SCS I控制器1 8必 須回應上述訊息而自記憶體系統處理器1 4直接存取作業資 料,於執行Script 28時,Script 28存取一個包含所要包 含於該Script的相關資料之郵箱30。此種資料指示了讀取 動作的成功完成。 因此,每一郵箱30本質上是RAM 26中的一位址’且可在 該郵箱3 0中找到將要包含於一S c r i p t的特定資料。當執行 一 Scr i pt時,即存取此種資料,且將找到已於系統啟動時 嵌入該S c r i p t的一各別鄄箱之一位址。
第i〇頁 434491 五 '發明說明(6) 可將一郵箱的資料保留給單一的S c Γ 1 p t,該資料也可以. 是複數個Sc r i p t所用的共同資料。不論在哪一種情形中, 各別Sc r i p t將在其中嵌入可發現要將此種資料插入該 Script中的位址。因此*當執行任何Script時f將到達包 含一特定郵箱的位址之一行,且將存取該郵箱,並將該郵 箱中存放的資料插入該Seri pt,而且已如同這些資料原先 已存在於該Script的方式執行該Script。 現在請參閱圖2,而說明本發明之方法=在一啟動階段 中,將所需的所有Script載入PCS/SCS〖控制器18。在步驟 50中,可自記憶體系統處理器14載入各Script,而記憶ί 系統處理器14自一個或多個磁碟機12存取特定的Script, 或直接自主處理器16存取特定的Script。然後在步驟52 中,將RAM 26中預設位址上的作業資料載入n郵箱"中。請 注意,尚有額外的預定郵箱區*可存放RAM 26中用於其他 作業資料之狀態/訊息郵箱位置。然後以執行Scr ί p t時將 插入該Script的作業資料之預設位址Μ多補”每一Script。 於Scr i pt執行時,作業資訊係儲存在郵箱位址,然後以單 一記憶體至記憶體移動之方式傳送該作業資訊,此種方式 與要求許多個別的PC I作業來完成同一資料轉移之方式不 同。在步驟5 4中,此種位址界定了 R A Μ 2 6中之郵箱。 在本程序的執行階段中,假設記憶體系統處理器丨4將要 把一狀態訊息發出到主處理器1 2步驟1 6。因此,在步驟5 6 中,記憶體系統處理器1 4將一訊息(經由PC I橋接器2 0 )派 發到PC 〖/SCS I控制器1 8,以便將一指定Script派發到主處
4344 9 1 五、發明說明(_7) 理器1 2 (步驟1 6 )。PC I /S CS I控制器丨8回應時,係取得並執-行該指定的Script。於執行該Script時,該Script中包含 一郵箱位址的每一行都使所指定郵箱3 0中所指定的資料被 存取。然後在步騍58中,將各別郵箱30内含的資料插入包 含Scr i pt的程式碼流,並將該資料傳送到諸如主處理器 1 6 〇 我們當了解,視所要插入一 Script中以供執行時執行的 預定作業資料值之數目而定,該Script可能包含一個、幾 個、或許多的郵箱位址。 雖然上述說明假設:每一記憶體系統處理器1 4及 PC I /SCS I控制器1 8已在其中載入為實施本發明所需的各別 程序,但是熟悉本門技術者當可了解,亦可將控制圖1所 示電腦系統的各別裝置所需之軟體包含在記憶媒體(例如 圖1所示之軟碟機4 0 )中,並視需要而將該軟體載入各別裝 置。 我們可自上述說明了解,由於在啟動階段中將縱非全部 也是大部分的必要作業資料下載到PCI/SCSI控制器18,或 者於執行時經由區域記憶體中的郵箱位址而存取該等作業 資料,所以本發明無須許多的PC I匯流排介面/存取動 作。因此,當要執行任何Sc r i p t時,記憶體系統處理器1 4 所需要的只是諸如將一個或兩個位元組的值派發到 PCI/SCSI控制器18 ,以便指定一個特定的Script。 我們當了解,前述的說明只是用來解說本發明。在不脫 離本發明的範圍下,熟悉本門技術者可設計出各種的替代
第12頁 43 44 9 1
第13頁
Claims (1)
- 434491 六、申請專利範圍 1. 一種將至少一個主處理器耦合到一記憶體子系統之系 統,該系統包含: 一第一匯流排系統,該第一匯流排系統係根據一第一 協定而操作,且係耦合到該記憶體子系統; 控制器裝置,該控制器裝置係耦合到該第一匯流排系 統及該主處理器,且包含記憶體,用以儲存複數個 Scripts,每一該等複數個Scripts包含用來執行一作業的 一組指令,並包含一個可找到將要伴隨該各別Scr i pt的 S c r i p t資料之位址;以及 處理器裝置,用以下載用來儲存在該控制器裝置中έ 該等Scr ipts及Scr ipt資料,並隨即將一個可執行一指定 Scr i pt的指令提供給該控制器裝置,該執行使該指定 S c r i p t中的一也址所指定之S c r i p t資料被存取,並使該 Script資料連同該指定的Script被傳送。 2. 如申請專利範圍第1項之系統,其中該Scr ip t f料包 含該記憶體子系統中的一狀態之指示。 3. 如申請專利範圍第1項之系統,其中該Scr 1 pt資料包 含用來指示該Script的一接受裝置所要採取的動作之訊息 資料。 4. 如申請專利範圍第1項之系統,其令係對該控制器裝 置中的區域記憶體執行單一讀取/寫入作業,以便取得該 位址上的該S c r i p t資料,而該S c r i p t資料於執行時使該 S c r i p t得以被執行。 5. 如申請專利範圍第1項之系統,進一步包含:第14頁 4344 9 1 六、申請專利範圍 一第二匯流排系統,該第二匯流排系統係根據一第二 協定而操作,且係耦合於該控制器裝置與該主處理器之 間,而且係將該等Sc r i p t s經由該第二匯流排系統而派發 到該主處理器。 6. 如申請專利範圍第5項之系統,其中該控制器裝置包 含一控制處理器及一橋接模組,該控制處理器係以該橋接 模組與該第二匯流排系統間之一介面之方式而操作,且該 橋接模組係以該控制處理器與該第一匯流誹系統間之一介 面之方式而操作。 7. 如申請專利範圍第6項之系統,其中該第一匯流排系 統包含一週邊組件互連(P C I )匯流排系统。 8. 如申請專利範圍第7項之系統,其中該第二匯流排系 統包含一小型電腦系統連接(SCS I )匯流排系統。 9. 一種記憶媒體,該記憶媒體包含用來控制一系統之程 式碼,而該系統係在一主處理器與一記憶體子系統之間傳 送訊息及資料,該系統包含:一第一匯流排系統,該第一 匯流排系統係根據一第一協定而操作,且係耦合到該記憶 體子系統;一第二匯流排系統,該第二匯流排系統係根據 一第二協定而操作,且係耦合到該主處理器;一控制器, 該控制器係耦合到該第一匯流排系統與該第二匯流排系統 之間,且包含記憶體,用以儲存複數個用來重新執行的 Script,每一 Script包含用來執行一作業的一指令集,並 包含一個可找到將要伴隨該Script的Script資料之位址; 該記憶媒體包含:第15頁 434431 六'申請專利範圍 控制下載之裝置,用以控制該記憶體子系統下載該等 Scripts及Script資料,以便儲存在該控制器裝置;以及 控制提供指令之裝置,用以控制該記憶體子系統隨即 將一指令提供給該控制器,以便派發其中一個該等 S c r i p t s ;以及 操作該控制器之裝置,用以派發該其中一個該等 Scripts,並在其中包含該控制器中儲存的Script資料, 且係由該其中一個該等Scr i pt中包含的該位址指示該 S c r i p t 資料。 1 0 .如申請專利範圍第9項之記憶媒體,其中該Sc r i p t装 料包含該記憶體子系統中的一動作的狀態之一指示。 1 1.如申請專利範圍第9項之記憶媒體,其中該Sc r i p t資 料包含用來指示該Script的一接受裝置所要採取的一動作 之訊息貢料。 1 2.如申請專利範圍第9項之記憶媒體,其中係對.該控制 器裝置中的區域記憶體執行單一讀取/寫入作業,以便取 得該位址上的該S c r i p t資料,而該S c r i p t資料於執行時使 該S c r i p t得以被執行。第16頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/138,118 US6065083A (en) | 1998-08-21 | 1998-08-21 | Increasing I/O performance through storage of packetized operational information in local memory |
Publications (1)
Publication Number | Publication Date |
---|---|
TW434491B true TW434491B (en) | 2001-05-16 |
Family
ID=22480497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088114102A TW434491B (en) | 1998-08-21 | 1999-09-03 | Increasing I/O performance through storage of packetized operational information in local memory |
Country Status (6)
Country | Link |
---|---|
US (1) | US6065083A (zh) |
EP (1) | EP0982664A3 (zh) |
JP (1) | JP3475130B2 (zh) |
KR (1) | KR100316190B1 (zh) |
SG (1) | SG77706A1 (zh) |
TW (1) | TW434491B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6615279B1 (en) * | 1997-01-29 | 2003-09-02 | Iq Systems | Central and distributed script servers in an object oriented processor array |
US6185607B1 (en) * | 1998-05-26 | 2001-02-06 | 3Com Corporation | Method for managing network data transfers with minimal host processor involvement |
KR20020032136A (ko) * | 2000-10-25 | 2002-05-03 | 박성훈 | 메모리를 이용한 대용량 보조기억장치 |
US7315551B2 (en) * | 2002-03-15 | 2008-01-01 | Lockheed Martin Corporation | Synchronous low voltage differential I/O buss |
KR100467102B1 (ko) * | 2002-05-28 | 2005-01-24 | (주) 그레이프테크놀로지 | 데이터 저장 시스템 |
US6941408B2 (en) * | 2002-09-30 | 2005-09-06 | Lsi Logic Corporation | Bus interface system with two separate data transfer interfaces |
CN101305334B (zh) * | 2004-12-29 | 2012-01-11 | 辉达公司 | 降低的本地总线通信量的磁盘驱动器操作的智能存储引擎 |
US20070076912A1 (en) * | 2005-09-30 | 2007-04-05 | Griffiths Richard D | Audio speaker enclosures |
US20150109457A1 (en) * | 2012-10-04 | 2015-04-23 | Jigabot, Llc | Multiple means of framing a subject |
KR101619625B1 (ko) | 2014-10-22 | 2016-05-10 | 현대자동차주식회사 | 자동차용 인사이드 미러 조립체 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4916539A (en) * | 1983-04-21 | 1990-04-10 | The Weather Channel, Inc. | Communications system having receivers which can be addressed in selected classes |
DE69133025T2 (de) * | 1990-08-31 | 2002-11-21 | Texas Instruments Inc | Multiprozessorsystem |
US5341474A (en) * | 1992-05-15 | 1994-08-23 | Bell Communications Research, Inc. | Communications architecture and buffer for distributing information services |
JPH06110824A (ja) * | 1992-09-25 | 1994-04-22 | Fuji Xerox Co Ltd | バスブリッジ装置 |
US5623656A (en) * | 1994-12-15 | 1997-04-22 | Lucent Technologies Inc. | Script-based data communication system and method utilizing state memory |
US5634033A (en) * | 1994-12-16 | 1997-05-27 | At&T Global Information Solutions Company | Disk array storage system architecture for parity operations simultaneous with other data operations |
KR960025034A (ko) * | 1994-12-28 | 1996-07-20 | 김용현 | 알아이에스씨(risc) 씨피유(cpu)를 채용한 멀티포트 로컬 브리지 |
JPH08314850A (ja) * | 1995-05-17 | 1996-11-29 | Toshiba Corp | 計算機システムのバスブリッジ |
KR100234687B1 (ko) * | 1996-04-04 | 1999-12-15 | 김영환 | 브리지 회로 |
US5822549A (en) * | 1996-07-15 | 1998-10-13 | Micron Electronics, Inc. | Computer system and bus controller for controlling access to a computer bus |
US5933610A (en) * | 1996-09-17 | 1999-08-03 | Vlsi Technology, Inc. | Predictive arbitration system for PCI bus agents |
US5915124A (en) * | 1997-01-03 | 1999-06-22 | Ncr Corporation | Method and apparatus for a first device accessing computer memory and a second device detecting the access and responding by performing sequence of actions |
US5909559A (en) * | 1997-04-04 | 1999-06-01 | Texas Instruments Incorporated | Bus bridge device including data bus of first width for a first processor, memory controller, arbiter circuit and second processor having a different second data width |
-
1998
- 1998-08-21 US US09/138,118 patent/US6065083A/en not_active Expired - Fee Related
-
1999
- 1999-07-15 KR KR1019990028649A patent/KR100316190B1/ko not_active IP Right Cessation
- 1999-08-06 EP EP99306240A patent/EP0982664A3/en not_active Withdrawn
- 1999-08-06 SG SG1999003845A patent/SG77706A1/en unknown
- 1999-08-11 JP JP22704099A patent/JP3475130B2/ja not_active Expired - Fee Related
- 1999-09-03 TW TW088114102A patent/TW434491B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0982664A2 (en) | 2000-03-01 |
SG77706A1 (en) | 2001-01-16 |
EP0982664A3 (en) | 2004-01-14 |
KR100316190B1 (ko) | 2001-12-12 |
JP3475130B2 (ja) | 2003-12-08 |
US6065083A (en) | 2000-05-16 |
JP2000112866A (ja) | 2000-04-21 |
KR20000016944A (ko) | 2000-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11892957B2 (en) | SSD architecture for FPGA based acceleration | |
US7234004B2 (en) | Method, apparatus and program product for low latency I/O adapter queuing in a computer system | |
US6484217B1 (en) | Managing shared devices in a data processing system | |
US5307491A (en) | Layered SCSI device driver with error handling circuit providing sense data from device directly to the driver on the occurrence of an error | |
US8312189B2 (en) | Processing of data to monitor input/output operations | |
US9600294B2 (en) | Port throttling across an operating system restart during a hot upgrade | |
US8677034B2 (en) | System for controlling I/O devices in a multi-partition computer system | |
US20110087814A1 (en) | Enhanced I/O Performance in a Multi-Processor System Via Interrupt Affinity Schemes | |
TW201117100A (en) | Management apparatuses and related switching methods for a running virtual machine | |
JP2008047116A (ja) | 入力/出力装置とメモリ間のデータ転送の融通性のある制御 | |
JPH10283210A (ja) | 仮想計算機システム間の仮想計算機移動制御方式 | |
TW200522583A (en) | IP-based method and apparatus for booting computers remotely in wide-area-network environment | |
US6934769B2 (en) | Methods and structure for SCSI/IDE translation in a storage subsystem | |
US20240119014A1 (en) | Novel ssd architecture for fpga based acceleration | |
WO1999027434A1 (en) | Using firmware to enhance the functionality of a controller | |
TW434491B (en) | Increasing I/O performance through storage of packetized operational information in local memory | |
US6216216B1 (en) | Method and apparatus for providing processor partitioning on a multiprocessor machine | |
WO2008020389A2 (en) | Flash memory access circuit | |
US20100169069A1 (en) | Composite device emulation | |
TWI269978B (en) | Method allowing single host to access plurality of peripheral devices and electronic system thereof | |
US20230221899A1 (en) | Direct memory access data path for raid storage | |
US10942821B1 (en) | Method and apparatus for dynamic binding and unbinding thin logical storage volumes to snapshots of a file system | |
US20060242258A1 (en) | File sharing system, file sharing program, management server and client terminal | |
JP4664077B2 (ja) | 光学ストレージの転送性能の向上 | |
US8234651B2 (en) | Information processing method and apparatus using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |