TW419777B - A method for forming shallow trench isolation - Google Patents
A method for forming shallow trench isolation Download PDFInfo
- Publication number
- TW419777B TW419777B TW87114766A TW87114766A TW419777B TW 419777 B TW419777 B TW 419777B TW 87114766 A TW87114766 A TW 87114766A TW 87114766 A TW87114766 A TW 87114766A TW 419777 B TW419777 B TW 419777B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- oxide layer
- substrate
- trench isolation
- shallow trench
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Description
A7 B7 1 419777 3229twf.d〇c/008 五、發明説明(1 ) 本發明是有關於一種積體電路元件隔離結構之製造方 法,且特別是有關於一種淺溝渠隔離結構(ShaJ^w Trench Isolation, STI)之製造方法,此製程中不使用化學機械硏 磨(Chemical Mechanical Polihing ; CMP)法,用以避免淺 溝渠隔離結構上形成微細刻痕(Microscratch)或缺陷 (Defects)以及凹陷(Dishing)現象。 元件隔離區係用以防止載子(Carrier)通過基底而在 相鄰之元件間移動,傳統上,元件隔離區形成於稠密的半 導體電路比如是動態隨機存取記憶體(DRAMs)中相鄰的 場效電晶體(Field Effect Transistor,FET)間,藉以減少 由場效電晶體產生的電荷遺漏(Charge Leakage)。元件 隔離區時常以厚場氧化層的形式延伸,而在半導體基底表 面下形成,其中最傳統且普遍的技術爲矽局部氧化技術 (LOCOS)。由於LOCOS技術之日趨成熟,因此可藉此 技術,以較低的成本獲得信賴度高且有效之元件隔離結 構,然而LOCOS仍具有多項缺點,包括已知應力產生之 相關問題與LOCOS場隔離結構周圍鳥嘴區(Bird’s Beak) 之形成等。而特別是鳥嘴區所造成的問題,使得在小型的 元件上,LOCOS場隔離結構不能做有效地隔離。 習知淺溝渠隔離亦是一種普遍的元件隔離方法,一般 使用氮化矽作爲硬罩幕,以非等向性(Anisotropic)蝕刻 法在半導體基底上定義陡峭的溝渠。之後再將溝渠塡滿氧 化物層,而提供做爲元件隔離結構,且此結構具有與原基 底表面等高之上表面。 本紙張尺度遶扣中囤國家標率(CNS ) Λ4規格(210X 297公釐) I--. „ 裝 訂 1111 線 (請先閱讀背面之注意事項再硪寫本S} 322 9twf .d〇c/008 A7 B7 五、發明説明(> ) 第1圖至第5圖係繪示習知一種淺溝渠隔離區之製造 流程剖面圖。第6圖係繪示第5圖之上視圖,其中第1圖 至第5圖之剖面方向均與第6圖之I-Ι剖面方向相同。 請參照第1圖,在矽基底10上形成氧化層22,其中 此氧化層22作爲墊氧化層(Pad Oxide Layer),並用於 保護基底的表面,而於後續閘極氧化層形成之前移去。之 後以化學氣相沈積法(CVD)形成氮化矽層24。然後,在 氮化矽層24上沈積光阻層28用以定義溝渠,接著經微影 蝕刻製程而形成罩幕28,再依序蝕刻氮化矽層24、墊氧 化層22、及矽基底10。完成在基底上形成一溝渠30後, 再移除鈾刻光阻層2 8。 請參照第2圖,然後使用熱氧化法,在溝渠中形成一 襯氧化層31(Liner Oxide)。接著,將溝渠30塡滿矽氧化 層 32,以砂酸四乙酯(Tetra-ethyl-ortho-silicate,TE0S) 爲氣源,使用常壓化學氣相沈積法(Atmospheric Pressure Chemical Vapor Deposition, APCVD)沈積,並使 TEOS 溢 出溝渠D因TEOS氧化層需經密實化(Densification)步 驟,比如在溫度1000 'C下,進行時間約1〇〜30分鐘,而經 密實化後,TEOS會產生收縮。 請參照第3圖,在密實化之後,則以化學機械硏磨法 去除氮化矽層24上之TEOS氧化層,而以氮化矽層24爲 硏磨終點,留下溝渠區中的氧化插塞34。然而,進行化學 機械硏磨步驟時,氧化插塞34的表面會產生許多微細刻 痕或缺陷25。 4 (誚先閱讀背面之注意事項再填舄本S} 裝- 訂 線 本紙張尺度迆用中闼國家標準(CNS ) Α4规格{ 210X297公釐)
經濟部智慧財產局員工消費合作社印製 矽層24的方法包括使用熱磷酸溶液。 請參照第5圖,隨後以氫氟酸(HF)浸蝕移除墊氧化 層22,由於TEOS氧化插塞34的蝕刻速率較熱氧化之墊 氧化物層快速許多,而造成移去氧化插塞時,氧化插塞34 移除掉的厚度較墊氧化層22移除掉的爲厚,而使TEOS 氧化插塞34約與基底10表面位在同一高度。然而氧化插 塞34的表面依然存在有許多微細刻痕或缺陷35。此時, 整個結構之上視圖,則如同第6圖所示。其中,第1圖至 第5圖之剖面方向均是沿著第6圖之I-Ι剖面線。 並且習知製程的另一項缺點就是會產生凹陷現象。此 凹陷現象對晶片可能發生頸結效應(Kink Effect),使得電 流可能從此凹陷處溢出,發生短路現象或漏電流,致使晶 片良率受到影響。 而這些刻痕與缺陷將會在後續製程中產生架橋 (Bridging)現象或者造成電性短路(Short),所以會降低產品 之良率(Yield)。接著,進行後續的半導體製程,然而此後 續之製程爲熟習此技藝者所熟知,故此處不再贅述。 因此本發明的主要目的就是在提供一種淺溝渠隔離結 構之製造方法。因爲本發明不使用化學機械硏磨法,所以 可避免化學機械硏磨步驟造成氧化插塞的表面產生微細刻 痕或缺陷,並且防止產生凹陷現象,以避免產生架橋現象 或造成電性短路,藉以提昇產品良率。 根據本發明的目的,提出一種淺溝渠隔離結構之製造 5 <請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 B7 41 9777 3229twf.doc/008 五、發明説明($ ) 方法,包括在基底中形成溝渠。接著塡入氧化物於溝渠中 並且覆蓋基底。然後,形成一層阻障層覆蓋氧化層。接著, 形成一層塗佈層覆蓋阻障層。然後使用蝕刻法去除部份的 氧化物、阻障層與塗佈層。本發明可以避免後續形成的氧 化插塞上形成微細刻痕或缺陷以及凹陷現象。故,可以避 免微細刻痕或缺陷所產生的架橋現象與電性短路,因此可 提筒產品之良率。 爲讓本發明之上述目的 '特徵、和優點能更明顯易懂, 下文特舉一較佳實施例,並配合所附圖式,作詳細說明如 下: 圖式之簡單說明: 第1圖至第5圖係繪示習知一種淺溝渠隔離結構之製 造流程剖面圖; 第6圖係繪示第5圖之上視圖; 第7圖至第10圖係繪示依照本發明一較佳實施例的一 種淺溝渠隔離結構之製造流程剖面圖;以及 第Π圖係繪示第10圖之上視圖。 圖示標記說明: 10、1〇〇 :基底 22、102 :墊氧化層 2 4、1 0 4 :罩幕層 25、35 ' 120 :微細刻痕或缺陷 28、106 :光阻層 30、110 :溝渠 ---.---J----裝------訂------線 (誚先閲讀背面之注意事項再功巧本頁) il il .1 i!. 卬 t 本紙张尺度適國國家標準(CNS ) A4規格(210X297公釐) A7 B7 3229twf.doc/008 五、發明说明(ir 3·1、1 12 :襯氧化層 32 ' 1丨6a、1丨6b :氧化層 34、120 :氧化插塞 117a ' Π 7b :阻障層 119a、119b :塗佈層 實施例 第7圖至第11圖係繪示依照本發明一較佳實施例的一 種淺溝渠隔離結構之製造流程剖面圖。第12圖係繪示第11 圖之上視圖。 請參照第7圖’首先,矽基底100具有一 p型背景摻 雜或摻雜P型的表面層。在此矽基底的表面形成墊氧化層 102,此墊氧化層102是做爲保護此基底免於遭受後續製 程的破壞。此墊氧化層102的形成,比如利用熱氧化法, 其厚度約爲50〜500A «接著,例如以化學氣相沉積法在墊 氧化層102上沈積罩幕層104。此罩幕層1〇4的材質例如 爲氮化矽物質。 然後,在此罩幕層104上提供一光阻(Photoresist) 層106,隨後藉由此光阻層106之圖案蝕刻罩幕層|〇4、 墊氧化層102,往下蝕刻至基底100中,而形成溝渠ιΐ(^ 其中,蝕刻的方法例如可使用乾式蝕刻製程或者濕式鈾亥[J 製程。一般而言,利用非等向性的蝕刻製程,蝕刻此矽基 底100所形成的溝渠110,其深度約爲2000〜5000A。 請參照第8圖,當此溝渠蝕刻完成後,則使用傳統的 灰化製程來移除此光阻層106。接著,例如使用熱氧化法, 7 本紙张尺度適州中囤國家標隼(CNS ) A4規格(210X297公釐} ------L----^------ΐτ------^ (誚先閱讀背面之注意事項再姑约本Ν ) 4 I y f ί i 3229twf. doc/ 008 A7 _B7___ 五、發明説明(4 ) 形成一襯氧化層Π2於溝渠110中的基底表面上。然後, 例如使用化學氣相沉積法,形成一層氧化層116a於溝渠 H0中,並且覆蓋整個基底結構表面。 當形成氧化層Ii6a塡入溝渠之後,接著形成一層阻 障層1 Ha,例如氮化矽層,覆蓋氧化層1 10a的表面。接 著,形成一層塗佈層1 19a覆蓋阻障層1 I 7a的表面,使得 整個結構的表面較爲平坦。阻障層Π 7a可以隔離塗佈層 l】9a所造成的可能污染。其中,塗佈層之材質例如爲光阻 或旋塗式玻璃或者是其他可獲得平坦表面之物質。然後經 密實化步驟後,例如在溫度1000T:下,進行時間約1〇〜30 分鐘,氧化層H6a中的氧化物會產生收縮。 在本發明中’並不限於一.足要形成阻障層,本發明同 樣可在形成氧化層Π 6a塡入溝渠之後,接著形成一層塗 佈層1 19a覆蓋氧化層丨16a的表面,使得整個結構的表面 較爲平坦。在本發明實施例之圖示中,均是以形成有阻障 層之例子爲例。 請參照第9圖’使用蝕刻方法,例如濕蝕刻法或乾蝕 刻法,餓刻塗佈層1 1 9a、阻障層1 1 7a與氧化層1 16a,以 去除部份的塗佈層1 19a、阻障層1] 7a與氧化層η 6a,使 其分別形成塗佈層Π 9b、阻障層I 1 7b與氧化層1 1 6b,藉 以獲得…平坦表面120。其中被除去的部份與氧化層116a 的位置係對應於罩幕層104,亦即位在罩幕層1〇4上方^ 形成如第9圖所示之形狀。 本發明之特徵即在於使用触刻法取代習知的化學機械 8 本紙ίϋϋϋ國家標準(CNS ) A4規格{ 210X 297公ΐ! * -------Ι----裝------訂------線 {邡先閲讀背面之注意事項再禎寫本页) 419777 3 2 2 9 twf. doc / 0 0 8 ___B7_ 五、發明说明(,) 硏磨法,所以可以避免微細刻痕與缺陷形成於溝渠中的氧 化層丨丨6b上。 請參照第10圖,隨後使用蝕刻方法,例如爲乾蝕刻 法,移除塗佈層1 1 9b、阻障層1 l 7a與氧化層1 16b直到約 暴露出罩幕層104。此時,所選用之蝕刻法對於塗佈層、 阻障層與氧化層都具有相同的蝕刻速率。接著,例如使用 熱碟酸溶液的濕軸刻法去除罩幕層104 u然後,以氫氟酸 浸蝕移除墊氧化層102,由於氧化層116b的蝕刻速率較熱 氧化之墊氧化層102快速許多。所以蝕刻氧化層116b時, 氧化層116b移除掉的厚度較墊氧化層102移除掉的爲厚, 而使得氧化層116b形成氧化插塞】20,並且使氧化插塞120 約與基底100表面約位在同一高度。此時,整個結構之上 視圖,則如同第1 I圖所示。其中,第7圖至第10圖之剖 面方向均是沿著第11圖之Μ剖面線。接著,進行後續的 製程以完成淺溝渠隔離結構之製造,然而此後續之製程爲 熟習此技藝者所熟知,且非關本發明之特徵,故此處不再 贅述。 因此,本發明的特徵爲將欲進行蝕刻的表面,塗佈一 流動性物質,以獲得較平坦的表面,並且使用蝕刻法取代 習知的化學機械硏磨法,所以可防止溝渠中的氧化插塞上 形成微細刻痕與缺陷。所以本發明可以避免淺溝渠隔離結 構產生架橋現象或造成電性短路,藉以提昇產品良率。 雖然本發明已以一較佳實施例揭露如上’然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 9 I _ -i < I . ^ n . 線 (讀先閱讀背面之注意事項再硪朽本頁} 本纸依尺度適用中國國家榡準(CNS ) Λ4規格(2〗〇Χ297公釐) ,.4]Θ777 3229twf.d〇c/〇〇6 B7__ 五、發明説明(?) 神和範圍內,當可作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 ο (請先閱讀背面之注意事項再硪寫本頁) 裝. 丁 4β 線 本纸张尺度適用中囤國家標準(CNS ) A4规格(210X297公釐)
Claims (1)
- 3229t\vr.doc/002 第8?]丨4766號專利範阐修ΪΕ本修lE日期89/9/20 、申請專利範圍 1. 一種淺溝渠隔離之製造方法,包括: 提供一基底; (請先閱讀背面之注意事項再填寫本頁) 形成一罩幕層覆蓋該基底; 定義該罩幕層與該基底,以形成一溝渠於該基底中; 形成一襯氧化層於該溝渠中該基底之表面上; 形成一氧化層塡入於該溝渠中且覆蓋該罩幕層; 形成一塗佈層覆蓋該氧化層; 利用一鈾刻法去除部份的該塗佈層與該氧化層,直到 約暴露出該罩幕層;以及 去除該罩幕層,直到約暴露出該基底。 2. 如申請專利範圍第1項所述之淺溝渠隔離之製造方 法,其屮該罩幕層爲一氮化矽層。 3. 如Ifr請專利範圍第1項所述之淺溝渠隔離之製造方 法,其中該塗佈層爲一光阻層。 4. 如申請專利範圍第1項所述之淺溝渠隔離之製造方 法,其中該塗佈層爲一旋塗式玻璃層。 經濟部智慧財產局員工消費合作社印製 5. 如申請專利範圍第1項所述之淺溝渠隔離之製造方 法,其中該蝕刻法對該塗佈層與該罩幕層具有相同之一触 刻速率。 6. 如申請專利範圍第1項所述之淺溝渠隔離之製造方 法,其中形成該氧化層與該塗佈層的步驟之間,更包括形 成…阻障層覆蓋該氧化層,以及該塗佈層更包括覆蓋在該 阻障層上。 7. 如申請專利範圍第6項所述之淺溝渠镉離之製造方 11 本紙張f度適用中國國家標準(CNS)A4規格(210 X 297公釐) 9777 3 2 2 91 w f. d 〇 c / 0 0 2 0^88^ ^Bcs 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 法,其中該阻障層爲一氮化矽層。 8. 如申請專利範圍第6項所述之淺溝渠隔離之製造方 法,其中去除部份的該塗佈層與該氧化層的步驟中,更包 括使用一軸刻法去除部份的該塗佈層、阻障層與該氧化 層,直到約暴露出該罩幂層。 9. 如申請專利範圍第8項所述之淺溝渠隔離之製造方 法,其中該蝕刻法對該塗佈層、阻障層與該氧化層具有相 同之一蝕刻速率。 10. —種淺溝渠隔離之製造方法,包括: 提供一基底; 形成一第一氮化矽層覆蓋該基底; 定義該第一氮化矽層與該基底,以形成一溝渠於該基 底中; 形成一氧化層塡入於該溝渠中; 形成一第二氮化矽層覆蓋該氧化層; 形成一塗佈層覆蓋該第二氮化矽層: 利用一蝕刻法,去除部份該塗佈層、該第二氮化矽層 與該氧化層,直到約暴露出該氮化矽層; 去除該第一氮化矽層,直到約暴露出該基底。 Π.如中請專利範圍第10項所述之淺溝渠隔離之製造 方法,其中形成該氧化層的方法包括一化學氣相沉積法。 12.如申請專利範圍第1〇項所述之淺溝渠隔離之製造 方法,其中形成該第一與第二氮化矽層的方法包括一化學 氣相沉積法15 12 (請先閱讀背面之注意事項再填寫本頁) I 言 Γ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 88δΰ ABCD 一!9 7 了 7 3 229twf.doc 0 02 、申請專利範圍 13.如申請專利範圍第10項所述之淺溝渠隔離之製造 方法,其中該蝕刻法對該塗佈層、阻障層與該氧化層具有 相同之一飩刻速率。 ---II---- — — — — — --------訂----III — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87114766A TW419777B (en) | 1998-09-05 | 1998-09-05 | A method for forming shallow trench isolation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87114766A TW419777B (en) | 1998-09-05 | 1998-09-05 | A method for forming shallow trench isolation |
Publications (1)
Publication Number | Publication Date |
---|---|
TW419777B true TW419777B (en) | 2001-01-21 |
Family
ID=21631266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW87114766A TW419777B (en) | 1998-09-05 | 1998-09-05 | A method for forming shallow trench isolation |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW419777B (zh) |
-
1998
- 1998-09-05 TW TW87114766A patent/TW419777B/zh active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW400614B (en) | The manufacture method of Shallow Trench Isolation(STI) | |
TW396520B (en) | Process for shallow trench isolation | |
TW452927B (en) | A method of forming a trench isolation of a semiconductor device | |
TW410423B (en) | Manufacture method of shallow trench isolation | |
TW406350B (en) | Method for manufacturing the shallow trench isolation area | |
TW530373B (en) | Semiconductor device having shallow trench isolation structure and method for manufacturing the same | |
TW379406B (en) | Shallow trench isolation method | |
TW408432B (en) | The manufacture method of shallow trench isolation | |
US6331472B1 (en) | Method for forming shallow trench isolation | |
TW379405B (en) | Manufacturing method of shallow trench isolation structure | |
TW388956B (en) | Shallow trench isolation for semiconductor process | |
TW304293B (en) | Manufacturing method for shallow trench isolation | |
TWI234228B (en) | Method of fabricating a shallow trench isolation | |
TW426934B (en) | Method for shallow trench isolation of transistors without using chemical-mechanical polishing | |
TW379409B (en) | Manufacturing method of shallow trench isolation structure | |
TW383451B (en) | Manufacturing method for shallow trench isolation structure | |
TW419777B (en) | A method for forming shallow trench isolation | |
TW395016B (en) | Method of manufacturing a shallow trench isolation structure | |
TW395024B (en) | The method to shape up a shallow trench for isolation in IC | |
TW396518B (en) | A method of forming a trench isolation in a semiconductor device | |
TW432699B (en) | A method for fabricating a DRAM cell capacitor | |
TW479294B (en) | Manufacturing method of shallow trench isolation structure | |
TW403999B (en) | Manufacture method of semiconductor device | |
TW408427B (en) | The manufacture method of shallow trench isolation | |
TW396514B (en) | Method for forming shallow trench isolation |