TW418570B - Fault tolerant memory system - Google Patents

Fault tolerant memory system Download PDF

Info

Publication number
TW418570B
TW418570B TW087120914A TW87120914A TW418570B TW 418570 B TW418570 B TW 418570B TW 087120914 A TW087120914 A TW 087120914A TW 87120914 A TW87120914 A TW 87120914A TW 418570 B TW418570 B TW 418570B
Authority
TW
Taiwan
Prior art keywords
data
memory
error correction
corrected
piece
Prior art date
Application number
TW087120914A
Other languages
English (en)
Inventor
Andrew J Wardrop
Original Assignee
Gen Dymamics Information Syste
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gen Dymamics Information Syste filed Critical Gen Dymamics Information Syste
Application granted granted Critical
Publication of TW418570B publication Critical patent/TW418570B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/19Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1666Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Description

經濟部中央標準局—工消費合作社印製 418570 A7 _______B7__ 五、發明説明(/ ) 本發明之領域 本發明大致係有關於計算系統用之記憶體組態,並且 更特定的是有關於利用容錯運算用之錯誤更正技術的記憶 體系統。 本發明之背景 編碼技術是用於數位系統中,對於資料處理期間所發 生之錯誤以提供檢測與更正。例如,.此種編碼技術係包括 格雷(gray)碼、霍夫曼(Huffman)編碼、或是區塊(block)碼 之利用。區塊碼係將輸入或是來源的資料流細分爲不連續 的區塊,並且在該輸入資料上進行一種特殊的編碼程序。 在形成可傳送的字元碼(codeword)之訊息編碼的期間,固 定數目的檢查數字或是位元係被加到該輸入資料上。該些 檢查位元係被加到該輸入資料上,因而在傳輸期間所發生 之錯誤可加以檢測出,甚至可加以更正。在接收到所傳送 出的字元碼之際,一校驗子(syndrome)係利用一個同位檢 查矩陣以及所接收到的字元碼而被算出。若有錯誤時’該 校驗子係指出在所接收到的字元碼中哪一個位數是錯誤的 ,並且可加以更正。 . —種此類型的區塊編碼程序係牽涉到漢明(Hamming) 碼的使用。漢明碼是二進位碼’其係利用預先定義的同位 檢查矩陣來提供單一位元更正的能力。漢明碼一般並不被 用來提供多個位元錯誤的更正。 有關於現代的計算機系統中的計算機記億體結構’利 用漢明碼來作成具有單一位元錯誤更正以及雙位兀錯誤檢 3 本紙張尺度適用中國國家標準(CNS ) A4说格(210乂297公楚) I I II 坤水 訂 . 線 ·請先閱请背面之注意事項年真寫本頁) 4 18 5 7 0 A7 B7 經濟部中央橾準局具工消費合作社印製 五、發明説明(2) 測的能力之記億體系統幾乎是電腦工業中所泛用的。例如 ,一個32位元的電腦字元可以用一個7位元的漢明字元碼 來更正該32位元的字元中所有單一位元錯誤的情形、以及 檢測出該32位元的字元中所有雙位元錯誤的情形。然而, 這些記憶體系統只具有單一位元錯誤更正的能力。 單一位元' 非定期重現之錯誤也以“軟(soft)錯誤”著稱 ,其可能是由相當罕見的放射現象所引起的,例如宇宙射 線或是在包圍該記憶體元件的材料中少量的放射性元素。 運作在像是外太空之嚴苛的環境下之計算系統可能容易受 到記憶體位元擾動、以及個別的記憶體元件的完全失效之 影響。在沒有地球大氣層所提供的保護之下,此種擾動在 外太空中可能會非常普遍,在一個位元的記憶體晶片 中可能每天有數千次。 若一個字元碼中有超過兩個位元爲錯誤時,漢明碼可 能會錯誤地指出0或是1的位元是錯誤的,或者是可能正 確地指出存在有多個位元是錯誤的。然而,奇數個位元錯 誤時,一般將會引起一個單一位元(可更正的)錯誤的指示 、或者是一個多位元(不可更正的)錯誤的指示。例如,若5 個位元實際爲錯誤的,根據漢明碼的習知錯誤更正系統可 能會錯誤地指出只有一個位元是錯誤的。再者,對於偶數 個錯誤的位元而言,根據漢明碼的習知錯誤更正系統可能 錯誤地指出其沒有錯誤。即使是漢明碼適當地指出錯誤的 位元個數,但漢明碼也只能夠用來更正單一位元的錯誤。 因此,所需的是~種具有可靠的多個位元錯誤檢測以 4 (.請先閱请背面之注意事項年真寫未頁) -裝. 訂 線 本紙張尺度適用中國國家標準(CNS > A4规格(210X297公釐) 418570 A7 B7 五、發明説明(5 ) 及多個位元錯誤更正的能力之容錯的記憶體系統以用於嚴 苛環境下的計算機系統之中。 本發明之槪要 本發明係提供一種用以儲存資料於運作在嚴苛環境下 的計算系統內之容錯的記憶體系統。 在本發明之一實施例中,一種提供三個位元的錯誤檢 測與更正、以及四個位元之錯誤檢測的能力之記憶體系統 係被揭示。此系統包括一對解碼器、一個比較器、以及一 個控制邏輯。資料係以兩份該資料的漢明編碼後之結果而 被儲存於記憶體之中。一個第一解碼器係解碼第一份的該 資料,此第一解碼器檢測存在該第一份的該資料中之單一 位元的錯誤,並且更正該些單一位元的錯誤來提供更正後 之第一份的該資料。此第一解碼器也檢測在該第一份的該 資料中之雙位元的錯誤。 經濟部中央棣準局貝工消*>:合作社印策 ---------——I ·請先閲请背面之注意事項界真寫本頁) 一個第二解碼器係解碼第二份的該資料,此第二解碼 器檢測存在該第二份的該資料中之單一位元的錯誤,並且 更正該些單一位元的錯誤來提供更正後之第二份的該資料 «此第二解碼器也檢測在該第二份的該資料中之雙位元的 錯誤。 該比較器係比較該更正後之第一份的該資料與更正後 之該第二份的該資料,並且產生一個指示該更正後之第一 份的該資料與更正後之該第二份的該資料相符之輸出信號 。回應於該第一與第二解碼器以及該比較器的輸出信號, 該控制邏輯係選擇該更正後之第一份的該資料或者是該更 5 本紙張尺度適用中國國家榡準(CNS ) A4说格< 210X297公釐) 經濟部中央棣準局貝工消资合作社印製 4185 70 A7 s--------B7_ 五、發明説明(+ ) 正後之該第二份的該資料作爲提供到—計算系統的資料。 以此種方式,若出現在該第一份的該資料與該第二份的該 資料的錯誤總數爲三時’本發明仍然能夠提供有效的資料 到該計算系統。 在本發明之另一實施例中,一種記憶體備用的系統係 被提出’因而在一記憶體元件中之錯誤可在不必永遠地廢 棄該記憶體元件之下加以克服。此記憶體系統係包括一個 錯誤更正碼產生器、一對選擇器、以及複數個記憶體元件 。該錯誤更正碼產生器係被設置來產生錯誤更正碼,以和 該資料〜起被編碼。該複數個資料儲存元件係被設置,其 係包括至少一個用以儲存該錯誤更正碼的資料儲存元件、 至少一個用以儲存來自每條資料線的資料之資料儲存元件 、以及至少一個額外備用的資料儲存元件。一第一選擇器 係將該些資料線以及該錯誤更正碼產生器耦接到該複數個 資料儲存元件中之一可選擇的子集合,因而資料以及錯誤 更正碼係被儲存在該複數個資料儲存元件中之一可選擇的 +集合之內。—耦接至該複數個資料儲存元件之第二選擇 ^係選出該複數個資料儲存元件之該子集合,因而儲存在 胃可'選擇的子集合之內的資料以及錯誤更正碼可從該處讀 出°以此種方式,在一記憶體元件中的失效可以藉由選擇 用於資料儲存的剩餘之記憶體元件的該子集合來加以克服 〇 一種納入本發明之該些特點的計算機系統也被揭示。 本發明之先前以及其它的特點'效用以及優點將從以 6 {請先 面之注意事項再真寫本頁) .裝- 訂 本紙張尺度適用中國國家標芈(CXS > A4規格(210X 297公釐) 418570 A7 B7 娌濟部中央揉车局貝工消費合作社印氧 五、發明説明((r ) 下如附圖中所示之本發明的一個較佳實施例之更特定的說 明變得明白。 圖式之簡要寧:明 圖1係說明根據本發明之一具有雙錯誤更正模式之記 憶體系統。 圖2係說明根據本發明之一利用圖1的記憶體系統之 可實行的錯誤更正模式之實傺的記億體組織結構。 圖3係說明根據本發明之一實施例的記億體行備用系 統。 圖4係說明根據本發明之一實施例的具有兩個位在一 處理器的邏輯位址空間之內的記憶體位址空間之多重記憶 體窗口(window)組,以提供可實行的錯誤更正模式以及記 憶體行備用系統。 圖5係以方塊圖的型式來說明根據本發明之一實施例 的計算機系統。 較佳實施例之說明 本發明提供一種用於能夠運作在像是外太空的嚴苛環 境下的高性能之計算機系統的容錯記憶體系統。此記憶體 系統係包含一個錯誤更正系統’該錯誤更正系統具有兩種 模式:單一錯誤更正、雙錯誤檢測(SECDED)的模式;三個 錯誤更正、四個錯誤檢測(TECQED)的模式。此外,備用的 記憶體資源可被提供來增進此記憶體系統的長期可靠性並 且提供用於動態的系統測試之對於錯誤更正碼的存取。最 後,記憶體位址的別名使用(aliasinS)或是開窗口的使用 7 Γ請先閱请背面之注意事項再真寫本頁) -8
T 本紙俵尺度適用中國國家標準(CNS ) A4规格(210X297公釐) 經濟部中央標率局爲工消费合作杜印裝 418570 A 7 ___B7 ___ 五、發明説明(6 ) (windowing)係被提供,此容許利用錯誤更正碼與備用資源 控制的設定之兩種不同的組合來同時存取所安裝的記憶體 〇 這三種組件係形成一種記憶體系統,其非常能容忍像 是外太空的嚴苛環境下記憶體位元的隨機擾動;其可以容 忍構成記憶體系統的個別的記憶體元件之完全失效;並且 其係可針對一特定的應用來調整以提供故障容忍度、記憶 體容量、以及記憶體存取速度之最佳的組合。 儲存在此記憶體系統中之資料係利用漢明碼,因而當 該資料從記憶體讀出時,任何有錯誤的資料均可被檢測出 ,並且若是適當的話可加以更正。假設每筆資料係與所利 用的特定漢明碼所需之檢查數字一起被儲存在記憶體之中 。所利用的特定漢明碼是依據計算系統性能以及操作所需 所做的選擇。如以下將加以解釋地,本發明也可以延伸到 任何的錯誤檢測與更正碼。 圖1係圖解根據本發明之一記憶體系統100。此記憶 體系統係包括第一與第二解碼器模組1〇4、一比較器 106、控制邏輯108、以及一選擇器110。根據本發明,相 同的資料係被重複地儲存在此記憶體系統中,作爲兩個漢 明編碼後的字元碼112, 114(亦即,兩份該資料被儲存)。如 以下將加以解釋地,當每個所儲存的字元碼從記憶體讀出 竑解碼時,藉由比較相關於該字元碼之位元錯誤狀態之下 ,對於每一筆資料而言,相較於只有一份資料被存於記憶 體中的情形,更多的位元錯誤可被檢測出並且加以更正。 8 本紙乐尺度適用中國國家標準(CNS ) A4规格(公釐) -請先閱请背面之注意事項年真寫本莧) 装. 訂 418570 經漭部中央標準局男工消費合作社印製 A7 B7 五、發明説明(<]) 第一解碼器模組102與第二解碼器模組104係平行地 被設置’每個模組係根據漢明碼錯誤檢測與更正技術來實 行單一錯誤更正/雙錯誤檢測。每個解碼器模組係處理個別 的一份完全相同的漢明編碼後的資料,如複本A(112)與複 本B(114)所示《然而,應可理解的是,若是該些複本的其 中之一在記憶體中受到污染時,則相同的漢明編碼後的資 料字元之複本A或B事實上可能不同。 每個解碼器係分別解碼其個別的編碼後之資料的複本 ,並且提供一個狀態信號至控制邏輯,其係指示出沒有錯 誤被檢測出、單一位元錯誤被檢測出並加以更正、或是雙 位元錯誤被檢測出。若單一位元錯誤被解碼器檢測出並加 以更正,則該解碼器係提供更正後的資料字元。若沒有錯 誤被檢測出,則該解碼器係提供未更正的資料複本作爲輸 出。 比較器106係比較由每個解碼器的輸出所提供之更正 後的資料,並且若兩個解碼器的輸出爲相同時,其係產生 一個狀態信號107至控制邏輯1〇8。如以下將加以解釋地 ,該控制邏輯108係回應於由每個解碼器以及該比較器所 產生的狀態信號。該控制邏輯1〇8係耦接到一個用以選擇 解碼器102的複本Α輸出或是解碼器1〇4的複本Β輸出之 選擇器110。此所選出的輸出Π6係被供應至計算系統作 爲從記憶體讀出的資料字元。該控制邏輯也指出若有一個 無法更正的錯誤118被檢測出時,此表示複本A輸出或是 複本B輸出都不具有效的資料。 9 本紙張尺度逍用中國國家標準(CNS ) Α4規格(21〇Χ297公瘦) n n I n n I 訂.c —* i 線 Γ請先閲1*·背面之注意事項年真寫本頁) 表1三個錯誤的更正規則 B字元被指出的錯誤 Α字元被指出的錯 誤 0 1 2 0 若相符則使用 使用A 使用A 1 使用B 若相符則使用更正 後的値 使用更正後的A 2 使用B 使用更正後的B 打旗標表示錯誤 經濟部中央揉準局員工消费合作社印«. 4^8570 A7 ___B7___ 五、發明説明($ ) 該兩份複本的記憶體字元是由解碼器獨立地加以處理 。該等資料字元將會被更正的情形是若有任一資料字元被 判定爲具有單一位元錯誤時,因而接著會被加以比較。單 一與雙位元錯誤的狀態、以及兩個字元是否相符都將會在 該控制邏輯中加以處理,該控制邏輯係實施在此所討論的 邏輯規則。 儘管每個解碼器可以檢測並更正單一位元錯誤、或是 檢測出雙位元錯誤,但本發明的控制邏輯108可以檢測並 更正在單一資料字元碼中之三個位元的錯誤、或是檢測出 四個位元的錯誤。表1係列出由控制邏輯108所利用來做 成三個位元的錯誤更正以及四個位元的錯誤檢測之記憶體 的邏輯規則。 表2係表列出應用表1中所述以及在此所說明的規則 之結果、以及對於在一個資料字元碼中實際最多到4個位 元錯誤的所有組合之適當指出的錯誤。所有三個或是更少 位元的錯誤之組合係被處理使得正確的資料係加以獲得》 所有4個位元錯誤的組合或是被更正、或是被指出爲“無法 更正的”錯誤。五個或更多的錯誤並不受圖1中所示的機構 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ---------裝-- (·請先閲誇背面之注意事項耳真寫本頁) 訂 '線· 418570 A7 B7 五、發明説明(?) 支援。 經濟部中央橾準局負工消费合作社印装 表2三個錯誤之更正結果 字元A 字元Β 實際的錯 誤 指出的錯 誤 實際的錯 誤 指出的錯 誤 總錯誤 規則之應 用結果 作用 0 無 0 fiE > 1 \\ 0 使用A或 B,因爲兩 者爲相同 更正 1 可更正的 0 迦 1 使用B 更正 0 Μ 1 可更正的 1 使用A 更正 1 可更正的 1 可更正的 2 使用更正 後的A或 更正後的 B,因爲兩 者爲相同 更正 2 不可更正 的 0 Μ 2 使用B 更正 0 Μ. J » 2 不可更正 的 2 使用A 更正 1 可更正的 2 不可更正 的 3 使用更正 後的A 更正 2 个α」吏止 的 1 可更正的 3 使用更正 後的B 更正 0 無 3 可更正的 3 使用A 更正 0 Μ / 1 \\ 3 不可更正 的 3 使用A 更正 3 可更正的 0 Μ t\W 3 使用B 更正 3 不可更正 的 0 Μ J 1 IN 3 使用B 更正 0 無 4 無 4 A與B不 一致,故 指出錯誤 錯誤檢測 出 0 Μ 4 个口J炅止 的 4 使用A 更正 1 口J吏正的 3 可更正的 4 A與B不 錯誤檢測 11 {請先閱t背面之注意事項再真寫本頁) '裝· 訂 本紙張尺度逋用中國國家棣準(CNS>A4規格(210X297公釐) 418570 Β7 五、發明说明(^) —致,故 指出錯誤 出 1 可更正的 3 不可更正 的 4 使用A 更正 2 小口J更止 的 2 不nJ史止 的 4 指出錯誤 錯誤檢測 出 3 可更正的 1 可更正的 4 A與B不 一致,故 指出錯誤 錯誤檢測 出 3 不可更正 的 1 可更正的 .4 使用B 更正 請 先 閱 讀- 背 ιέ 以下的邏輯可被控制邏輯108結合表1中所示的規則 來加以利闬: 意 事 項 再 寫奘 本衣 頁 訂 a. 若兩個字元中沒有錯誤被檢測出時’則若兩個字元 一致時,利用該共同的値。若兩個字元不一致時,則打旗 標表示爲不可更正的錯誤。 b. 若一個字元指示沒有錯誤,而另一個字元指示有一 個錯誤時,則利用該指示沒有錯誤的値。 c. 若兩個字元都指示有一個錯誤時,則更正每個字元 ,並且若兩個字元一致時,利用該共同的値。若兩個字元 不一致時,則打旗標表示爲不可更正的錯誤。 經濟部中央樣準局負工消费合作社印製 d. 若任一份資料指示有兩個錯誤(亦即爲不可更正的 錯誤)時,則若另一份資料沒有或是有有一個錯誤時,則利 用該另一份資料。 e. 若兩份資料都指示有兩個錯誤(亦即爲不可更正的 錯誤)時,則打旗標表示爲不可更正的錯誤。 雖然圖1中所示的系統是利用並列的兩個解碼器,但 張 紙 本 逋 辟 釐 公 7 9 2 經濟部t央標隼局員工消费合作社印製 185 70 A7 ___B7_ 五、發明説明(【I ) 此原則在單一的解碼器與兩個依序的資料字元一起使用的 情形亦是相同的。使用並列的解碼器之做法具有較好的效 能之優點,因爲兩個記憶體字元可以同時加以存取β 選擇性地,圖1的記憶體系統可選擇地運作在兩種操 作模式之間。在第一種模式中,該記憶體系統運作在單一 位元錯誤更正/雙位元錯誤檢測的模式中,其中該些解碼器 利用漢明單一位元錯誤更正/雙位元錯誤檢測的解碼來運作 以提供每週期兩個資料字元。該控制邏輯108在此操作模 式中係大致加以忽略,且因此將具有更快的處理時間之益 處。此模式在此稱作爲SECDED模式》 在第二種操作模式中,該記憶體系統運作在三個位元 錯誤更正/四個位元錯誤檢測的模式中,其中該些解碼器的 輸出係如上所述地提供錯誤資訊給該控制邏輯108。然後 該控制邏輯處理該錯誤資訊並且提供適當的資料給該計算 系統。此操作模式具有比第一種操作模式檢測與更正更多 數目的錯誤之益處。此模式在此稱作爲TECQED模式。 因此,若該記憶體系統運作於單一位元錯誤更正/雙位 元錯誤檢測(SECDED)的模式中,則兩個資料字元可以同時 從該記憶體系統加以讀取。並且若該記憶體系統運作於三 個位元錯誤更正/四個位元錯誤檢測(TECQED)的模式中, 則一個資料字元可從該記憶體系統加以讀取。 一種可選配的第三種操作模式也是可行的,其具有兩 種變化。一半的記憶體位元係被分配給兩個解碼器,並且 兩個解碼器都被使用於TECQED與SECDED的模式中。只 ----------1------tr------# (资先閲本背面之注意事項再真寫本頁) 本紙張尺度遑用中圉國家標率(CNS ) A4说格(210X 297公釐) 經濟部中央標準局員工消费合作社印製 4185 7 0 A7 B7 五、發明説明() 利用一個解碼器也是可行的。因爲一半的記憶體位元係被 分配給每個解碼器’故只有一半的記憶體可用此種方式加 以存取。儘管如此,這可能在一些情況下是有利的,其中 一半的記億體是因爲元件失效、或是因爲最小的系統被建 構而沒有安裝完整的全部記憶體、或是因爲雖然記憶體元 件存在,但是未加以供電而不能夠利用的情形。 此種單一解碼器的模式之兩種變化係爲使用在雙解碼 器SECDED的模式中將會服務偶數位址的字元之解碼器、 或是使用在雙解碼器SECDED的模式中將會服務奇數位址 的字元之另一個解碼器。圖2係顯示資料在四種資料模式 中是如何被分配。每個圖的每一列是代表分別可由每一解 碼器同時加以讀取與寫入之兩個記憶體字元。有多少個記 億體雙字元被安裝’就有多少個列’但只有顯示出兩列。 每行係代表被分配給同一解碼器的記憶體字元。 在TECQED的模式204中,相同的資料係被寫入行 201與202中,故該兩個資料字元具有相同的位址(所顯示 的字元〇與1)。在SECDED的模式203中,該兩個字元是 不同的。所顯示的例子已將具有偶數位址的字元(例如所顯 示的0與2)置放在行201中,而將具有奇數位址的字元(例 如所顯示的1與3)置放在行202中。 在單一解碼器的奇數模式205中,只有記憶體行202 的所有字元都被使用’如圖所示的字元〇與1。同樣地, 在單一解碼器的偶數模式206中,只有記憶體行201的所 有字元都被使用,如圖所示的字元〇與1。 14 (請先閲讀背面之注意事項f真寫本頁) 裝_ ,ιτ 本紙張尺度逍用中國國家標準(CNS > A4規格(210X297公釐) 418570 經濟部中央梯率局貝工消费合作社印装 A7 B7 五、發明説明(η ) 雖然本發明在此已經利用漢明碼來加以說明,但本發 明可以延伸到任何的錯誤檢測與更正的碼。利用所述的雙 字元方法所能夠更正的位元數目一般是等於在單一字元中 所能夠更正的錯誤位元數目以及所能夠檢測的錯誤位元數 目之和。對於在單一字元中可以更正一個錯誤並且檢測出 兩個錯誤的漢明碼而言,利用上述的本發明所能夠更正的 位元數目是等於1個更正加上2個檢測、或是總和爲3。 爲了獲致此種對於所有可能的錯誤位置之更正的程度 ,其進一步要求該錯誤檢測與更正的碼不能夠將單一字元 內、一直到雙字元更正的限制之錯誤數目錯誤解釋成沒有 錯誤的情況。對於漢明的情形’此表示在單—字元中的三 個錯誤必需產生一個指示爲一或多個錯誤被檢測到。 如圖3與表3(在後文)中所示’本發明的另一特點係爲 一額外的DRAM記憶體晶片行係被設置作爲在發生個別的 DRAM元件失效之事件中備用的記憶體。若一個DRAM元 件失效時,此備用的記憶體可以被用來取代該失效的元件 ,增進了長時間的可靠度。此種機構甚至可避開資料線上 的短路。 根據本發明的一特定實施例’如圖3中所示’ 一組軟 體可控制的多工器302, 304係被設置於複數個記憶體晶片 306之間。這些多工器係控制本發明的記憶體系統之記憶 體備用模式的選擇。圖3係顯示四個用於儲存進入該組記 憶體晶片或元件M0, Ml, M2, M3, M4與M5之資料位元組 DO, Dl,D2與D3。一個錯誤更正碼(ECC)產生器308係被 15 本紙張尺度通用中國國家標準(CNS ) A4規格(2lOX297公釐) (請先閱价背面之注意事項再4窝本頁) -裝- 訂 I 4185T0 經濟部中央標率局貝工消资合作社印製 A7 B7 五、發明説明(/If ) 設置用以在儲存到記憶體之前,用一個錯誤更正碼將每四 個的資料位元組流編碼。 該等多工器係從該6個可存取的記憶體元件M0至M5 中選出5個將被用來儲存與取出資料以及相關聯的錯誤更 正碼。一個第一多工器302係被設置來選擇哪些記憶體晶 片M0至M5是被用來儲存資料。一個第二多工器304係 被設置來選擇資料應該從哪些記憶體晶片來加以讀取。兩 個多工器可藉由一個軟體可控制的暫存器來加以配置以確 保資料的寫入與讀取之間的協調。當資料選擇性地透過第 二多工器而從M0至M5中讀取,該資料係接著被傳送到 圖1中所示且如上所述的用於解碼之記憶體系統的錯誤檢 測與更正部100。 該組記憶體晶片以及該資料/ECC線係被配置成若該等 記憶體晶片M0至M5的其中之一失效時,備用的模式可 動態地被改變,因而失效的記憶體晶片被捨棄忽略,而其 它的晶片仍用來提供記憶體給該計算系統。根據圖3中所 示的配置,資料永遠被寫入每個記憶體元件,但從備用的 行讀出的資料並未加以利用》 對於資料寫入記憶體系統,該4個資料位元組的資料 DO, Dl,D2與D3(32個位元)係被呈送到該ECC產生電路 308,此電路係產生一個額外的ECC碼位元組。根據圖3 中所示的結構之下,該資料位元組D0都將寫入記憶體元 件M0,而資料位元組D3都將寫入記億體元件M5。寫入 記憶體元件Ml至M4的是資料或是ECC的位元組,此係 本紙張尺度適用中國國家橾率(CNS ) A4規格(210X297公釐) 1111 I I n 訂 線 (I请先閲^-背面之注意事項f·真寫本頁) 4185 7 0 Β 五、發明説明(α) 依據該輸入多工器302的設定而定,該設定係由軟體可存 取的組態暫存器所控制。 所有6個位元組的記憶體資料都被讀取,但該5個將 被用於進一步的處理之位元組係由該第二多工器304所選 出。如上所論,該第二多工器3〇4係由用於寫入的動作之 相同的組態暫存器所控制,此確保寫入與讀取是利用相同 的備用模式。該5個選出的|位元組(D0至D4加上ECC位 元組)係進一步由上參照圖1所述的解碼部100所處理,以 檢測並可能更正發生在記憶體寫入、儲存以及讀取過程中 所帶來的位元錯誤。 ί請先閲東背面之注意事項44寫本頁) .裝.
、1T 經濟部中央梂隼局貝工消费合作社印製 表3係顯示用於資料寫入與讀取的各種記憶體備用模 式之可能的組態。對於表3中標示“未利用”的欄位,在括 號中的値是當記憶體被寫入時已經被寫入的資料。 表3記憶體備用模式 實際的記憶體行之內容 模式 Μ5 Μ4 M3 M2 Ml MO 0 D3 D2 ECC D1 DO 未利用 (DO) 1 D3 D2 ECC D1 未利用 (m DO 2 D3 D2 ECC 未利用 (ECC) D1 DO 3 D3 D2 未利用 _ ECC D1 DO 4 D3 未利用 (D3) D2 ECC D1 DO 5 未利用 (D3) D3 D2 ECC D1 DO 參照表3,例如若記憶體元件M3失效時,則備用模 17 本紙張尺度適用中國固家樣芈(CNS ) Α4現格(210Χ297公釐) 418570 經濟部中央樣準局負工消费合作社印製 A7 B7 五、發明説明(丨t) '~ 式3可動態地被選出’因而M3不被用於資料的儲存與取 出。 在一個利用錯誤更正碼的記憶體系統中,本發明也預 備將錯誤的資料或是錯誤檢查碼寫入記憶體之中,以容許 該錯誤檢測與更正機構動態地或是忙碌地測試。ECC位元 的正確產生可藉由在備用模式2之下寫入資料來動態地直 接檢查。之後,資料可以在備用模式_ 0或i之下被讀取, 以提供到該等ECC位元之存取用於驗證。再者,爲了產生 錯誤的指示,一個ECC碼可以被放在D2位元組之中,並 且寫入的資料字元是利用備用模式3。若該資料接著是在 備用模式2之下被讀取時,該D2資料將被用作爲該ECC 碼,且右該ECC碼不正確時’產生一個失效的指示。 爲了彈性地利用SECDED/TECQED模式以及該等記憶 體的備用模式,多個記憶體窗口也由本發明之一實施例提 供。在一個例子中,位於一個現代的RISC處理器之2Λ32 位元位址空間中,二或多個位址區域係被設立》這些區域 的典型大小可能是2Λ30,此容許最多4個此種區域可用, 雖然實際上可能只有利用兩個,而其它的位址空間是用於 輸入/輸出或是其它的控制功能。當這些位址區域存取相同 的實際記憶體時,它們可能根據資料模式以及備用模式而 有不同的設定,藉此係容許計算系統的軟體有彈性地管理 整個實際記憶體。 圖4係顯示兩個位在一個處理器的邏輯位址空間之內 的記憶體位址空間402, 404,其對於記憶體行備用以及錯 ('請先閱讀背面之注意事項年4寫本頁) 裝 —訂 線 本紙張尺度適用中國國家標準{ CNS) Α4規格(210X297公釐) 418570 A7 _______B7____ 五、發明説明(I?) 誤檢測與更正模式可能具有不同的設定之下來存取相同的 實際記憶體。由於SECDED與TECQED模式的錯誤更正碼 係利用不同量的未處理過之記憶體字元來形成計算機資料 字元(TECQED模式對於每個資料字元係利用兩個記憶體字 元),如先前在圖2中所示,相同的實際記憶體字元在兩種 更正模式中將具有不同的位址。表4顯示用於該兩種模式 SECDED與TECQED的定址。記憶體位址的窗口或是別名 (alias)係容許利用兩個不同的錯誤更正模式以及備用資源 控制設定之組合來同時存取到被安裝的記憶體。 表4資料模式間的定址關係 資料模式 第N個偶數字元的位址 第N個奇數字元的位址 交錯式(interleaved) 基底+2*N 基底+2*N+1 TECQED 基底+N 偶數字元 基底+N n/a 奇數字元 n/a 基底+N 基底=例如*對於記憶體存取窗口 〇爲〇X〇〇〇〇_〇〇〇〇 爲 0x2000_0000 ,而對於記憶體存取窗口1 經濟部中央標率局—工消费合作社印製 ----------装i t (請先閱—背面之注意事項年4寫本頁} 線. 例如,所有的軟體程式碼爲了更高的安全性與可靠度 ,均可利用TECQED記憶體模式來加以存取與儲存,而所 有的資料則可透過一個利用SECDED模式的第二記憶體位 址區域來加以存取,以獲致更大的記憶體容量以及更高的 存取速度。當軟體被編譯並且邏輯位址被指定到所有的程 式以及資料項時,記億體將會被配置而被用於SECDED或 是TECQED模式。 在本發明的記憶體系統之下’資料可以藉由從一個位 址空間讀出並且寫入到另一個位址空間而自由地在記憶體 本紙浪尺度適用中國國家橾準(CNS > A4規格(210 X 297公釐) 4185 了Ο A 7 ________B7___ 五、發明説明((及) 備用模式之間移動。此係增進了計算系統避開失效的記憶 體區段'以及重新規劃記憶體而仍儘可能地保持和先前的 內容一樣多的存取之能力。從一個位址空間讀出並且寫入 到另一個位址空間將會爲了未來從第二個位址空間存取之 故’而重新編碼資料錯誤更正碼。然而,從一個不是資料 被寫入的更正模式(亦即TECQED)之更正模式(亦即 SECDED)讀取資料一般將會產生曲解·的資料。表3可用來 理解資料是如何處理的。 圖5係說明一個可結合根據本發明之記憶體系統507 的典型一般用途的計算機系統500。根據本發明之計算機 系統500係包括一個用以傳遞資訊的系統資料匯流排501 、透過一個主橋接(bridge)元件503而與匯流排501親接之 處理器502,其係用於處理資料並執行指令、以及用以儲 存資訊以及指令的記憶體系統507。上述的記憶體系統可 以用來增進記憶體系統507的可靠度’並且可和處理器 502、或是外部的記憶體一起被整合到晶片上。 經濟部中央梂準局男工消费合作社印装 在一典型的實施例中,雖然特定的組件以及集積密度 是爲了符合特定應用的需求而選的設計上之選擇,但處理 器502、主橋接元件503、以及某些或是全部的快取記憶體 505都可被集積在單一的積體電路之中。 使用者I/O元件506係耦接到匯流排501,並且以一 種適當的構造格式來動作以傳遞資訊在其與計算機500的 其它部件之間°使用者"ο兀件可能包含一個鍵盤、滑鼠 、讀卡機、磁帶或紙帶、磁碟、光碟、或是其它可用的輸 20 ( cns ) Mm- (210x297^*) 4 185 70 A7 B7 經濟部中央搮準局貝工消資合作社印製 五、發明説明(i?) 入元件,包括另一部計算機。大量儲存的元件517係耦接 到匯流排501,並且可以利用一或多個硬碟、磁帶、 CDROM '大量的隨機存取記憶體庫或類似者來加以作成。 大量儲存517可內含計算機程式以及資料儲存於其中。 在典型的計算機系統500中,處理器502、主橋接元 件503、主記憶體系統507、以及大量儲存的元件517均耦 接到形成在一印刷電路板之上的匯流排501,該些部件均 集積到單一殻體之中。然而,被選來集積到單一殼體之中 的特定組件是根據市場以及設計上的選擇。於是,應可明 白地理解的是,或多或少的元件可被包括在一殼體之中。 顯示元件509係被用來顯示訊息、資料、圖形或是命 令列的使用者介面、或是與使用者的其它通訊。顯示元件 509可藉由例如是陰極射線管(CRT)的監視器、液晶顯不器 (LCD)或是任何可用的等效物來加以作成。 當結合計算系統500 —起使用時,本發明的記憶體系 統可以如上所述地改善此計算系統的效能以及可靠度。 雖然本發明已經參照一個較佳實施例來特別地加以表 示與說明,但熟習此項技術者將可理解的是’各種在型式 與細節上的其它變化可以在不脫離如以下的申請專利範圍 所定義的本發明之精神與範疇之下加以完成。 本紙張尺度適用中國圏家標率(CNS ) A4規格(210X297公釐) -- {請先閱束背面之注項再填寫本頁) -3 X .

Claims (1)

185 7 0 A8 B8 C8 D8 ττ、申請專利範圍 種記憶體,其係包括: 至少一個用於儲存編碼後的資料之資料儲存元件’其 中該編碼後的資料係被儲存爲一第一份該編碼後的資料以 及一第二份該編碼後的資料: 一個用以解碼該第一份之編碼後的資料之第一解碼器 ’該第一解碼器係檢測存在於該第一份資料中的單一位元 錯誤,並且藉由提供一第一份更正後的該第一份之編碼後 的資料來更正該些單一位元錯誤,該第一解碼器係檢測在 該第一份資料中的雙位元錯誤; 一個用以解碼該第二份之編碼後的資料之第二解碼器 ’該第二解碼器係檢測存在於該第二份資料中的單一位元 錯誤,並且藉由提供一第二份更正後的該第二份之編碼後 的資料來更正該些單一位元錯誤,該第二解碼器係檢測在 該第二份資料中的雙位元錯誤; 一個用以比較該第一份更正後的資料以及該第二份更 正後的資料,並且產生一個指示該第一份更正後的資料相 符於該第二份更正後的資料之輸出信號的比較器;以及 回應於該第一與第二解碼器以及該比較器的輸出信號 ,用以在該第一份更正後的資料或是該第二份更正後的資 料之間選擇作爲被提供到一計算系統的資料之控制邏輯。 2. 如申請專利範圍第1項之記憶體’其中該第一與第 二解碼器係解碼漢明編碼後的資料。 3. 如申請專利範圍第1項之記憶體’其中該控制邏輯 係爲可設定的,以運作於一第一模式中,其中當該第一與 本紙張尺度適用中國國家搮準(CNS ) A4规格(2丨〇 Χ 297公# ) 418570 B8 C8 D8 經濟部中央標準局負工消费合作社印製 六、申請專利範圍 第二份的資料中的位元錯誤總數爲三個或更少時’該控制 邏輯係提供正確的資料。 4. 如申請專利範圍第3項之記憶體,其中當該第一與 第二份的資料中的位元錯誤總數爲四個時,該控制邏輯係 檢測出資料錯誤。 5. 如申請專利範圍第4項之記憶體,其中該控制邏輯 係爲可設定的,以運作於一第二模式中,其中該控制邏輯 係被忽略。 6. 如申請專利範圍第1項之記憶體,其中該控制邏輯 在該第一份更正後的資料不符於該第二份更正後的資料時 指出資料錯誤。 7·如申請專利範圍第5項之記憶體,其更包括: 一個對應於在該記憶體中的第一位址範圍之第一存取 窗口,其用以儲存對應於該第一模式的資料;以及 —個對應於在該記憶體中的第二位址範圍之第二存取 窗口,其用以儲存對應於該第二模式的資料。 8.—種用於從資料線儲存資料之記億體,其係包括: 一個用以產生將與該資料一起編碼的錯誤更正碼之錯 誤更正碼產生器; 複數個資料儲存元件,其具有至少一個用以儲存該等 錯誤更正碼之資料儲存元件、至少一個用以儲存來自每條 資料線的資料之儲存元件、以及至少一個備用的儲存元件 t 一個將該等資料線以及該錯誤更正碼產生器耦接到該 2 本紙張尺度適用中國國家搮率(CNS ) Μ规格(210X 297公釐) ---^--------^------,訂------^ (-讀1閱讀背面之注意事項再填寫本頁) 418570 A8 ?S D8 六、申請專利範圍 複數個資料儲存元件中之一個可選擇的子集合的第一選擇 器’因而資料以及該等錯誤更正碼係被儲存在該複數個資 料儲存元件中之該可選擇的子集合中:以及 一個耦接到該複數個資料儲存元件之第二選擇器,其 係用以從該複數個資料儲存元件中選擇該子集合,因而儲 存在該可選擇的子集合中之資料以及該等錯誤更正碼可以 從該處讀出’其中該等選擇器係爲可設定的,以選擇性地 存取該複數個包含有該等錯誤更正碼之記憶體元件的其中 之一。 9.如申請專利範圍第8項之記憶體,其中該錯誤更正 碼產生器係產生一種漢明碼。 10·如申請專利範圍第8項之記憶體,其中該錯誤更正 碼產生器係產生一種7位元的漢明碼。 Π·如申請專利範圍第8項之記憶體,其中該複數個記 憶體兀件的其中至少一個記憶體元件係包括一個dram元 件。 12. 如申請專利範圍第8項之記憶體,其中該第一與第 二選擇器係可被一軟體程式動態地控制。 13. —種用於從資料線儲存資料之記憶體,其係包括: —個用以產生將與該資料一起編碼的錯誤更正碼之錯 誤更正碼產生器; 複數個資料儲存元件,其具有至少一個用以儲存該等 錯誤:更正碼之資料儲存元件' 至少一個用以儲存來自每條 資料線的資料之儲存元件、以及一個爲了使用的額外備用 ____ 3 本紙張中國國家橾率吻757^_(了1()><297 ) ----------^------IT------ii 0請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局負工消費合作社印11 418570 A8 B8 C8 D8 六、申請專利範圍 儲存元件’其中資料係被儲存成第一份資料以及第二份資 料; —個將該等資料線以及該錯誤更正碼產生器耦接到該 複數個資料儲存元件中之一個可選擇的子集合的第一選擇 器’因而資料以及該等錯誤更正碼係被儲存在該複數個資 料儲存元件中之該可選擇的子集合中; 一個耦接到該複數個資料儲存元件之第二選擇器,其 係用以從該複數個資料儲存元件中選擇該子集合,因而儲 存在該可選擇的子集合中之資料以及該等錯誤更正碼可以 從該處讀出; 一個用以解碼該第一份資料之第一解碼器,該第一解 碼器係檢測存在於該第一份資料中的單一位元錯誤,並且 藉由提供一第一份更正後的該第一份資料來更正該些單一 位元錯誤’該第一解碼器係檢測在該第一份資料中的雙位 元錯誤; 經濟部中央標準局貝工消費合作社印製 一個用以解碼該第二份資料之第二解碼器,該第二解 碼器係檢測存在於該第二份資料中的單一位元錯誤,並且 藉由提供一第二份更正後的該第二份資料來更正該些單一 位元錯誤,該第二解碼器係檢測在該第二份資料中的雙位 元錯誤; 一個用以比較該第一份更正後的資料以及該第二份更 正後的資料,並且產生一個指示該第一份更正後的資料相 符於該第二份更正後的資料之輸出信號的比較器;以及 回應於該第一與第二解碼器以及該比較器的輸出信號 4 本紙浪尺度逍用中國國家橾準(CNS ) A4规格(210X 297公釐) 418570 Α8 Β8 C8 D8 經濟部中央標率局負工消费合作社印製 六、申請專利範圍 ’用以在該第一份更正後的資料或是該第二份更正後的資 料之間選擇作爲被提供到一計算系統的資料之控制邏輯。 H.如申請專利範圍第13項之記憶體,其中該錯誤更 正碼產生器係產生一種漢明碼。 15.如申請專利範圍第Μ項之記憶體,其中該錯誤更 正碼產生器係產生一種7位元的漢明碼。 I6·如申請專利範圍第I3項之記憶體,其中該複數個 記憶體元件的其中至少一個記憶體元件係包括一個DRAM 元件。 17. —種計算機系統,其係包括: 一個彤成在一積體電路晶片之上的處理器; 一個耦接到該處理器、用以儲存來自資料線的資料之 記憶體系統,該記憶體系統更包括: 至少一個用於儲存編碼後的資料之資料儲存元件,其 中該編碼後的資料係被儲存爲一第一份該編碼後的資料以 及一第二份該編碼後的資料; 一個用以解碼該第一份之編碼後的資料之第一解碼器 ,該第一解碼器係檢測存在於該第一份資料中的單一位元 錯誤,並且藉由提供一第一份更正後的該第—份之編碼後 的資料來更正該些單一位元錯誤’該第一解碼器係檢測在 該第一份資料中的雙位元錯誤; 一個用以解碼該第二份之編碼後的資料之第二解碼器 ,該第二解碼器係檢測存在於該第二份資料中的單一位元 錯誤,並且藉由提供一第二份更正後的該第二份之編碼後 5 ϋ悵尺度適用中國國家標準(CNS) A4規格(2〖0X297公^ ----------裝------π------^ (•靖先閲讀背面之注意事項再填寫本頁)
經濟部中央梯準局負工消費合作社印製 六、申請專利範園 的資料來更正該些單一位元錯誤,該第二解碼器係檢測在 該第二份資料中的雙位元錯誤; 一個用以比較該第一份更正後的資料以及該第二份更 正後的資料,並且產生一個指示該第一份更正後的資料相 符於該第二份更正後的資料之輸出信號的比較器;以及 回應於該第一與第二解碼器以及該比較器的輸出信號 ,用以在該第一份更正後的資料或是該第二份更正後的資 料之間選擇作爲被提供到一計算系統的資料之控制邏輯。 18. 如申請專利範圍第17項之計算機系統,其中該第 一與第二解碼器係解碼漢明編碼後的資料。 19. 如申請專利範圍第17項之計算機系統,其中該控 制邏輯係爲可設定的,以運作於一第一模式中,其中當該 第一與第二份的資料中的位元錯誤總數爲三個或更少時, 該控制邏輯係提供正確的資料。 20. 如申請專利範圍第17項之計算機系統,其更包括 一個用以產生將與該資料一起編碼的錯誤更正碼之錯 誤更正碼產生器; 複數個資料儲存元件,其具有至少一個用以儲存該等 錯誤更正碼之資料儲存元件、至少一個用以儲存來自每條 資料線的資料之儲存元件、以及至少一個備用的儲存元件 I 一個將該等資料線以及該錯誤更正碼產生器耦接到該 複數個資料儲存元件中之一個可選擇的子集合的第一選擇 6 本紙乐尺度適用中國國家;^準(CNS > Α4& Γ210Χ297公Θ ---------襄-------,玎------線 (-請^!,閱讀背面之注意事項再填寫本頁) ,418570 Λ8 B8 C8 D8 六、申請專利範圍 器,因而資料以及該等錯誤更正碼係被儲存在該複數個資 料儲存元件中之該可選擇的子集合中;以及 一個耦接到該複數個資料儲存元件之第二選擇器,其 係用以從該複數個資料儲存元件中選擇該子集合,因而儲 存在該可選擇的子集合中之資料以及該等錯誤更正碼可以 從該處讀出,其中該等選擇器係爲可設定的,以選擇性地 存取該複數個包含有該等錯誤更正碼之記憶體元件的其中 之一。 1 - .^n^i j ϊ il- I 1—^i ^^^1 ^<^^JiiJ— ^^^^1 I --J· - - % 0 J 一^JMl —-I I ....... ^^^^1 {·請4閱讀背面之注意事項再填寫本頁) 經濟部中央棋隼局男工消费合作社印製 本紙張尺度逍用中國國家梯準(CNS ) A4说格(2丨OX 297公釐)
TW087120914A 1998-01-05 1998-12-16 Fault tolerant memory system TW418570B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/003,080 US5917838A (en) 1998-01-05 1998-01-05 Fault tolerant memory system

Publications (1)

Publication Number Publication Date
TW418570B true TW418570B (en) 2001-01-11

Family

ID=21704028

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087120914A TW418570B (en) 1998-01-05 1998-12-16 Fault tolerant memory system

Country Status (4)

Country Link
US (1) US5917838A (zh)
EP (1) EP1066686A4 (zh)
TW (1) TW418570B (zh)
WO (1) WO1999035750A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714248B (zh) * 2019-09-09 2020-12-21 新唐科技股份有限公司 記憶體控制器與資料保護方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6173414B1 (en) * 1998-05-12 2001-01-09 Mcdonnell Douglas Corporation Systems and methods for reduced error detection latency using encoded data
US6279072B1 (en) 1999-07-22 2001-08-21 Micron Technology, Inc. Reconfigurable memory with selectable error correction storage
US6732291B1 (en) * 2000-11-20 2004-05-04 International Business Machines Corporation High performance fault tolerant memory system utilizing greater than four-bit data word memory arrays
US6785837B1 (en) * 2000-11-20 2004-08-31 International Business Machines Corporation Fault tolerant memory system utilizing memory arrays with hard error detection
US6622268B2 (en) * 2000-11-29 2003-09-16 Intel Corp Method and apparatus for propagating error status over an ECC protected channel
US7162668B2 (en) * 2001-04-19 2007-01-09 Micron Technology, Inc. Memory with element redundancy
US6865702B2 (en) * 2001-04-09 2005-03-08 Micron Technology, Inc. Synchronous flash memory with test code input
US7640465B2 (en) * 2001-04-19 2009-12-29 Micron Technology, Inc. Memory with element redundancy
US6691276B2 (en) * 2001-06-25 2004-02-10 Intel Corporation Method for detecting and correcting failures in a memory system
US6773083B2 (en) 2001-08-29 2004-08-10 Lexmark International, Inc. Method and apparatus for non-volatile memory usage in an ink jet printer
US7398449B1 (en) 2004-06-16 2008-07-08 Azul Systems, Inc. Encoding 64-bit data nibble error correct and cyclic-redundancy code (CRC) address error detect for use on a 76-bit memory module
US20070044003A1 (en) * 2005-08-04 2007-02-22 Jack Doweck Method and apparatus of detecting and correcting soft error
US20070076478A1 (en) * 2005-09-30 2007-04-05 Sigmatel, Inc. System and method of memory block management
US7805657B2 (en) * 2006-07-10 2010-09-28 Intel Corporation Techniques to determine transmission quality of a signal propagation medium
US20080052598A1 (en) * 2006-08-09 2008-02-28 Aksamit Slavek P Memory multi-bit error correction and hot replace without mirroring
US20080148132A1 (en) * 2006-10-26 2008-06-19 Mavila Rajith K Error detection and correction scheme for multi-level cell NAND flash
US8051337B2 (en) * 2009-01-22 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for fast cache-hit detection
US20110161783A1 (en) * 2009-12-28 2011-06-30 Dinesh Somasekhar Method and apparatus on direct matching of cache tags coded with error correcting codes (ecc)
US20130117632A1 (en) * 2011-11-08 2013-05-09 Sony Corporation Storage control apparatus
US10379971B2 (en) 2012-01-31 2019-08-13 Hewlett Packard Enterprise Development Lp Single and double chip space
CN104081373B (zh) * 2012-01-31 2016-09-21 惠普发展公司,有限责任合伙企业 单芯片和双芯片备援
CN103577162A (zh) * 2013-11-19 2014-02-12 清华大学 面向并行处理的容错方法及系统
CN103731130B (zh) * 2013-12-27 2017-01-04 华为技术有限公司 通用的容错纠错电路及其应用的译码器和三模冗余电路
US10176040B2 (en) 2016-04-05 2019-01-08 Micron Technology, Inc. Error correction code (ECC) operations in memory
KR20200075565A (ko) * 2018-12-18 2020-06-26 에스케이하이닉스 주식회사 스마트 카 시스템
US11126498B2 (en) * 2019-02-19 2021-09-21 Micron Technology, Inc. Memory device with configurable error correction modes

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4317201A (en) * 1980-04-01 1982-02-23 Honeywell, Inc. Error detecting and correcting RAM assembly
US4584682A (en) * 1983-09-02 1986-04-22 International Business Machines Corporation Reconfigurable memory using both address permutation and spare memory elements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714248B (zh) * 2019-09-09 2020-12-21 新唐科技股份有限公司 記憶體控制器與資料保護方法

Also Published As

Publication number Publication date
WO1999035750A1 (en) 1999-07-15
EP1066686A4 (en) 2001-11-28
EP1066686A1 (en) 2001-01-10
US5917838A (en) 1999-06-29

Similar Documents

Publication Publication Date Title
TW418570B (en) Fault tolerant memory system
EP0332662B1 (en) Byte write error code method and apparatus
TW436799B (en) Multi-bit memory device having error check and correction circuit and method for checking and correcting data errors therein
US9684555B2 (en) Selective memory error reporting
US6662333B1 (en) Shared error correction for memory design
US6009548A (en) Error correcting code retrofit method and apparatus for multiple memory configurations
US6751769B2 (en) (146,130) error correction code utilizing address information
US6044483A (en) Error propagation operating mode for error correcting code retrofit apparatus
US5537425A (en) Parity-based error detection in a memory controller
US7587658B1 (en) ECC encoding for uncorrectable errors
US7188296B1 (en) ECC for component failures using Galois fields
EP0186719A1 (en) Device for correcting errors in memories
KR20040064259A (ko) 컴포넌트 실패를 검출 및 보정하고, 컴포넌트 실패 후에단일 비트 에러보정을 제공하는 에러검출/보정 코드
US20030023924A1 (en) Data storage method for use in a magnetoresistive solid-state storage device
US5966389A (en) Flexible ECC/parity bit architecture
TWI768511B (zh) 使用藉助於具有局部順序資訊之奇偶校驗矩陣之資料保護的資料存取方法以及設備
CN112068778B (zh) 用于保持从存储阵列中读取的数据的完整性的方法和设备
US20210359704A1 (en) Memory-mapped two-dimensional error correction code for multi-bit error tolerance in dram
JPS6349245B2 (zh)
US11714704B2 (en) Modified checksum using a poison data pattern
US9690649B2 (en) Memory device error history bit
US5491702A (en) Apparatus for detecting any single bit error, detecting any two bit error, and detecting any three or four bit error in a group of four bits for a 25- or 64-bit data word
EP1440372B1 (en) Multibit package error correction with non-restricted double bit error detection
US6463563B1 (en) Single symbol correction double symbol detection code employing a modular H-matrix
US5550849A (en) Method and apparatus for detecting single or multiple bit errors instorage devices

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees