A7 B7 411412
3996twf.doc/OOS 五、發明説明（（） 本發明是有關於一種記憶體之存取（access)控制裝置與 方法，且特別是有關於一種可讓中央處理器（Central Processing Unit，簡稱CPU)在連續讀取記憶體之資料時不 需等待L1寫回信號之可縮短記憶體讀取之延遲時間之記 憶體存取控制裝置與方法。 由於電腦技術的進步，使電腦速度越來越快，其中除 了 CPU的速度提昇之外，電腦中的其餘部份的效率亦隨著 提昇，例如做爲電腦中主要記憶體的動態隨機存取記憶體 (Dynamic Random Access Memory，簡稱 DRAM)，除了存取 速度越來越快外，其控制方式亦有所改進，由早期的DRAM 架構，改進爲快速頁模式（Fast Page Mode，簡稱FPM)及 擴展資料輸出（Extended Data Out，簡稱EDO)形式的DRAM， 乃至最近普遍使用的同步DRAM(Synchronized DRAM，簡稱 SDRAM)。 請參照照第1圖，其所繪示爲電腦系統中之習知記憶 體存取控制裝置的示意圖。 如圖所示，CPU 110透過記憶體存取控制裝置120存 取記憶體130之資料。記憶體存取控制裝置120之一端具 有數條信號線耦接至CPU 110,在另一端亦有數條信號線 耦接至記憶體130。 記憶體存取控制裝置120可以接受CPU 110送出之存 取要求，再配合記憶體130的控制方式產生相關控制信號， 用以將CPU 110送出之資料寫入記憶體130中，或是由記 憶體130讀出CPU 110所需之資料。 本紙張尺度適用中國囤家標準（CNS ) Α4規格（2i0X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝τ 經濟部中央標準局®:工消費合作杜印^. A7 B7 411412 3996twf,d〇c/〇〇8 五、發明説明（l ) 記憶體存取控制裝置120中具有CPU界面電路121及 記憶體控制電路122。CPU界面電路121負責與CPU 11〇 互相連接之信號之處理，當CPU 110要存取記記憶體13〇 之資料時，則送出對應之控制信號給記憶體控制電路122 〇 記憶體控制電路122則根據由CPU界面電路121送出之控 制信號，產生配合記憶體130之控制方式之控制信號，用 以將CPU 110送出之資料寫入記憶體130中，或是由記憶 體130讀出CPU 110所要的資料= 在CPU界面電路121與CPU 110之間的連接信號包括 ADS ' REQ、HITM、HD、DRDY、HTRDY、及 DBSY。 信號ADS爲CPU 110送出的信號，當其爲低電位時， 表示CPU 110要送出存取要求，信號REQ則爲CPU 11〇送 出之讀取或寫入要求的存取要求。信號HITM代表CPU 11〇 送出之存取要求是否命中快取記憶體112(cache memcuy) 中之已更改之資料，當信號HITM爲低電位時，表示其讀 取要求命中快取記億體112之已更改之資料，表示要將資 料寫回記憶體Π0。信號HTDRY則是配合CPU 110送出寫 回之資料。信號DRDY及DBSY爲CPU界面電路121送給CPU 110,當其爲低電位時，表示於信號HD的資料是要送給CPU 110的資料。 在CPU界面電路121與記憶體控制電路122之間的連 接信號包括DADS及DAT。其中信號DADS爲根據CPU 110 送來之信號ADS所產生’信號DAT則是資料線。
記億體控制電路122與記憶體130之連接信號包括CMD {請先聞讀背面之注$項再填寫本頁} 、17 經濟部中央樣準局貝工消費合作社印聚 度適用中國國家標準(CNS ) ( 210X297/^^ ) 3996twf,d〇c/〇08 B7 五、發明説明（a ) 及MD。其中信號CMD爲送給記憶體13〇之命令。信號MD 爲資料線。 在一般情況下’ CPU常連續送出數個讀取要求，而CPU 亦可能在經過數個週期由信號HITM送出L1寫回信號’當 CPU送出L1寫回信號時’表示對應之讀取要求是要將資料 寫回記憶體。由於L1寫回信號是在送出讀取要求數個週 期之後才送出，因此一般習知之記憶體存取控制裝置及方 法皆是等到確定CPU未送出L1寫回信號之後，其CPU界 面電路才送出內部讀取要求給記憶體控制電路，然後記憶 體控制電路再根據此內部讀取要求送出相關命令給記憶 體，由記憶體讀出cpu所要求之資料= 由上述之討論，可知習知的記憶體存取控制裝置及方 法之缺點爲在接收到讀取要求之後’需等到確定沒有L1 寫回信號之後才開始進行記憶體的讀取。根據實際的電腦 系統運作時之CPU對於記憶體之動作，一般有60%的動作 是CPU讀取記憶體之資料，15%的動作是將資料寫回記憶 體，其餘的則是CPU要將資料寫入記憶體。因此提昇CPU 讀取記憶體的效率即可使整個電腦系統的效率提昇，所以 習知作法在讀取資料時，浪費在等待CPU送出L1寫回信 號的延遲時間，將使整個電腦系統的運作效率降低。
因此本發明的主要目的就是在提供一種記憶體存取控 制裝置及方法，於收到CPU送出之讀取要求後，且在CPU 送出L1寫回信號之前即先送出內部讀取要求至記憶體控 制電路，用以由記憶體讀取所需之資料，可以減少等待CPU 5 本紙張尺度顧巾(CNS)八4祕（21()><297公楚） ~~- 41141^ 399€twf.doc/008 五、發明説明（α ) 送出L丨寫回信號的延遲時間，提昇整個電腦系統之效率。 爲達成本發明之上述和其他目的，本發明提出一種記 憶體存取控制裝置及方法，此記憶體存取控制裝置耦接至 一 CPU及一記憶體，該CPU經記憶體控制裝置存取該記憶 體之資料。 該記憶體控制裝置包括一CPU界面電路及一記憶體控 制電路，其中該CPU界面電路耦接至該CPU及該記憶體控 制電路，該記憶體控制電路除了耦接至該CPU界面電路外， 亦耦接至該記憶體。 其中該CPU界面電路之運作過程包括下列步驟： 接收到該CPU之一讀取要求，根據該讀取要求送出一 內部讀取要求；以及 當該CPU送出對應該讀取要求之一 L1寫回信號時， 送出一停止信號。 該記憶體控制電路用以接受該內部讀取要求及該停止 信號，並根據該內部讀取要求及該停止信號控制該記憶 體，其運作過程包括下列步驟： 經濟部中央標率局負工消费合作社印裝 I-I；--^：---裝-τη 請先聞讀t.· 面之注t事項再填寫本頁) 接收到該內部讀取要求後，根據該內部讀取要求由該 記憶體讀取所需之資料；以及 當接收到該停止信號，則放棄已讀取之資料，並將一 寫回資料寫回該記憶體。 依照本發明的一較佳實施例，其中該CPU於送出該讀 取信號之後經一段時間之後方送出對應之該L1寫回信號。 並且該CPU於送出該L1寫回信號之後，再經一段時間後 本紙張尺度適用中國國家榡準（CNS ) A4規格（2丨0X297公嫠） 3 9 9 0 0 8 A7 B7 Μ濟部中央標準局負工消費合作社印¾ 五、發明説明（L ) 方送出該寫回資料。而該CPU界面電路則於該記憶體控制 電路送出資料時，方根據該L1寫回信號送出對應之該停 止信號。 又依照本發明的一較佳實施例，其中該記憶體係一同 步動態隨機存取記憶體（Synchronous Dynamic Rand⑽ Access Memory，簡稱 SDRAM)。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉較佳實施例，並配合所附圖式’作詳細 說明如下。 圖式之簡單說明： 第1圖是習知記憶體存取控制裝置之方塊圖。 第2圖是本發明之記憶體存取控制裝置之方塊圖。 第3圖是本發明之記憶體存取控制裝置之CPU界面電 路之動作流程圖。 第4圖是本發明之記憶體存取控制裝置之記憶體控制 電路之動作流程圖。 第5A圖及第5B圖至第9A圖及第9B圖是本發明之記 憶體存取控制裝置及方法與等待CPU送出L1寫回信號後 才讀取資料之作法於各種條件下運作之時序圖之比較。 第10圖及第Π圖是依照本發明之記憶體存取控制裝 置及方法在遇到CPU送出L1寫回信號時之處理過程之時 序圖。 圖式中標示之簡單說明= 110 CPU 112快取記憶體 (請先閲讀背面之注意事項再填寫本頁) t 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標隼局負工消費合作社印繁 ssllW^oos A7 __ B7 五、發明説明（4 ) 120記憶體存取控制裝置 121 CPU界面電路 122記憶體控制電路 130記憶體 150記憶體存取控制裝置 151 CPU界面電路 152記憶體控制電路 較佳實施例 請參照第2圖，其繪示依照本發明一較佳實施例的一 種記憶體存取控制裝置的方塊圖。其中CPU與記憶體與前 面之圖式使用相同之標號。 如圖所示，記憶體存取控制裝置150可供做爲CPU 110 存取記憶體130之控制，其中CPU 110之中可以包括快取 記憶體112，例如Intel公司所生產之Pentium II即屬於 此類CPU。記憶體130則可以是SDRAM。 如圖所示，記憶體存取控制裝置150之一端具有複數 條信號線耦接至CPU 110,在另一端亦具有複數條信號線 耦接至記憶體130。 CPU 110經記憶體存取控制裝置150存取記憶體130 的資料，因此記憶體存取控制裝置150可以接受CPU 110 送出之存取要求，再配合記憶體130的控制方式產生相關 控制信號，用以將CPIH 10送出之資料寫入記憶體130中， 或是由記憶體130讀出CPU 110所要的資料。 在記憶體存取控制裝置150主要包括CPU界面電路151 及記憶體控制電路152。CPU界面電路151負責與CPU 110 互相連接之信號之處理，當CPU 110要存取記記憶體no ---.--^--^---裝 ^--- J---T-訂 1-- (請先閲讀背面之注意事項再填寫本頁} 本纸張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） 411412 A7 3996twf,doc/008 _____B7 五、發明説明（1 ) 之資料時’ CPU會送出所需之控制信號給CPU界面電路 151 ’然後由CPU界面電路151送出對應之控制信號給記 憶體控制電路152。而記憶體控制電路152接受由CPU界 面電路151送出之控制信號後，會產生配合記憶體Π0之 控制方式之控制信號，用以將CPU 110送出之資料寫入記 憶體130中，或是由記憶體130讀出CPU 110所要的資料。 雖然記憶體存取控制裝置150具有與前面所述之裝置 類似之架構，但本發明之裝置以較佳效能之方式運作，並 且提供配合其運作方式之信號。以下將說明各個電路方塊 間之連接信號，爲了說明方便，其中只繪出與本發明相關 之信號線，在實際的電路中，可能有更多的信號線，或者 信號線的命名亦不同，習知此技藝者應瞭解其間之差異以 及本發明之重點。 經濟部中央標準局員工消費合作社印製 I —^1 I ί-- I I I -I —1' . n -- I -- I —I 1' . - « , * 1- (請先閱讀背面之注意事項再填寫本頁) 如圖所示*在電路中之所有電路運作皆是參考時脈信 號CCLK，而在CPU界面電路151與CPU 110之間的連接信 號包括 ADS、REQ、HITM、HTRDY、HD、DRDY、及 DBSY ’ 其 中各個信號視實際電路的設計，可能包括超過一條以上的 信號線，例如信號HD爲資料線，當CPU 110爲64位元之 CPU，則信號線HD需爲64條。此外，習知此技藝者亦應 該知道，可以視實際的設計，指定各個信號作用時爲低電 位或高電位，以下之討論只是依照本發明之一個實施例。 信號ADS爲CPU 110送出之信號，當其爲低電位時’ 表示CPU 110要送出存取要求，信號REQ則爲CPU 110送 出之讀取或寫入要求的存取要求。信號HITM代表CPU 110 本紙張尺度適用中國國家標隼（CNS > A4規格（210 X 297公釐） 3 9 96t4il<4：i(8)e A7 ______B7_ 五、發明説明（Y ) 送出之存取要求是否命中（hit)快取記憶體112( cache memory)中已被更動之資料，當信號HITM爲低電位時，表 示此讀取要求命中快取記憶體112之資料己被更動，要將 其資料寫回（write back)記憶體130,當其爲高電位則不 需寫回。信號HTDRY則是配合CPU 110送出寫回之資料。 信號DRDY及DBSY爲CPU界面電路151送給CPU 110，當 其爲低電位時，表示於信號HD的資料是要送給CPU 110 的資料。 在CPU界面電路151與記憶體控制電路152之間的連 接信號包括DADS、MD0FF、及DAT。其中信號DADS爲根據 CPU 110送來之信號ADS所產生。信號MD0FF爲CPU界面 電路151送給記憶體控制電路152的停止信號，此是當CPU 110送出信號HITM要將資料寫回記億體時，CPU界面電路 151送出信號MD0FF要求記憶體控制電路152放棄先前讀 取的資料，並將CPU送出之資料寫回記憶體130。信號DAT 則是資料線。 經濟部中央標準局員工消費合作社印製 ----------裝---Jlr- - • i (請先閱讀背面之注意事項再填寫本頁) 記憶體控制電路152與記憶體130之連接信號包括CMD 及MD。其中信號CMD爲送給記憶體130之命令，此命令可 以是預充電（precharge)、啓動（activate)、或是讀取及 寫入命令。信號MD爲資料線。 請參照第3圖及第4圖，其繪示分別爲依照本發明之 CPU界面電路151與記憶體控制電路152之動作過程之流 程圖。本發明之記憶體存取控制裝置著重於改善記憶體讀 取之效率，因此流程圖主要亦是討論處理CPU發出連續之 本紙張尺度適用中國國家標準（CNS ) AA規格（210X 297公策} 3 996 t 411412 t wf . do c/0 0 8 A7 B7 經濟部中央標隼局負工消費合作社印製 五、發明説明（<f ) 讀取要求之狀況。 如第3圖所示，其繪示CPU界面電路151之動作過程 之流程圖。 首先在步驟210 ’ CPU界面電路151接收到CPU 11〇 配合信號ADS及REQ發動的讀取要求，在許多情形下，CPU 發動的讀取要求是連續數個讀取要求。 在步驟220 ’ CPU界面電路151依據CPU 110發出之 讀取要求配合信號DADS送出對應之內部讀取要求至記憶 體控制電路152 ’若CPU發動的是連續數個讀取要求，則 CPU界面電路151亦送出對應之連續數個內部讀取要求。 在步驟230 ’ CPU界面電路151判斷是否接收到由CPU 110之信號HITM送出之L1寫回信號。假若在預定之時間， 沒有接收到L1寫回信號，則至結束之步驟，完成CPU 110 之讀取要求。 假若CPU 110由信號HITM送出L1寫回信號，則表示 有資料要寫回記憶體，CPU界面電路151由信號MD0FF送 出停止信號給記憶體控制電路152,以通知記憶體控制電 路152放棄原先讀取之資料，而將CPU 110送出之資料寫 回記憶體130。 以上爲CPU界面電路151處理CPU 110送出之讀取要 求之動作過程之流程，接著配合第4圖之流程圖，討論記 憶體控制電路152處理CPU界面電路151送出之信號之過 程。 如圖所示，首先在步驟310，接收CPU界面電路151 本紙張尺度適用中國國家樣牟（CNS )六4说格（210X29"?公釐） --:---J--Ί---裝 4 1-7-訏 ·- i (請先鬩讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印策 411412 A7 3 996tw^,d〇c/〇〇8__^_ 五、發明説明（/D ) 配合信號DADS送出之內部讀取要求。 在步驟320，判斷是否完成前一個存取動作，前—個 存取動作可能是讀取或是寫入之動作。若尙未完成前一個 存取動作，則繼續等待至完成前一個存取要求之後，再進 行下一步驟。 在確定完成前一個存取動作之後，到步驟330，按照 所接收到的內部讀取要求由記憶體13〇讀取所需之資料。 當然熟習此技藝者應可知道，此讀取動作應配合記憶體之 控制方式，例如記憶體130爲SDRAM且假若其位址與前一 個存取動作之位址是在不同的記憶頁（page)時，必須先由 信號CMD送出預充電及啓動命令給記憶體130，以開啓所 需之記憶頁，再實際由記憶體130讀取資料。 在步驟340，判斷是否接收到CPU界面電路151由信 號MD0FF送來的停止信號，假若沒有收到停止信號，即表 示CPU 11〇未送出L1寫回信號，不需做寫回的動作，因 此直接到結束之步驟，完成此讀取資料之過程。 假若接收到CPU界面電路151由信號MDOFF送來的停 止信號，則至步驟350,放棄所讀取之資料，然後將CPU 110 送出之寫回資料寫回記憶體130。 以上爲依照本發明之記憶體存取控制裝置及方法之方 塊圖及動作流程之解說，爲了更淸楚地說明本發明之記憶 體存取控制裝置及方法之動作方式，更配合第5A圖及第5B 圖至第9A圖及第9B圖之時序圖，做進一步的解說。其中 第5A圖、第6A圖、第7A圖、第8A圖、及第9A圖爲在 ^n« n J ml nn * . - * - t--1fc (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適州中國國家標準（CMS > Μ規格（210X297公釐） A7 B7 411412 3996twf.doc/008 五、發明説明（< I ) 不同情況下，等待CPU送出L1寫回信號後才讀取資料之 作法所得的時序圖，並且在解説時序圖時’參考第I圖之 方塊圖，而第5B圖、第6B圖、第7B圖、第8B圖、及第 9B圖則爲對應條件下按照本發明之記憶體存取控制裝置及 方法所得的時序圖，另外第10圖及第11圖則是依照本發 明之記憶體存取控制裝置及方法在遇到CPU送出U寫回 信號時之處理過程之時序圖。 在此實施例中，假設所有的時序圖中，由CPU 110送 出之讀取要求之連發長度（burst length)皆爲4筆資料， 而記憶體130之延遲時間（latency)則爲兩個時脈週期。 請參照第5A圖及第5B圖’其所繪示之時序波形之比 較條件爲由CPU 110送出的連續3個讀取要求皆在記憶體 130之同一個記憶頁上。 如第5A圖所示爲等待CPU送出L1易回伯號後才讀取 資料之作法之時序圖，CPU 110分別在週期τ丨、T4、及T7 由信號ADS及REQ連續送出三個讀取要求，在此實施例中’ 假設CPU 110在送出讀取要求之後經過4個週期會由信號 HITM送出對應此讀取要求之L1寫回信號’以表示此讀取 要求是否要將更動的資料寫回記憶體’例如在週期Ή送 出之讀取要求，其L1寫回信號將在週期Τ5才可確定，而 在週期Τ4及Τ7送出之讀取要求’其L1寫回信號則需分 別等到週期T8及T11才可確定。 在等待CPU送出L1寫回信號後才讀取資料之作法中， 當CPU界面電路121接收到由CPU 110送出之連續之讀取 本纸張尺度適用中國國家標準（CNS ) Λ4規格（2!0X297公釐） (請先閱讀背面之注^^項再填寫本頁) - -- 一 <^i n I n f — I— I n n - 1 II n It I_ —1 I T I— _ iff —ir . s »- - - - - 4 4* ·-"r 經濟部中央標準局|工消费合作社印製 Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明（Γ) 要求後，爲Γ減少讀取資料的延遲時間，假設第一個讀取 要求不是寫回之要求，故並未等到確定L1寫回信號之後， 才送出內部讀取要求，而是在接收完信號REQ之後的週期 Τ3，即送出第一個內部讀取要求給記憶體控制電路122， 對於第二個及第三個讀取要求則是等到確定有無L1寫回 信號之後，在週期T9及Τ12分別送出第二個及第三個內 部讀取要求給記憶體控制電路122。 當記憶體控制電路122接收到CPU界面電路121送來 之第一個內部讀取要求之後，判斷此讀取要求之位址在記 憶體130之已開啓的記憶頁，於兩個週期後的週期T5，送 出讀取命令給記億體130,記憶體130則在經過兩個週期 之延遲時間後，於週期T7開始由信號MD送出CPU 110要 求之連續4筆資料。同樣的，.記憶體控制電路122在週期 T9接收到第二個內部讀取要求之後，經判斷是在已開啓之 記憶頁後，於週期T11送出讀取命令，而記憶體130則在 週期T] 3送回資料。最後，記憶體控制電路122在週期T12 收到第三個內部讀取要求，但配合記憶體130之控制，需 等待記憶體完成前一個存取動作之後，才可送下一個命令 給記憶體130，因此記憶體控制電路122等記憶體130送 出前一個讀取要求之最後第二筆資料時，在週期T15才送 出讀取命令給記憶體130，而記憶體Γ30則在兩個週期的 延遲時間後的週期T17,在送完前一個讀取要求之資料後， 隨即由信號MD接著送出第三個讀取要求的連纘4筆資料。 如第5B圖所示，爲本發明之記憶體存取控制裝置及 ,--Ί -----.裝"I---Γ--^--Ϊ—訂 J --* (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（C'NS ) A4規格：公釐） 經濟部中央樣华局員工消費合作社印製 五、發明説明（θ) - 方法之處理CPU 110送出之讀取要求之時序圖。同樣的， 以CPU 110在週期T1、T4'及π送出連續的3個讀取要 求1 g CPU界面電路151接收到第一個讀取要求之後，隨 即在週期T3由信號DADS送出內部讀取要求給記憶體控制 電路152’然後，收到第二個讀取要求後，並不等到cpu 11〇 送出L1舄回信號，在CPU 110之信號ADS及REq送出第 —個讀取要求後，隨即在下一個週期T6，由信號DADS送 出內45賈取要求。然後，在收到cpu 1丨〇的第三個讀取要 求之後，一樣在隔一個週期的週期T9 ’由信號DADS送出 內部讀取要求。 另一方面’當記憶體控制電路152接收到CPU界面電 路151之第一個內部讀取要求之後’在判斷其位址是在記 憶體130之已開啓的記憶頁之後，於週期T5由信號CMD 送出讀取命令給記憶體13〇,而記憶體130在兩個週期的 延遲時間之後’於週期T7開始送出CPU 110要求的連續4 筆資料。在週期T6，記憶體控制電路152接收到第二個內 部讀取要求時，因爲記憶體尙未完成前一個讀取動作，所 以記憶體控制電路152等到記憶體130送出第一個讀取要 求所要之資料的最後第二筆時之週期T9，才送出第二個讀 取命令給記憶體130，而記憶體130接到讀取命令之後， 經過兩個週期的延遲時間，正好已完全送出前一個讀取要 求之資料’接著在週期TU開始送出第二個讀取要求之4 筆資料。在週期T9時，記憶體控制電路152即已接到第 三個內部讀取要求，一樣等到記憶體130送出第二個讀取 i —^i / ^^^1 nn m nf ^^^1 一* - * * · ' - I ~ Ϊ、T -- (請先閣讀背面之注項再填寫本頁) 木紙張尺度適用中國國家揉準（CNS ) Λ4规格（210X297公资） 經濟部中央標準局負工消費合作社印11 3 9 9 6 Ο 8 A7 Β7 五、發明説明（丨译） 要求之最後第二筆資料的週期Τ13時，才送出第三個讀取 指令給記憶體130,而記憶體Π0 —樣在兩個週期後，即 剛好.送完前一個讀取要求之所有資料後的週期Τ15，開始 由信號MD送出第三個讀取要求之連續4筆資料。 由第5Α圖及第5Β圖之等待CPU送出L1寫回信號後 才讀取資料之作法及本發明之記億體存取控制裝置及方法 之時序圖之比較，等待CPU送出L1寫回信號後才讀取資 料之作法需花費22個週期才完成CPU 110送出之連續3 個讀取要求，而本發明之記憶體存取控制裝置及方法則只 要20個週期。 請參照第6A圖及第6B圖，其所繪示之時序波形之比 較條件爲由CPU 110送出的連續3個讀取要求中的第一個 讀取要求之位址爲在已開啓的記憶頁，而第二個及第三個 讀取要求皆在不同的記憶頁（即關閉的記憶頁（off page)) 上。 如第6A圖所示，CPU 110分別在週期ΤΊ、T4、及T7 由信號ADS及REQ連續送出三個讀取要求。在等待CPU送 出L1寫回信號後才讀取資料之作法中，當CPU界面電路121 接收到由CPU 110送出之連續之讀取要求後，爲了減少讀 取資料的延遲時間，假設第一個讀取要求不是寫回之要 求，故不等待L1寫冋信號，而在接收完信號REQ之後的 週期T3，即送出第一個內部讀取要求給記憶體控制電路 122,對於第二個及第三個讀取要求則是等到確定有無L1 寫冋信號之後，在週期T9及T12分別送出第二個及第三 I-*---H-：---裝---^--J--^訂 1 - (請先鬩讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（2!0X 297公釐） A7 A7 3 9 9 6 B7 _____________ 五、發明説明) 個內部讀取要求給記憶體控制電路122。 當記憶體控制電路122接收到CPU界面電路121送來 之第一個內部讀取要求之後，判斷此讀取要求之位址在記 憶體130之巳開啓的記憶頁，於兩個週期後的週期T5，送 出讀取命令給記憶體130,記憶體130則經過兩個週期之 延遲時間，在週期T7之後由信號MD送出CPU 110要求之 連續4筆資料。記憶體控制電路122在週期T9接收到第 二個內部讀取要求之後，經判斷是在關閉之記億頁後，於 週期T11開始由信號CMD分別送出預充電、啓動、及讀取 命令，以控制記憶體130開啓新的記憶頁及讀取所需之資 料，而記憶體則在週期T17送回資料。在週期T12，記憶 體控制電路122收到第三個內部讀取要求，但配合記憶體 Π0之控制，記憶體控制電路122等記憶體130送出前一 個讀取要求之最後第二筆資料時，在週期T19才送出預充 電、啓動、及讀取命令給記憶體130，以開啓新的記憶頁 及讀取資料，而記憶體130則在兩個週期的延遲時間後的 週期T25，開始由信號MD送出第三個讀取要求的連續4筆 資料。 如第6B圖所示，爲本發明之記憶體存取控制裝置及 力法之處理CPU 110送出之讀取要求之時序圖u同樣的， 以CPU 1 1 〇在週期τ丨、T4、及T7送出連續的3個讀取要 求’當CPU界面電路151接收到第一個讀取要求之後，隨 即在週期T3由信號DADS送出內部讀取要求給記憶體控制 電路1 52，然後，收到第二個讀取要求後，並不等到cpu 11 〇 衣纸張尺度適用中國國家標隼（CNS ) Λ4規格（210X 297公釐） ^^1 - - · - n^i ^^^1 I. i^lf -I ^^^1 ml . * 0¾ 、言 τ - (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準扃員工消費合竹社印褽 經濟部中夬樣隼局員工消费合作社印取 3996twf.d〇c/008 _____B7__ 五、發明説明（仏） 送出L1寫回信號，在CPU 110之信號ADS及REQ送出第 二個讀取要求後，隨即在下一個週期T6，由信號DADS送 出內部讀取要求。然後，在收到CPU 110的第三個讀取 要求之後，一樣在隔一個週期的週期T9，由信號DADS送 出內部讀取要求。 當記憶體控制電路152接收到CPU界面電路151送來 之第一個內部讀取要求之後，判斷此讀取要求之位址在記 憶體130之已開啓的記憶頁，於兩個週期後的週期T5，送 出讀取命令給記憶體130,記憶體Π0則經過兩個週期之 延遲時間，在週期T7之後由信號MD送出CPU 110要求之 連續4筆資料。記憶體控制電路152在週期T6接收到第 二個內部讀取要求之後，經判斷是在關閉之記憶頁後，但 記憶體130未完成前一個讀取要求之動作，因此等到週期 T9才開始由信號CMD分別送出預充電、啓動、及讀取命令， 以控制記憶體130開啓新的記憶頁及讀取所需之資料，而 記憶體則在週期T15送回所需資料。在週期T9，記憶體控 制電路152收到第三個內部讀取要求，但配合記憶體130 之控制，記憶體控制電路152等記憶體130送出前一個讀 取要求之最後第二筆資料時，在週期T17才送出預充電、 啓動、及讀取命令給記憶體130，以開啓新的記憶頁及讀 取資料，而記憶體Π0則在收到讀取命令後的兩個週期的 延遲時間後的週期T23，開始由信號MD送出第三個讀取要 求的連續4筆資料。 比較第6A圖及第6B圖之等待CPU送出L1寫回信號 4-^m n^i ^^^1 I, · .^141 —^ϋ ^^^1τ"^ ， -· « ，，ν分 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ297公嫠） 經濟部中央標隼局員工消费合作杜印製 3 9 96tw4Mc44〇S B7 五、發明説明（A ) 後才讀取資料之作法及本發明之記憶體存取控制裝置及方 法之時序圖，等待CPU送出L1寫回信號後才讀取資料之 作法需花費30個週期才完成CPU 110送出之連續3個讀 取要求，而本發明之記憶體存取控制裝置及方法則只要28 個週期。 請參照第7A圖及第7B圖，其所繪示之時序波形之比 較條件爲由CPU 110送出的連續3個讀取要求中的第一個 讀取要求之位址爲在已開啓的記憶頁，而第二個讀取要求 是在不同的記憶頁，第三個讀取要求則與第二個讀取要求 同一個記憶頁。 如第7A圖所示，CPU 110分別在週期ΤΙ ' T4、及T7 由信號ADS及REQ連續送出三個讀取要求。在等待CPU送 出L1寫回信號後才讀取資料之作法中，當CPU界面電路121 接收到由CPU 110送出之連續之讀取要求後，假設第一個 讀取要求不是寫回之要求，因此並未等到確定L1寫回信 號之後才送出內部讀取要求，而是在接收完信號REQ之後 的週期T3，即送出第一個內部讀取要求給記憶體控制電路 122，對於第二個及第三個讀取要求則是等到確定有無L1 寫回信號之後，在週期T9及T12分別送出第二個及第三 個內部讀取要求給記憶體控制電路Π2。 當記憶體控制電路122接收到CPU界面電路121送來 之第一個內部讀取要求之後，判斷此讀取要求之位址在記 憶體130之已開啓的記憶頁，於兩個週期後的週期T5，送 出讀取命令給記憶體130，記憶體130則經過兩個週期之 , * - 分〆 (請先聞讀背面之注意事項再填寫本頁) 本紙张尺度適用中國國家標隼（CNS〉Λ4規格（210.<297公釐） A7 B7 3 9 9 6 五、發明説明（β) 延遲時間，在週期T7之後由信號MD送出CPU 110要求之 連續4筆資料。記憶體控制電路122在週期T9接收到第 二個內部讀取要求之後，經判斷是在關閉之記憶頁後，於 週期T11開始由信號CMD分別送出預充電、啓動、及讀取 命令，以控制記憶體130開啓新的記憶頁及讀取所需之資 料，而記憶體則在週期T17送回資料。在週期T12，記憶 體控制電路122收到第三個內部讀取要求，但配合記憶體 Π0之控制，記憶體控制電路122等記憶體130送出前一 個讀取要求之最後第二筆資料時，在週期T19才送出控制 命令給記憶體130,因爲是與前一個讀取要求在同一個記 憶頁，故直接送出讀取命令，而記憶體130則在兩個週期 的延遲時間後的週期T21，開始由信號MD送出第三個讀取 要求的連續4筆資料。 如第7B圖所示，爲本發明之記憶體存取控制裝置及 方法之處理CPU 110送出之讀取要求之時序圖。同樣的， CPU 110在週期ΤΙ、T4、及T7送出連續的3個讀取要求， 當CPU界面電路151接收到第一個讀取要求之後，隨即在 週期T3由信號DADS送出內部讀取要求給記憶體控制電路 152，然後，收到第二個讀取要求後，並不等到cpu 11〇 送出L1寫回信號，在CPU 110之信號ADS及REQ送出第 二個讀取要求後，隨即在下一個週期T6，由信號DADS送 出內部讀取要求。然後，在收到CPU 110的第三個讀取要 求之後，一樣在隔一個週期的週期T9，由信號DADS送出 內部讀取要求。 I ——<---I---^---Ml.---*—1·—^訂 i1 --- (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2i〇x29?公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（θ) 當記憶體控制電路152接收到CPU界面電路151送來 之第一個內部讀取要求之後’判斷此讀取要求之位址在記 憶體130之已開啓的記億頁，於兩個週期後的週期T5，送 出讀取命令給記憶體130,記憶體130則經過兩個週期之 延遲時間，在週期T7之後由信號MD送出CPU 110要求之 連續4筆資料。記憶體控制電路152在週期T6接收到第 二個內部讀取要求之後，經判斷是在關閉之記憶頁後，但 記憶體130未完成前一個讀取要求之動作’因此等到週期 T9才開始由信號CMD分別送出預充電、啓動'及讀取命令’ 以控制記憶體130開啓新的記憶頁及讀取所需之資料’而 記憶體則在週期T15送回所需資料。在週期T9 ’記憶體控 制電路152收到第三個內部讀取要求’但配合記憶體Π0 之控制，記億體控制電路152等記憶體130送出前一個讀 取要求之最後第二筆資料時’在週期T17才送出下一個控 制命令給記憶體130’因爲和第二個讀取要求在同一個記 憶頁，因此在週期Τ17 ’記憶體控制電路152直接送出讀 取命令給記憶體130 ’而記憶體130則在收到讀取命令後 的兩個週期的延遲時間後的週期Τ19 ’開始由信號MD送出 第三個讀取要求的連續4筆資料° 比較第7A圖及第7B圖之等待CPU送出L1寫回信號 後才讀取資料之作法及本發明之記憶體存取控制裝置及方 法之時序圖，等待CPU送出L1寫回信號後才讀取資料之 作法需花費26個週期才完成CPU 110送出之連續3個讀 取要求，而本發明之記憶體存取控制裝置及方法則只要24 本紙張尺度適用中國國家標準（) Λ4規格（210X 297公釐） I i _ I-11 ^~ I，ί J Ί ΙΊ t - t請先閱讀背面之注意事項再填寫本頁) 3996twf . d 411412 io c / 0 0 8 A7 B7 經濟部中央標準局員工消费合作社印製 五、發明説明（π ) 個週期。 請參照第8A圖及第8B圖，其所繪示之時序波形之比 較條件爲由CPU 110送出的連續3個讀取要求中的第一個 及第二個讀取要求之位址爲在關閉的記億頁，而第三個讀 取要求則與第二個讀取要求同一個記憶頁。 如第8A圖所示，CPU 110分別在週期ΤΙ、T4、及T7 由信號ADS及REQ連續送出三個讀取要求。在等待CPU送 出L]寫回信號後才讀取資料之作法中，當CPU界面電路121 接收到由CPU 110送出之連續之讀取要求後，爲了減少讀 取資料的延遲時間，假設第一個讀取要求不是寫回之要 求，故不等待L1寫回信號，而在接收完信號REQ之後的 週期T3，即送出第一個內部讀取要求給記憶體控制電路 122，對於第二個及第三個讀取要求則萣等到確定有無L1 寫回信號之後，在週期T9及T12分別送出第二個及第三 個內部讀取要求給記憶體控制電路122。 當記憶體控制電路122接收到CPU界面電路121送來 之第一個內部讀取要求之後，判斷此讀取要求之位址在記 憶體130之關閉的記憶頁，於兩個週期後的週期T5，送出 預充電、啓動、及讀取命令給記憶體130，記憶體130則 在接到讀取命令後，再經過兩個週期之延遲時間，在週期 T11之後由信號MD送出CPU 110要求之連續4筆資料。記 憶體控制電路122在週期T9接收到第二個內部讀取要求 之後，經判斷是在關閉之記憶頁後，但配合記憶體13ϋ之 控制，於週期Τ1 3才開始由信號CMD分別送出預充電、啓 22 r —·' i I '^本 』 I n.-'I: -11F> Ϊ ,- (請先鬩讀背面之注意事項再填寫本頁) 本紙張尺度適用中S國家標準（CNS ) A4规格（2丨0_.< 297公釐） 經濟部中央標準局員工消費合作社印製 411412 3996twf.doc/008 A7 B7 五、發明説明（>丨） 動、及讀取命令’以控制記憶體130開啓新的記憶頁及讀 取所需之貧料’而記憶體則在週期T19開始送回資料。在 週期TI2 ，記憶體控制電路Π2收到第三個內部讀取要 求’但配合記憶體130之控制，記憶體控制電路122等記 憶體130送出前一個讀取要求之最後第二筆資料時，在週 期T21才送出控制命令給記憶體130,因爲是與前一個讀 取要求在同一個記憶頁，故直接送出讀取命令，而記憶體 130則在兩個週期的延遲時間後的週期T23，開始由信號MD 送出第三個讀取要求的連續4筆資料。 如第8B圖所示’爲本發明之記憶體存取控制裝置及 方法之處理CPU 110送出之讀取要求之時序圖。同樣的， CPU 110在週期ΤΙ、T4、及T7送出連續的3個讀取要求， 當CPU界面電路151接收到第一個讀取要求之後，隨即在 週期T3由信號DADS送出內部讀取要求給記憶體控制電路 152，然後，收到第二個讀取要求後，並不等到CPU 110 送出L1寫回信號，在CPU 110之信號ADS及REQ送出第 二個讀取要求後，隨即在下一個週期T6，由信號DADS送 出內部讀取要求。然後，在收到CPU 110的第三個讀取要 求之後，一樣在隔一個週期的週期T9，由信號DADS送出 內部讀取要求。 當記憶體控制電路152接收到CPU界面電路151送來 之第一個內部讀取要求之後，判斷此讀取要求之位址在記 憶體Π0之未開啓的記億頁，於兩個週期後的週期T5，送 出預充電、啓動、及讀取命令給記憶體Π0，記憶體130 23 本纸張尺度適用中國國家操準（CMS ) A4規格（2丨OX29"?公釐） ^ | 裝—| . ; Γ1τ - - (請先閎讀背面之注意事項再填寫本頁) 經濟部中央橾準局員工消費合作社印聚 411412 λ 7 399€twf.d〇c/ooa_ Β7___ 五、發明説明（) 則於接收到讀取命令後，再經過兩個週期之延遲時間，在 週期T11之後由信號MD送出CPU 110要求之連續4筆資 料。記憶體控制電路152在週期T6接收到第二個內部讀 取要求之後，經判斷是在關閉之記憶頁後’但記憶體130 未完成前一個讀取要求之動作，因此等到週期T13才開始 由信號CMD分別送出預充電、啓動、及讀取命令’以控制 記憶體130開啓新的記億頁及讀取所需之資料，而記憶體 則在週期T19送回所需資料。在週期T9，記憶體控制電路 152收到第三個內部讀取要求，但配合記憶體130之控制， 記憶體控制電路152等記憶體130送出前一個讀取要求之 最後第二筆資料時，在週期T21才送出下一個控制命令給 記憶體130，因爲和第二個讀取要求在同一個記憶頁，因 此記憶體控制電路152直接送出讀取命令給記憶體130, 而記憶體130則在收到讀取命令後的兩個週期的延遲時間 後的週期T23 ’開始由信號MD送出第三個讀取要求的連續 4筆資料。 比較第8A圖及第8B圖之等待CPU送出L1寫回信號 後才讀取資料之作法及本發明之記憶體存取控制裝置及方 法之時序圖，等待CPU送出L1寫回信號後才讀取資料之 作法兀成CPU 110送出之連續3個讀取要求需花費個 週期，而本發明之記憶體存取控制裝置及方法亦同樣花費 28個週期。 ' 請參照第9A圖及第9B圖，其所繪示之時序波形之比 較條件爲由CPU 110送出的連續3個讀取要求中的第一個、 ^^^^1 ^^^^1 1^1^1 —^Kk I a m Hi —^ϋ T (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家榡準（CNS ) A4規格（2!〇乂297公整1 — 3996twf.doc/008 A7 B7 五、發明説明（A ) 第二個、及第三個讀取要求之位址皆在關閉的記憶頁。 ----!--Ί---„---.裝-I t (請先閱讀背面之注意事項再填寫本頁) 如第9A圖所示，CPU 110分別在週期ΤΙ、T4、及T7 由信號ADS及REQ連續送出三個讀取要求。在等待CPU送 出L1寫回信號後才讀取資料之作法中，當CPU界面電路121 接收到由CPU 110送出之連續之讀取要求後，爲了減少讀 取資料的延遲時間，假設第一個讀取要求不是寫回之要 求，故不等待L1寫回信號，而在接收完信號REQ之後的 週期T3，即送出第一個內部讀取要求給記憶體控制電路 122，對於第二個及第三個讀取要求則是等到確定有無L1 寫回信號之後，在週期T9及T12分別送出第二個及第三 個內部讀取要求給記憶體控制電路122。 經濟部中央標準局員工消費合作杜印製 當記憶體控制電路122接收到CPU界面電路121送來 之第一個內部讀取要求之後，.判斷此讀取要求之位址在記 憶體130之關閉的記憶頁，於兩個週期後的週期T5，送出 預充電、啓動、及讀取命令給記憶體130，記憶體Π0則 在接到讀取命令後，再經過兩個週期之延遲時間，在週期 T11之後由信號MD送出CPU 110要求之連續4筆資料。記 憶體控制電路122在週期T9接收到第二個內部讀取要求 之後，經判斷是在關閉之記憶頁後，但配合記憶體Π0之 控制，於週期T1 3才開始由信號CMD分別送出預充電、啓 動、及讀取命令，以控制記憶體130開啓新的記憶頁及讀 取所需之資料，而記憶體則在週期T19開始送回資料。在 週期T12 ，記憶體控制電路122收到第個內部讀取要 求，但配合記憶體130之控制，記憶體控制電路122等記 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2!0X 297公釐） 經濟部中央標準局員工消費合作社印聚 A7 B7 五、發明説明（>〇 憶體130送出前一個讀取要求之最後第二筆資料時，在週 期T21才送出預充電、啓動、及讀取命令給記憶體130， 而記憶體130則收到讀取命令後，在兩個週期的延遲時間 後的週期T27，開始由信號MD送出第三個讀取要求的連續 4筆資料。 如第9B圖所示’爲本發明之記憶體存取控制裝置及 方法之處理CPU 110送出之讀取要求之時序圖。同樣的， CPU 110在週期τι、T4、及T7送出連續的3個讀取要求， 當CPU界面電路151接收到第一個讀取要求之後，隨即在 週期T3由信號DADS送出內部讀取要求給記憶體控制電路 152，然後，收到第二個讀取要求後，並不等到CPU 110 送出L1寫回信號’在CPU 110之信號ADS及REQ送出第 二個讀取要求後，隨即在下一個週期T6，由信號DADS送 出內部讀取要求。然後，在收到CPU 110的第三個讀取要 求之後，一樣在隔一個週期的週期T9，由信號DADS送出 內部讀取要求。 當記憶體控制電路152接收到CPU界面電路151送來 之第一個內部讀取要求之後，判斷此讀取要求之位址在記 憶體130之未開啓的記憶頁，於兩個週期後的週期T5 *送 出預充電、啓動、及讀取命令給記憶體130，記憶體130 則於接收到讀取命令後，再經過兩個週期之延遲時間，在 週期T11之後由信號MD送出CPU 110要求之連續4筆資 料。記憶體控制電路152在週期T6接收到第二個內部讀 取要求之後，經判斷是在關閉之記憶頁後，但記憶體130 26 ---J — Ί.--：---装--------ΪΤ------' « 矗, J - 1 一 - (請先閱讀背面之注意事項再填寫本頁) 本紙张尺度適用中國國家標隼（CNS ) A4规格（210X297公釐） 4-11 - ΠΖΜ ^ >^sv? fz办雜 nt m 5 φτ 1 〇 w opu 11o ^ l· ί s s s ^ ^ Β 1 1npc ® 5 L· 1 3 I u^n s aw i — wn Ai ^ n。资盡钟總 s N Αϋ ^ opc 11。® B r Μ ^ @ i ^ 3 ^ i ® _rtt 3 s 1 ^ i I 5 I i n^c ^ 0 I ^ ® ff- 3 ϋ 1 ^ i , 斗斉u cpu N jl i 麵回i I酬I减I濟0 3 i ί N ϋ ® ϊ X i s ^ s I i ^1¾¾.。 rrb® 骗 9 A I va^ 1 QB I ^ f I cwc 膝圧 r Μ i § i ^ ® sw^ Ϊ i i 1 I I cwu ® s l i 諷回 f_ 薄寐斗 i 费 i t N Ai i ^ ^ cpu iio ® 5 ^ I i w i I s j函讲锻潘；^5雜讅动费谐_猫麵：&蚧策靡 3 1 f 画 i S 。 -H»r ϋ H f Λ ί '讲 3 Φ i .i s 13 0】m _p、i i 130 洫一i 尚 ffla iMxl'^-§ ϋ § wp I ni i § s δ ^ > s 潘进 f_ 薄 md ' I δ 丨i画s 3顺货N 5 ηΜϋ Φ I 5 8 ί ' 13 0 礙 ^Fp di^7 t® Ϊ,, 23 s T19 猫回 o ^ ^ ^ 1 ^ i 3 i 3 3 1 ^ 3 一_| ίβ f rj m 栗 1 5 2 IDIIIIrLl處 3
Λμμι^μΜ 命nae咏3處薩 一 3 〇 N ®莖-13 0 ® B 3 —- i s 1 w, .0 Itb — ®a M I 8 /知B费哉-s ^ 1 ^ ^ Iufflss ^ 3¾ T 1 3 u^m 安搭莖 Illlllcli、i •a總展 >rj 37 A7 B7 411412 3996twf.doc/008 五、發明説明（4) 圖’並且其中第一個讀取要求爲在已開啓之記憶頁，第二 個及第三個讀取要求則皆在不同之記憶頁。 如圖所示，CPU 110在週期Π、T4、及T7送出連續 的3個讀取要求，並且CPU 110於週期8由信號HITM送 出對應於第二個讀取要求之L1寫回信號，而其要寫回記 憶體之資料則在週期T14由信號HD送出，CPU 11〇亦在週 期T11送出對應於第三個讀取要求之L1寫回信號，然後 在週期T19送出要寫回記憶體之資料。當CPU界面電路151 接收到第一個讀取要求之後，隨即在週期T3由信號DADS 送出內部讀取要求給記憶體控制電路152,然後，收到第 二個讀取要求後，並不等到CPU 110送出L1寫回信號， 在CPU 110之信號ADS及REQ送出第二個讀取要求後，隨 即在下一個週期T6，由信號DADS送出內部讀取要求。然 後，在收到CPU 110的第三個讀取要求之後’一樣在隔一 個週期的週期T9，由信號DADS送出內部讀取要求。雖然 CPU界面電路151已根據CPU 110之讀取要求送出內部讀 取要求，但在後來又接收CPU 110之L1寫回信號，因此 在記憶體控制電路152送回第二個讀取要求之最後一筆資 料時，CPU界面電路151根據CPU之L1寫回信號，由信號 MDOFF送出停止信號給記憶體控制電路152。同樣的，CPU 界面電路151根據CPU之第二個L1寫回信號’在記憶體 控制電路152送回第三個讀取要求之最後一筆資料時，由 信號MDOFF送出停止信號給記憶體控制電路U2。 另一方面，記憶體控制電路152接收到第一個內部讀 28 ---„--Ί--:---絮·—-1 (請先閲讀背面之注意事項再填寫本頁) *va 經濟部中央標率局負工消費合作社印裝 本紙張尺度適用中國國家標準（CNS ) A4规格（2SOX297公釐） 3 9 9 6 A7 B7 五、發明説明（勹） 取要求之後，因爲是在已開啓之記憶頁，所以在週期T5 直接送出讀取命令給記憶體130，然後記憶體130在週期 T7由信號.送出CPU U0之第一個讀取要求所要之資料。 當記憶體130送出最後第二個資料時，記憶體控制電路152 按照第二個讀取要求送出預充電、啓動、及讀取命令給記 憶體130，然後記憶體130在週期T15送出資料，但在送 出最後一筆資料時，收到CPU界面電路151之停止信號， 因此將讀出之資料放棄，然後在週期T20送出寫入命令給 記憶體130，將CPU 110送出之資料寫回記憶體Π0。同 樣的在寫入最後第二筆資料之週期T22時，記憶體控制電 路152按照第三個讀取要求在送出預充電、啓動、及讀 取命令給記憶體130，而記憶體在T28送出資料，但在記 憶體130送出最後一筆資料時，記憶體控制電路152收到 CPU界面電路151之停止信號，因此將讀出之資料放棄， 然後在週期T33時，將CPU 110送出之資料寫回記憶體。 請參照第11圖，其繪示CPU 110連續送出之3個讀 取要求中之所有讀取要求皆要寫回記憶體之時序圖，並且 其中第一個讀取要求爲在已開啓之記憶頁，第二個及第三 個讀取要求則皆在不同之記憶頁。 如圖所示，CPU 110在週期ΤΙ、T4、及T7送出連續 的對應於此3個讀取要求，並且CPU 110於週期T5開始 由信號HITM送出3個讀取要求之L1寫回信號，而其要寫 回記憶體之資料則分別在週期T10、T15、及T20由信號HD 送出。當CPU界面電路151接收到第一個讀取要求之後， 29 j P ； —Γ | ’ 裝-~. ： Γ ~Γ1Τ; - 1 (請先閱讀背面之注意事項再填寫本瓦) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 996 996
A7 B7 ‘發明説明（>B / 隨即在週期T3由信號DADS送出內部讀取要求給記憶體控 制電路152，然後，收到第二個讀取要求後，並不等到CPU ^送出寫_號，在CPU 110之信號ADS及REQ送出 第二個讀取要求後，隨即在下一個週期T6，由信號DADS 送出內部讀取荽求。然後’在收到CPU 11〇的第三個讀取 要求之後 樣在隔一個週期的週期T9，由信號DADS送 出內部讀取要求。雖然CPU界面電路151已根據CPU 110 之讀取要求送出內部讀取要求’但在收到CPU 110送出的 Ll寫回丨5號後，CPU界面電路151根據CPU之L1寫回信 號，在記憶體控制電路152送回對應各讀取要求之最後一 筆資料時，如在週期ΤΗ)、T23、及T36，由信號MDOFF送 出停止信號給記憶體控制電路152。 力方面，記憶體控制電路152接收到第一個內部讀 取要求之後，因爲是在已開啓之記憶頁’所以在週期τ5 直接送出續取命令給記憶體130，然後記憶體〖go在週期 Τ7由信號MD送出CPU 110之第一個讀取要求所要之資料， 但在送出最後一筆資料時’收到CPU界面電路送來之停止 信號’因此放棄已讀取之資料，在週期T12送出寫入命令 將CPU 110送出之資料寫回記憶體13〇。當記憶體丨3〇寫 入最後第二個資料時，記億體控制電路152按照第二個讀 取要求送出預充電、啓動 '及讀取命令給記憶體丨30，然 後記憶體130在週期T20送出資料，但在送出最後一筆資 料時’收到CPU界面電路151之停止信號，因此將讀出之 資料放棄，然後在週期T25送出寫入命令給記憶體130， 30 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） n n n It n n n LI n ^. '··* (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印製 3996twf.d〇c/008 A7 B7 五、發明説明（θ) 將CPU 110送出之資料寫回記憶體130。同樣的在寫入最 後第二筆資料之週期T27時，記憶體控制電路152按照第 三個讀取要求在送出預充電 '啓動、及讀取命令給記憶體 130，而記憶體在T33送出資料，但在記憶體130送出最 後一筆資料時，記憶體控制電路152收到CPU界面電路151 之停止信號，因此將讀出之資料放棄，然後在週期T38時， 將CPU 110送出之資料寫回記憶體。 從以上之討論，可知本發明之記憶體存取控制裝置及 方法因爲減少等待CPU送出L1寫回信號之等待時間，因 此可以提昇CPU讀取記憶體資料之效率，而電腦系統在運 作時，其中關於記憶體之運作，大部份是由記憶體讀取資 料’因此提昇記憶體讀取之效率，即可提昇整個電腦系統 之效率。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍內’當可作少許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 n m J1 n -- —Ί I I -n I - -- - n 丁 - , VT ' * ” ：.-°. * (請先閲讀背面之注意事項再填寫本頁) 經濟部中夾標率局員工消費合作社印製 本纸張尺度適用中國國家榡準（CNS ) A4規格（210X297公釐）