TW409385B - Thin film transistor used in semiconductor chip and the manufacture method thereof - Google Patents

Description

40938b 五、發明說明（1) '— - 本發明係提供一種用於半導體晶片之薄膜電阻 製作方法。 ^ ^ 薄膜電阻經常用於半導體的電路設計，因為薄膜電阻 的導電度低，並且其電阻值穩定而不會受溫度改變而影 響。但是當薄膜電阻的電阻層厚度不均勻時，便會產2電 阻值不穩定的情形’進而影響薄膜電阻的功能。 請參考圖一，圖一為習知用於半導體晶片10之薄膜電 阻20的剖面示意圖。習知設於一半導體晶片丨〇表面之薄膜 電阻20包含有一第一介電層12設於半導體晶片1〇之表面 上，二導電層14設於第一介電層12之一預定區域上，一第 二介電層16設於二導電層14之上，其中包含二孔洞分別設 於二導電層14之上側，以及一電阻層18設於第二介電層16 表面之一預定區域内，並填滿二導電層丨4上側之二孔洞。 由於二導電層14之一端分別與電阻層18互相接觸，因此當 半導體晶片10與外界電連接時，二導電層14可以用來作為 電阻層18之電連接線。 ’ 在習知薄膜電阻20的製作過程中，由於二導電層14會 先被ex於第一介電層12之預定區域上，而使半導體晶片1〇 表面產生同度落差，因此當第二介電層16與電阻層18依序 被沈積於半導體晶片10表面上時，便會產生階梯覆蓋 (step coverage)的問題，使電阻層18的沈積厚度不均勻

409385

五、發明說明（2) 而影響製程的品質 二導電層14與電阻 小的區域會產生較 區域則會產生較小 阻層1 8厚度不均勻 。由於電阻層1 8的 層18互相電連接時 大的電阻值，而在 的電阻值，使薄膜 而不穩定。 沈積厚度不均勻，當 ’在電阻層18厚度較 且層18厚度較大的 電阻20之電阻值因電 因此本發明之主认 之薄膜電阻以及其製、在於提供一種用於半導體晶片 因電阻層厚度不均句=方法，可以避免薄膜電阻之電阻值 產生不穩定的情形。 圖示之簡單說明 圖一為習知用於半導 圖二為本發明用於=阳片之薄膜電阻的剖面示意圖。 圖三至圖五為圖二_體晶片之薄膜電阻的剖面示意圖。 圖六至圖八為本^示之薄膜電阻之製作方法的示意圖。 另—實施例之製作方法的示意圖。 圖示之符號說B月 30半導體晶片 3 4電阻層 3 8絕緣層 44、46孔洞 請參考圖二 32介電層 36保護層 40薄膜電阻 4 9 導電層 圖二為本發明用於半導體晶片3〇之薄膜

__409385_ 五、發明說明（3) 電阻40的剖面示意圖。本發明設於一半導體晶片30表面之 薄膜電阻40包含有一介電層32設於半導體晶片30表面上， 一電阻層34設於介電層32表面之一預定區域内，一保護層 36設於電阻層34之上，以及一絕緣層38設於保護層36之 上。保護層36包含有二孔洞46位於電阻層34兩端之上，而 絕緣層38也包含有二孔洞44位於保護層36之二孔洞46上， 使二孔洞44、46上下相互連通而通達至電阻層34兩端之表 面。薄膜電阻40另包含有二導電層49設於二孔洞46、44 内，其頂端突出於絕緣層38表面而其底端分別接觸於電阻 層34表面之兩端，用來作為電阻層34兩端之電連接線。保 護層36是用來保護電阻層34以避免電阻層34受到電漿損害 (plasma damage) ° 清參考圖二至圖五’圖三至圖五為圖二所示之薄膜電 阻40之製作方法的示意圖。本發明薄膜電阻40是製作於半 導體晶片30表面之介電層32上，而介電層32是以蝴磷梦玻 璃（borophosphosilicateb glass，BPSG)所構成。在製 作薄膜電阻40時’首先於介電層32表面之預定區域上形成 以鉻化矽（SiCr )所構成之電阻層34。再以化學氣相沈積 法(chemical vapor deposition )，依序於電阻層 34 表 面形成以氮化石夕（silicon nitride，SiN)所構成之保護 層36 ’以及由氧化石夕（silicon oxide)所構成之絕緣層 38。保護層36是用來保護電阻層34，以避免電阻層34受後 續乾蝕刻製程之影響而造成電漿損害（plasma damage)。 第6頁 一 _40^385 五、發明說明（4) 然後進灯-非等向性乾#刻製程，以去除介電層3 2表面之 預定區域外的電阻層34、保護層36以及絕緣層38，如圖三 所示。 接著於絕緣層38進行—乾㈣製程，以形成二可通達 保護層36之孔洞44，如圖四所示。再對絕緣層38二孔洞 下之保護層36進行-濕蝕刻製程，利用磷酸（札p〇4 )作 ^蝕刻溶液以形成二可通達至電阻層34之孔 ⑽與保護層36之二孔洞44、46上下相互連通，並= ::層34兩端之表面上，如圖五所示。最後於絕緣層38與 保護層36之二孔洞44、46内，各形成一以銘(a—m，、 為主要成分之金屬合金所構成之導電層49，以使二 ::49接觸至電阻層34兩端並使二導電層㈣的了頁端凸出於 ΐ 38的表面，用來作為電阻層34兩端之電連接線，便 I乍元成如圖二所示之薄膜電阻4〇。 在本發明薄膜電阻4〇中 介電層32表面上，而形成厚 電阻40在電連接時不會發生 發明製作電阻層34兩端之孔 乾蝕刻製程，再對保護層36 低薄膜電阻40所需的面積， 極線寬的製程。並且乾蝕刻 36，因此可以避免電阻層μ ’由於電阻層34是設於平坦的 度均勻的電阻層34，因此薄膜 電阻值不穩定的現象。此外本 洞的方法是先對絕緣層3 8進行 進行濕蝕刻製程，可以有效降 因此本發明可以使用在較小問 所形成的孔洞44僅連保護層 受到乾蝕刻製程的影響而造成

第7頁 __409385 ____ 五、發明綱⑸ '' _- 電漿傷害，更維持薄獏電阻4 〇之電阻值的穩定性。本發明 製作薄膜電阻40的方法不但可以製作電阻值穩定的薄膜電 阻4 0 ’還可以使用在較小閘極線寬的製程。 請參考圖六至圖八，圖六至圖八為本發明另—實施例 之製作方法的示意圖。本發明於介電層32表甬的預定區域 上形成電阻層34、保護層36以及絕緣層38後，可以先在介 電層32之預定區域外進行另一乾钮刻製程，以形成二接觸 洞42 (contact hole)，用來作為半導體晶片3〇之元件間 的電連結通道，如圖六所示^然後依照前述之製作方法進 行乾姓刻及濕蝕刻，以形成二可通達至保護層36與電阻層 34之孔洞44、46，如圖七所示。最後在二孔洞44、'46内形 成導電層49時’同時在每個接觸洞42内形成互不相連接之 導電層49，使每個導電層49可以分別經由每個接觸洞42與 半導體晶片30上的元件相互電連接，如圖八所示。 相較於習知薄膜電阻20，本發明用於半導體晶片3〇之 薄膜電阻40以及其製作方法是於平坦的介電層32表面上形 成厚度均勻的電阻層34 ’並分別設於二可通達至保護層36 與電阻層34之孔洞44、46内形成二導電層49，因此形成具 有厚度均勻之電阻層34的薄臈電阻40，可以避免產生電ί且 值不穩定的情形。 以上所述僅為本發明之較佳實施例，凡依本發明申請

$ 8頁 _40¾¾85_ 五、發明說明（6) 專利範圍所做之均等變化與修飾，皆應屬本發明專利之涵 蓋範圍。

第9頁

Claims (1)

1. 409385 """"—— ~ —— ·.. " "^，，^ ~ 六、申請專利範圍 】·—種設於一半導體晶片上之薄膜電阻，其包含有： —介電層，設於該半導體晶片表面； 一電阻層，設於該介電層表面之一預定區威内； 一保護層，設於該電阻層之上，其包含有二以濕餘刻製 程形成之孔洞位於該電阻層兩端之上； —絕緣層，設於該保護層之上，其包含有二以乾钱刻製 程形成之孔洞位於該保護層之二孔洞上’其中該絕緣 層之二孔洞係與該保護層之二孔洞上下相互連通並通 達至該電阻層兩端之表面；以及 二導電層，分別設於該保護層及絕緣層之二孔洞内並觸 接於該電阻層之兩端，用來做為該電陴層兩端之電連 接 其中該保護層係用來保護該電阻層以避免該電阻層受該 乾蝕刻製程之影響而造成電漿損害（plasma damage)。 2. 如申請專利範圍第1項之薄膜電阻，其中該二導電層之 頂.端係凸出於該絕緣層之表面。 3. 如申請專利範圍第1項之薄膜電阻，其中該電阻層係以 銘·化石夕（S i C r )所構成。 4.如申請專利範圍第1項之薄膜電阻，其中該保護層係以 化學氣相沈積法（chemical vapor deposition)所形成 之氮化發（silicon nitride, SiN)所構成。 40JS85 六、申請專利範圍 5. 如申請專利範圍第1項之薄膜電阻’其中該絕緣層係以 化學氣相沈積法所形成之氧化石夕（silicon oxide)所構 成。 6. 如申請專利範圍第1項之薄膜電阻，其中該二導電層均 係以鋁（aluminum，A1)為主要成分之金屬合金所構成。 7·如申請專利範圍第1項之薄膜電阻，其中該介電層係以 硼鱗矽玻璃（borophosphosilicate glass, BPSG)所構 成。 8. —種薄膜電阻的製作方法，該薄膜電阻係製作於一半導 體晶片表面’該半導體晶片表面設有一介電層，該劁作 方法包含有下列步驟： 製作 於該介電層表面之一預定區域之上形成一電阻層、一 保護層以及一絕緣層’該保護層係位於該電阻層之 上，而該絕緣層係位於該保護層之上； 於該絕緣層進行一乾蝕刻製程以形成二可通達至該保 護層之孔洞’該保護層係用來保護該電阻層以避免 該電阻層受該乾触刻製程之影響造成電漿損害； 對該絕緣層二孔洞下之保護層進行一濕蝕刻製程，以 形成二可通達至該電阻層之孔洞；以及 於該絕緣層及保護層之二孔洞内各形成一可觸接至該

   第11頁 409385 六、申請專利範圍 電阻層兩端之導電層，用來做為該電阻層兩端之 連接線。 9.如申請專利範圍第8項之製作方法，其中該預定區域上 之電阻層、保護層以及絕緣層係以下列步驟形成： 於該介電層表面形成該電阻.層； 於該電阻層表面形成該保護層； 於該保護層表面形成該絕緣層；以及 域外之該 進行一非等向性乾蝕刻製程以去除該預定區 電阻層、保護層以及絕緣層。 °° 10.如申請專利範圍第8項之製作方法，其中哮八φ S & 穴τ ϋ介電層係以 硼磷矽玻璃所構成’該電阻層係以鉻化發所構成，該 絕緣層係以化學氣相沈積法所形成之氧化梦所構成Y 而該保護層則係利用化學氣相沈積法所形成之氣化石夕 來構成的。 Π.如申請專利範圍第8項之製作方法，其中該濕餘刻製程 係利用填酸（phosphoric acid，H3p〇4)來做為蝕刻溶 液0 1 2.如申請專利範圍第8項之製作方法， 夂其中該二導電層均 係以is為主要成分之金屬合金所構成

   第12頁