TW408408B - Lithographically defined microelectronic contact structures - Google Patents

Lithographically defined microelectronic contact structures Download PDF

Info

Publication number
TW408408B
TW408408B TW087120731A TW87120731A TW408408B TW 408408 B TW408408 B TW 408408B TW 087120731 A TW087120731 A TW 087120731A TW 87120731 A TW87120731 A TW 87120731A TW 408408 B TW408408 B TW 408408B
Authority
TW
Taiwan
Prior art keywords
item
patent application
scope
layer
electronic component
Prior art date
Application number
TW087120731A
Other languages
English (en)
Inventor
David V Pedersen
Igor Y Khandros
Original Assignee
Formfactor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Formfactor Inc filed Critical Formfactor Inc
Application granted granted Critical
Publication of TW408408B publication Critical patent/TW408408B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Description

408408 _案號87120731_年月曰 修正_ 六、申請專利範圍 1 3 .如申請專利範圍第1項之方法,其中:罩幕材料層具 有在大約5 0微米與2 0 0微米之間的厚度。 1 4.如申請專利範圍第1項之方法,其中在罩幕層中的開 口包括:在電子組件的表面上之一區域,它可能包括一些 或所有端子,具有一個大約1 〇,〇 〇 〇到大約4 2,0 0 0平方微米 的面積。 1 5 .如申請專利範圍第1項之方法,其中在罩幕層中的開 口包括:在電子組件的表面上之一區域,它可能包括一些 或所有端子,並足以牢固最後接觸結構。 1 6.如申請專利範圍第1 1項之方法,其中:傾斜區具有 在大約6 0度與大約7 5度之間的平均角度。 1 7.如申請專利範圍第6項之方法,其中··突出元件突出 距罩幕層在大約5 0微米與1 7 5微米之間。 1 8.如申請專利範圍第6項之方法,其中:突出元件具有 在大約1 2 5微米與大約3 7 5微米之間的底部尺寸。 1 9.如申請專利範圍第1項之方法,其中:種晶層具有在 大約1 0 0 0埃(A)與4 2 0 0埃之間的厚度。 2 0 .如申請專利範圍第1項之方法,其中:種晶層包括金 層,它具有大約2 5 0 0到大約4 2 0 0埃的厚度。 2 1 .如申請專利範圍第1項之方法,其中:種晶層包括銅 層,它具有大約1 0 0 0到大約3 0 0 0埃的厚度。 2 2.如申請專利範圍第2項之方法,其中:初始導電層具 有大約3000埃與大約6000埃之間的厚度。 23.如申請專利範圍第2項之方法,其中:初始導電層包
O:\56\56213-960330.ptc 第66頁 408408 _案號87120731_年月曰 修正_ 六、申請專利範圍 括一種鈦和鹤的合金。 2 4 .如申請專利範圍第2項之方法,還包括:將第二導電 層沉積在初始導電層上。 2 5 .如申請專利範圍第2 4項之方法,其中:第二導電層 是金層,它具有在大約2500埃與大約4500埃的厚度。 2 6 .如申請專利範圍第1項之方法,其中罩幕材料包括一 種選自:由聚醯胺,酚醛清漆(Novo lac)樹脂,以及光敏 抗餘劑所組成之組群的材料。 2 7.如申請專利範圍第1項之方法,其中:開口具有側 壁,而種晶層則實質上覆蓋著側壁。 2 8.如申請專利範圍第1項之方法,其中:開口具有側 壁,而種晶層則只是部份覆蓋著侧壁。 2 9 .如申請專利範圍第1項之方法’,其中利用一種選自: 由濺鍍,化學蒸汽沉積法,物理蒸汽沉積法,以及電子束 沉積法所組成之組群的方法來沉積種晶層。 3 0.如申請專利範圍第1項之方法,其中:利用電解電鍍 來沉積整層導電材料。 3 1 .如申請專利範圍第1項之方法,其中利用一種選自·· 由電解電鍍,無電鍍,化學蒸汽沉積法,物理蒸汽沉積 法,一種涉及沉積出自於水溶液之材料的方法,以及一種 造成因液體或固體之先驅物感應分解而產生之材料的方法 所組成之組群的方法來沉積整層導電材料。 3 2.如申請專利範圍第1項之方法,其中:整層導電材料 包括鎳。
O:\56\56213-960330.ptc 第67頁 408408 _案號87120731_年月曰 修正_ 六、申請專利範圍 3 3 .如申請專利範圍第1項之方法,其中整層導電材料包 括一種選自:由鎳,銅,始,鐵,金,銀,翻族元素,貴 金屬,半貴金屬,飽族元素,鶴,以及銦所組成之組群的 材料。 3 4.如申請專利範圍第1項之方法,進一步包括:在電子 組件的端子與離開此端子處而安置的電子組件表面上之一 遠距端子之間形成一導電組件,然後將具有開口的罩幕層 沉積在遠距端子而不是原端子的上方,並且根據在罩幕層 中的開口 ,進一步沉積種晶層和一整層,以接觸遠距端 子。 3 5.如申請專利範圍第1項之方法,還包括:製造一個分 離末端結構,並且將它永久性地接合到接觸結構,以製作 一第二改良式接觸結構。 3 6.如申請專利範圍第1項之方法,進一步包括:製造一 個被連接到分離頂端結構的間隔柱結構’並且將間隔柱結 構接合到接觸結構,以製作一種第三改良式接觸結構。 3 7.如申請專利範圍第1項之方法,其中:電子組件是一 種半導體元件。 3 8.如申請專利範圍第1項之方法,其中:電子組件是尚 未和晶圓離異的一種半導體元件。 3 9.如申請專利範圍第1項之方法,其中電子組件是選 自:由半導體元件,記憶體元件,半導體晶圓之一部份, 一完整半導體晶圓,空間變換器,陶瓷元件,探測卡,晶 片載體,以及插座所組成之組群。
O:\56\56213-960330.ptc 第68頁 408408 _案號87120731_年月曰 修正_ 六、申請專利範圍 4 0 .如申請專利範圍第1項之方法,其中:種晶層的底部 區和端子有實體接觸。 4 1 .如申請專利範圍第1項之方法,其中:種晶層的底部 區雖然距離端子而位移,但是和端子有電接觸。 4 2 . —種導電材料的接觸結構,包括: 連接到一種電子組件之一底部區,該電子組件具有一 表面和鄰接表面之一端子; 一主體區,遠離表面而位移,並連接到底部區; 底部區和主體區各自包括導電材料; 藉此,將接觸結構牢固到電子組件並電連接到端子, 且其中:底部具有實質上形成一種部份漏斗式結構的側 歸 〇 4 3.如申請專利範圍第4 2項之接觸結構,進一步包括主 體區,它包括一近似圓形區,該區具有一内曲線,其近似 圓形之内徑小於具有一近似圓形外徑的外曲線,而内徑的 中心點會適當地偏移外徑的中心點則使得可以近似圓形的 區域勾勒出一彈性構件的輪廓。 4 4.如申請專利範圍第4 2項之接觸結構,進一步包括一 末端區,它連接到主體區,並且突離出主體區及電子組件 的表面,並電連接到端子。 4 5 .如申請專利範圍第4 2項之接觸結構,其中:主體區 近似平行於電子組件的表面,並且距離該表面而位移。 4 6 .如申請專利範圍第4 5項之接觸結構,其中:至少是 主體區的一部份會距離電子組件的表面而位移了在125微
O:\56\56213-960330.ptc 第69頁 408408 案號 87120731 曰 修正 六、申請專利範圍 米與5毫米之間的距離。 4 7.如申請專利範圍第4 5項之接觸結構,其中:至少是 主體區的一部份會距離電子組件的表面而位移了在5 0微米 與2 0 0微米之間的距離。 4 8 .如申請專利範圍第4 2項之接觸結構,還包括:在被 連接底部區與主體區之間的傾斜區。 4 9 ·如申請專利範圍第4 2項之接觸結構,其中:將底部 區連接到電子組件的表面,它可能包括一些或所有端子, 並具有大約1 0,0 0 0到大約4 2,0 0 0平方微米的面積。 5 0.如申請專利範圍第4 2項之接觸結構,其中:將底部 區連接到電子組件的表面,它可能包括一些或所有端子, •並具有至少一個足以牢固接觸結構的區域。 5 1 .如申請專利範圍第4 8項之接觸結構,其中:傾斜區 具有在大約60度與大約75度之間的平均角度。 5 2.如申請專利範圍第44項之接觸結構,其中:頂端區 突出距遠離電子組件之表面的主體區在大約5 0微米與1 7 5 微米之間。 5 3 .如申請專利範圍第4 4項之接觸結構,其中:頂端區 具有在大約1 2 5微米與大約3 7 5微米之間的底部寬度,通常 是平行於電子組件之表面而測得的。 5 4.如申請專利範圍第4 2項之接觸結構,其中:底部具 有實質上形成一種完全漏斗式結構的側壁。 5 5 ·如申請專利範圍第4 2項之接觸結構,其中:導電材 料包括鎳。
O:\56\56213-960330.ptc 第70頁 408408 _案號87120731_年月日 修正_ 六、申請專利範圍 5 6.如申請專利範圍第4 2項之接觸結構,其中導電材料 包括一種選自:由鎳,銅,鈷,鐵,金,銀,鉑族元素, 貴金屬,半貴金屬,纪族元素,鎢,以及翻所組成之組群 的材料。 5 7 .如申請專利範圍第4 2項之接觸結構,還包括: 鄰接電子組件之表面之一遠距端子;以及 將遠距端子連接到電子組件之端子之一導電組件; 其中將底部區牢固到並連接到至少是遠距端子的一部 份,進而電連接到電子組件之端子。 5 8 .如申請專利範圍第4 2項之接觸結構,其中:電子組 件是一種半導體元件。 5 9 .如申請專利範圍第4 2項之接觸結構,其中:電子組 件是已經和晶圓離異的一種半導體元件。 6 0 .如申請專利範圍第4 2項之接觸結構,其中電子組件 是選自:由半導體元件,記憶體元件,半導體晶圓之一部 份,一完整半導體晶圓,空間變換器,陶瓷元件,探測 卡,晶片載體,以及插座所組成之組群。 6 1 .如申請專利範圍第4 2項之接觸結構,還包括:將一 分離頂端結構永久性接合到接觸結構,以製作一種第二修 改式接觸結構。 6 2 ·如申請專利範圍第6 1項之接觸結構,進一步包括: 將一種間隔柱結構連接到分離頂端結構並接合到接觸結 構,以製作一種第三修改式接觸結構。 63. —種藉由提供在其上具有第二端子的第二電子組件
O:\56\56213-960330.ptc 第71頁 408408 案號87120731 年月日 修正 圍 範 利 專 .請 中 如 用 使 以 加 子 端二 第 到 觸 接 構 圍結懷觸 利· 表接 青"將 、並 六 法 方 的 構 結 觸 接 之 項 2 4 第 現 實 括 包 步一 進 法 方 之 項 3 6 第 圍 範 利 專 請 中 如 4 6 在 現 實 便 以 接 ii 力 壓。 種接 一連 Ιον 間的 之間 子之 端子 二端 第二 與第 構與 結子 觸端 接一 在第 進 法 方 之 項 3 6 第 圍 範 利 專 請! 申構 D結 士蜀 • 角 65接 在 現 實 括 包 步 的 間 之 一 子子夂備 端端W準 二二製構 第第來結 與與ffl觸 子t接 種端一供 1 ·以 第66壁 在 側 接 *-gc il 性 久 永 種 以 現 實 之纟 中括 口包 3法 之方 。中該 接層, 連'4法 勺 勺 6幕6 ㈤罩帛 之一之 斜 傾 底材 基幕 一罩 供一 提將 層中 f L- I 料層彳 料 材 幕 罩 在 專 請 申 如 上 底 基 到 塗 敷 ο一 之 壁 側 斜 傾 有 具 成 形 對 是 料 材 幕 罩 中 其 法 方 之 項 6 6 第 圍 以面 ,表 上一 面第 表距 一在 第是 的約 底大 基面 到表 塗該 敷, 層面 料表 材二 幕第 罩的 將層 並料 ,材 的幕 敏罩 靈得 光獲 之 面 表 1 第 於 行 平 有 具 到 光 :曝 括區 包一 還第 法的 方層 該料 ,材 處幕 離罩 距將 段 有 第 第量 之 面 表 1 第 於 行 平 有 •,具 度到 罙光 第區 的二 彡第 n^> ο 白 S1層 en料 lm材 (d幕 元罩 次將 測次 乃二 此第 ,的 淺面 還表 度一 深第 一於 第行 比平 度而 深, 二面 第表 ,二 度第 深的 二層 第料 的材 元幕 次罩 層 及料 以材 •,幕 元罩 次除 一去 第中 的區 面光 表曝一已 第二 於第 行和 平一 於第 大從 則 元
O:\56\56213-960330.ptc 第72頁 408408 _案號87120731_年月曰 修正_ 六、申請專利範圍 藉此,在罩幕材料層上作一步階式開口 ,該開口在其 最深範圍處比在第二表面處還窄。 6 8.如申請專利範圍第6 6項之方法,其中:針對不同深 度的許多曝光量,各自具有平行於第一表面之一對應的面 積,該面積隨著對應的較淺深度而遞增地變大些,藉此, 從諸多已曝光區中去除罩幕材料層,因而形成一種具有通 常是傾斜側壁的開口。 6 9.如申請專利範圍第6 6項之方法,其中:用來準備一 種通常是傾斜側壁的製程會留下距離平滑斜面有一些不連 續性,該方法還包括加熱回流該罩幕材料層,以減輕至少 有一些不連續性。 7 0. —種用來製造在一罩幕材料層中之開口中之一傾斜 側壁以供接觸結構準備之用的方法,該方法包括: 提供一基底; 將一罩幕材料層敷塗到基底上; 在罩幕材料層中形成一開口 ,該開口具有一側壁; 加熱回流在開口區中的罩幕材料層,使得開口的側壁 變得更傾斜。 7 1 . —種用來製造在一罩幕材料層中之開口中之一傾斜 側壁以供接觸結構準備之用的方法,該方法包括: 提供一基底,該基底具有一表面; 將一罩幕材料層敷塗到基底的表面上; 以遞變角度方式來曝光罩幕材料層,使得在罩幕材料 層中的最深處的曝光具有平行於基底表面之一次元,該面
O:\56\56213-96033O.ptc 第73頁 408408 惠87120731_年月 申請專利範圍 積〗=在罩幕材料層之最淺處曝光中的曝光次元;以及 處通常^ ^ ^光罩幕材料層,以形成一種較接近基底表面 处遇节疋較窄的開口。 叫 暮7姑2·杜W請專利範圍第71項之方法,還包括:改變在罩 幕材枓層中之不同深度處的曝光強度。 -在罩 曝光罩°蓋申从請專利範圍第71項之方法,還包括:改變用來 光,而較《 = 用ΐ得較窄圖案都被用來較深處曝 7 4 λ /圖案則都破用來較淺處曝光。 在開口 °肉申其請專利範圍第68項或第71項之方法 槿杜沾给/成種成形構件(shaped member) 構件的第一部份祐p/4 I + J 部份則通常遵昭在=表面’而成形 75如申姓直幕材料層中之開口的形成 材料層而\δϋ圍第74項之方法,還包括 76. —種且有/莫到从基底的表面之一成形構件。 種圖案,的、子罩二材包料括層,該層具有諸多傾斜開口的一 i Hi件’它具有一表面; 罩幕材料層; 任旱幕材料層φ 并々 開口都具有至少一個傾二夕開口士,許多開口中至少有幾作 於近似垂直的平均…、貝1壁,δ亥傾斜側壁具有一種不芦 π , & 用度。 、 ^ 7 ·如申請專利簕囹 壁是處在距離垂直 6項之電子組件,其中··傾斜側 78如由嗓番 面大約60到75度的平均角度。 78.如申清專利範圍第π項之電子組件,角其度中電子組件 六 曰 修正 還包括: 使得成形 去除罩幕
408408 案號87120731 年月日 修正 圍 範 利 專 請 申 六 件器 元換 體變 憶間 記空 件元 元晶 體體 導導 半半 由全 :完 自一 選, 是份 β— it口 一測 之探 一11], 晶件 體元 導瓷 半陶 卡 晶 體用 載種括 片.包 所 座 及 以 群 組 之 成 法 方 的 構 結 觸 接一 之 區 斜 傾 - 有 具 作 製 來 件之 aaLl 子 子組 一^6-L 種 的電 一 口離 的 開遠 子 一與 端 之面 一 子表 之 端的及 面 接件以 表 鄰組; 接 有子區 鄰 具電斜 和 在在傾 面 塗種的 表 敷一間 一 層括之 有 幕包面 具 罩口表 供 一開的 法提 將該層 方 ·, ,幕 該 件 上罩 份是 部少 一至 之在 子塗 端敷 是且 少並 至, 在區 塗部 敷底 層一 積之 體層 大積 一體 之大 料成 材形 性以 彈, 將方 上 的 因以 區區 體體 主主 一和 之區 層部 積底 體接 大連 成而 形份 Λ R— J^it口- 方之 上區 的斜 份傾 部是 一少 之至 層著 幕沿 罩此 以 而 係 關 定 固 ► it 種一 照 依 並。 子構 端結 到觸 接接 連的 式底 方基 氣到 電接 以連 種式 一方 成械 形機 第 圍 範 利 專 青 構 結 觸 接 後 最 放 言釋 中f 以 如 層 80幕 罩 法 方 之 項 第 圍 範 利 專 請 中 如 法 方 之 項 層 晶 種一 積 沉 就 前 之 層 積 .體 81大 塗 進 進 除 去 括 包 步 括 包 步 敷 在 少 至 著 接 il 層 晶 種 該 在區 積體 沉主 且一 並之 ? 層 區晶 立口種 底成 一形 之以 層, 晶方 種上 成的 形份 以部- 份之 部層 一幕 的罩 子是 端少 是至 之 區 斜 傾 是 少 至 著 沿 此 因 區 體 主 和 區 部 底 接 ^gc 而 份 部 進 法 方 之 項 IX 8 第 圍 範 利 專 請 申 如 括 包 步 案 圖
O:\56\56213-960330.ptc 第75頁 408408 _案號87120731_年月曰 修正_ 六、申請專利範圍 設計種晶層以界定一種彈性構件之一輪廓。 8 3.如申請專利範圍第7 9項之方法,進一步包括:藉由 一種具有一個或更多個開口的蔭罩,利用沉積種晶層來圖 案設計種晶層,以界定所需種晶層的形狀。 8 4.如申請專利範圍第7 9項之方法,進一步包括:圖案 設計種晶層之主體區以包括一近似圓形區,該區具有近似 圓形之一内内曲線,它具有一内徑,該區並具有近似圓形 之一外曲線,它具有一外徑,外徑大於内徑,其中内徑的 中心點會適當地偏離外徑的中心點,使得可以近似圓形的 區域勾勒出一彈性構件的輪廓。 8 5.如申請專利範圍第7 9項之方法,進一步包括:在罩 幕層上安置一突出元件,然後將大體積層沉積得至少部份 覆蓋著突出元件,因而提供一種比大體積層沉積的其它部 份距離電子組件還移離得更遠的導電區。 8 6 .如申請專利範圍第7 9項之方法,其中:大體積層的 主體區近似平行於電子組件的表面,並且距離該表面而位 移。 8 7.如申請專利範圍第8 6項之方法,其中:主體區距離 電子組件的表面而位移了在大約5 0微米與2 0 0微米之間的 距離。 8 8.如申請專利範圍第7 9項之方法,其中:傾斜區具有 在大約60度與大約75度之間的平均角度。 8 9.如申請專利範圍第8 5項之方法,其中:突出元件突 出距離罩幕層在大約5 0微米與1 7 5微米之間。
O:\56\56213-960330.ptc 第76頁 408408 _案號87120731_年月曰 修正_ 六、申請專利範圍 9 0 .如申請專利範圍第8 1項之方法,其中··種晶層包括 金層,它具有大約2500到大約4200埃的厚度。 9 1 .如申請專利範圍第8 1項之方法,其中:種晶層包括 銅層,它具有大約1 0 0 0到大約3 0 0 0埃的厚度。 9 2.如申請專利範圍第7 9項之方法,其中:利用電解電 鍍來沉積整層導電材料。 9 3.如申請專利範圍第7 9項之方法,其中利用一種選 自:由電解電鍍,無電鍍,化學蒸汽沉積法,物理蒸汽沉 積法,一種涉及沉積出自於水溶液之材料的方法,以及一 種造成因液體或固體之先驅物的感應分解而產生之材料的 方法所組成之組群的方法來沉積整層導電材料。 9 4.如申請專利範圍第7 9項之方法,其中整層導電材料 包括一種選自:由鎳,銅,始,鐵,金,銀,翻族元素, 貴金屬,半貴金屬,鈀族元素,鎢,以及鉬所組成之組群 的材料。 9 5 ·如申請專利範圍第7 9項之方法,還包括:在電子組 件的端子與離開端子處而安置的電子組件表面上之一遠距 端子之間形成一導電組件,然後將具有開口的罩幕層沉積 在遠距端子而不是原端子的上方,並且根據在罩幕層中的 開口,進一步沉積種晶層和一整層,以接觸遠距端子。 9 6 .如申請專利範圍第7 9項之方法,其中:電子組件是 一種半導體元件。 9 7.如申請專利範圍第7 9項之方法,其中電子組件是選 自:由半導體元件,記憶體元件,半導體晶圓之一部份,
O:\56\56213-960330.ptc 第77頁 408408 _案號87120731_年月曰 修正_ 六、申請專利範圍 一完全半導體晶圓,空間變換器,陶瓷元件,探測卡,晶 片載體,以及插座所組成之組群。 9 8. —種導電材料的接觸結構,包括: 連接到一種電子組件之一底部區,該電子組件具有一 表面和鄰接表面之一端子; 一主體區,遠離表面而位移,並連接到底部區; 一傾斜區,被連接到底部區和連接到主體區,因而形 成底部區和主體區中之一或兩者的一部份; 底部區和主體區各自包括導電材料; 藉此,將接觸結構牢固到電子組件並電連接到端子, 且其中:底部具有實質上形成一種部份漏斗式結構的侧 后衰〇 9 9.如申請專利範圍第9 8項之接觸結構,還包括主體 區,它包括一近似圓形區,其中具有一近似圓形之内徑之 内曲線其是小於具有一外徑之近似圓形的外曲線,而内徑 的中心點會適當地偏移外徑的中心點,使得可以近似圓形 的區域勾勒一種彈性構件的輪廓。 1 0 0 .如申請專利範圍第9 8項之接觸結構,還包括一頂端 區,它連接到主體區,並且突離出主體區及電子組件的表 面,並電連接到端子。 1 0 1 .如申請專利範圍第9 8項之接觸結構,其中··主體區 近似平行於電子組件的表面,並且距離該表面而位移。 1 0 2 .如申請專利'範圍第9 8項之接觸結構,其中:將底部 區連接到電子組件的表面,它可能包括一些或所有端子,
O:\56\56213-960330.ptc 第78頁 408408 案號 87120731 Λ_Ά 曰 修正 六、申請專利範圍 並具有至少一 10 3.如申請 具有在大約6 0 1 0 4 .如申請 區突出距遠離 1 7 5微米之間 1 0 5 .如申請 料包括鎳。 1 0 6 .如申請 包括一種選自 貴金屬 的材料 107. 鄰 將 其 份,進 108. 件是一 109. 是選自 份,一 卡 5 晶 110. ,半貴 0 如申請 接電子 遠距端 中將底 而電連 如申請 種半導 如申請 :由半 完全半 片載體 在一種 個足以牢固接觸結構的區域。 專利範圍第9 8項之接觸結構,其中:傾斜區 度與大約7 5度之間的平均角度。 專利範圍第1 0 0項之接觸結構,其中:頂端 電子組件之表面的主體區在大約5 0微米與 專利範圍第9 8項之接觸結構,其中:導電材 專利範圍第9 8項之接觸結構,其中導電材料 :由鎳,銅,始,鐵,金,銀,錄族元素, 金屬,飽族元素,鶴,以及錮所組成之組群 專利範圍第9 8項之接觸結構,還包括: 組件之表面之一遠距端子;以及 子連接到電子組件之端子之一導電組件; 部區牢固到並連接到至少是遠距端子的一部 接到電子組件之端子。 專利範圍第9 8項之接觸結構,其中:電子組 體元件。 專利範圍第9 8項之接觸結構,其中電子組件 導體元件,記憶體元件,半導體晶圓之一部 導體晶元,空間變換器,陶瓷元件,探測 ,以及插座所組成之組群。 以石版印刷方式界定的接觸結構中,一種用
O:\56\56213-960330.ptc 第79頁 408408 案號 87120731 年 月 曰 修正 六、申請專利範圍 來界定底部材料層上之 將一突出區定位在 形成一種接觸結構 覆蓋底部材料層的某個 1 1 1 .如申請專利範圍 接觸結構之後就去除底 1 1 2 .如申請專利範圍 接觸結構之後就去除突 1 1 3 .如申請專利範圍 是一種能夠以石版印刷 1 1 4.如申請專利範圍 組件,在其上牢固底部 1 1 5 .如申請專利範圍 電子組件加以牢固接觸 1 1 6 .如申請專利範圍 方法來形成接觸結構: 個部份,並覆蓋底部材 於種晶層位置之一大體 1 1 7.在一種以石版印 物包括: 一底部組件;以及 在底部組件上之一 1 1 8.如申請專利範圍 組件,相對於電子組件 一隆 底部 ,以 部份 第1 1 部材 第1 1 出元 第1 1 方式 第11 材料 第1 1 結構 第11 敷塗 其中:底部材料 計的罩幕材料。 起區域的方法,該方法包括: 材料層上; 覆蓋突出元件的某個部份,並 〇 0項之方法,還包括:在形成 料層。 0項之方法,還包括:在形成 件。 0項之方法 加以圖案設 0項之方法,還包括:一電子 層。 0項之方法,還包括:相對於 0項之方法,還包括藉由以下 一種晶層以覆蓋突出元件的某 料層的某個部份,然後再形成適應 積材料層。 刷方式界定的接觸結構中,一種產 突出區。 第117項之產物,還包括:一電子 加以牢固並電連接到電子組件的底
O:\56\56213.960330.ptc 第80頁 408408 _案號 87120731_年月曰 修正_ 六、申請專利範圍 部組件。 1 1 9 .如申請專利範圍第1 1 8項之產物,其中··突出區是 離開底部組件而延伸以及離開電子組件而延伸之一接觸 區〇
O:\56\56213-960330.ptc 第81頁
TW087120731A 1998-02-26 1998-12-14 Lithographically defined microelectronic contact structures TW408408B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US3247398A 1998-02-26 1998-02-26

Publications (1)

Publication Number Publication Date
TW408408B true TW408408B (en) 2000-10-11

Family

ID=21865128

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087120731A TW408408B (en) 1998-02-26 1998-12-14 Lithographically defined microelectronic contact structures

Country Status (1)

Country Link
TW (1) TW408408B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7189077B1 (en) 1999-07-30 2007-03-13 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7189077B1 (en) 1999-07-30 2007-03-13 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
US7524194B2 (en) 1999-07-30 2009-04-28 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours

Similar Documents

Publication Publication Date Title
TW471149B (en) Semiconductor device, process for producing same, carrier substrate and process for producing same
TW558929B (en) Flip chip type semiconductor device and method for manufacturing the same
TWI244742B (en) Fan out type wafer level package structure and method of the same
TW434856B (en) Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
KR101466252B1 (ko) 미세 피치 마이크로 접촉부 및 그 형성 방법
TWI305021B (en) Semiconductor device and manufacturing method of the same
TW200920211A (en) Printed circuit board and method of production of an electronic apparatus
JP6792374B2 (ja) チップ部品およびその製造方法、ならびに、チップ部品を備えた回路モジュール
TWI284396B (en) Semiconductor component
JP2008283131A (ja) 多層配線板およびその製造方法並びにプローブ装置
TW200839987A (en) Wiring substrate and manufacturing method thereof
TW412851B (en) Method for manufacturing BGA package having encapsulation for encapsulating a die
TW408408B (en) Lithographically defined microelectronic contact structures
JP2004227918A (ja) Fpc接続用マイクロコネクタ及びその製造方法
TW201242447A (en) Single layer BGA substrate process
TW200824259A (en) Piezoelectric oscillator and method of manufacturing the same
US6667627B2 (en) Probe for inspecting semiconductor device and method of manufacturing the same
TW497188B (en) Wiring circuit board having bumps and its manufacturing method
US20110272799A1 (en) Ic chip and ic chip manufacturing method thereof
US20110254152A1 (en) Chip structure, chip bonding structure using the same, and manufacturing method thereof
TWI272044B (en) Electric contact structure body and method for preparing same
TWI301649B (en) Bga package and manufacturing method thereof
JP6762871B2 (ja) 平坦化によってはんだパッド形態差を低減する方法
TW426923B (en) Bonding wire board
JPH02267941A (ja) 突起電極の形成方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees