TW402843B - Voltage sense circuit with low power dissipation - Google Patents

Description

經满部中央標準局貝工消费合作社印聚

40284S 五、發明説明（u 本發明係有關於半導艎積體電路技術，特別是有關 於一種可應用於積體電路内感測供應電壓之電壓感測電 路。 在半導體積體電路中’常會利用電壓感測電路偵測 輸入電壓源昇壓或降壓的變化，據以做相應之控制。當 於昇壓的過程裡，係由電壓感測電路接收一輸入電壓電 路（來自供應電壓源）’假若輸入電壓信號超過既定的臨限 值’則此電壓感測電路會輸出一致能（enable)信號；而在 輸入電壓信號尚未超過既定臨限值之前，此電壓感測電 路則輸出一禁能（disable)信號，以避免積體電路内核心電 路因電壓準位不足或雜訊干擾等因素肇致不確定位準狀 態。當於降壓的過程裡’假若輸入電壓信號降低至既定 臨限值以下時，則由電壓感測電路輸出禁能信號，禁制 積體電路内核心電路之操作，以避免因電壓準位不足或 雜訊干擾等因素所可能肇致之不確定狀態。 習知之電壓感測電路設計，會在電路操作時呈現相 當大的耗散功率，故不利於低功率產品（諸如：筆記型電 腦、個人數位助理等等）的應用。因此，美國專利第 5,181，187號提出一種低功率電塵感測電路，即如第1圖 所示。請參照第1圖，習知之低功率電壓感測電路包括 :二PMOS電晶體10和13、一第一參考電壓源u、一 降壓電路12、一 NMOS電晶體14、以及一第二參考電 壓源15。 此PMOS電晶體10以其一源/汲極接收一輸入電壓 3 本紙張只「度適用中國國家標準（CNS ) A4規格（2!0X297公釐） ' " (請先閲讀背面之注意事項再填寫本頁)

'•IT 婢 經满部中央標隼局負工消費合作社印聚 A7 402843__B7_ 五、發明説明（2) 信號Vcc ’以另一源/汲極連接至感測點丨7輸出感測信號 vSEN、以及以閘極連接至第一參考電壓源u。降壓電路 12係接收輸入電壓信號Vcc後，產生一降壓信號Vi。 PMOS電晶體13以其一源/沒極擒收降壓信號、以另 一源/汲·極連接NMOS電晶體14的閘極、以及以其閘極 連接至第一參考電壓源11。NMOS電晶體14則以其一 源/汲極連接感測點17、以及以另一源/没極連接至第二 參考電壓源15。 如第1圖所示，根據美國專利第5,181,187號案之實 施例中’第一參考電壓源11與第二參考電壓源15均可 提供接地電位，而降壓電路12可以是由一 pm〇S電晶體 16所構成’此PMOS電晶體16係以其源/汲極之一者與 閘極耦接，而以另一源/沒極連接接收電壓信號Vcc。 然而，第1圖所示之感測電路雖可藉由調整PM〇S 電晶體10與NMOS電晶體14之通道寬/長比來降低直流 (DC)電流’藉以減少全般感測電路的功率耗散，但是， 此習知感測電路最少也得採用四個電晶體。 因此，本發明之一目的，在於提供一種感測電路， 最少僅需以三個電晶體便可建構而得，故可降低功率耗 散、亦可減省感測電路所需佔用的佈局面積。 為能獲致上述目的’本發明可藉由提供一種感測電 路來完成。根據本發明之感測電路包括：一感測點、一 第一型電晶體、一類似二極體降壓電路、一第一參考電 壓源、一第二型電晶體、以及一第二參考電壓源。第一 ___4 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)

經漪部中央標车局員工消費合作社印繁 40284ο ΑΊ - —~~~______Β7 _ 五、發明説明（3) 型電晶體係以其一源/汲極接收一輸入電壓信號、以其另 一源/汲極連接感測點。類似二極體降壓電路係接收輸入 電壓信號後產生一降壓信號。第一參考電壓源與第二參 考電壓源，分別連接至第一型電晶體閘極與第二型電晶 體之一源/極極。第二型電晶體以其另一源/汲極連接感測 點’並以其閘極接收降壓信號。 根據本發明，係以類似二極體降壓電路同時兼具降 壓和限流之用，故最少需以三個電晶體便可建構得感測 電路因此可降低功率耗散、亦可減省感測電路所需佔用 的佈局面積β 為讓本發明之上述和其他目的、特徵、和優點能更 明顯易僅，下文特舉一較佳實施例，並配合所附圖式， 作詳細說明如下： 圖示之簡單說明： 第1圖係顯示習知一感測電路的電路圖；以及 第2圖係顯示根據本發明感測電路一較佳實施例的 電路圖。 符號說明： 10〜PMOS電晶體；U〜第一參考電壓源；12〜降壓 電路；13〜PMOS電晶體；14〜NMOS電晶體；15〜第二 參考電壓源；16〜PMOS電晶體；17〜感測點；2〇〜第一 PMOS電晶體·’ 21〜第一參考電壓源；22類似二極體降 壓元件；；23〜NMOS電晶體；24〜第二參考電壓源；乃〜 第一 PMOS電晶雜；以及，26〜感測點。 _____5_ 本紙張尺>1適财關家標率（CNS M4娜（210X297公瘦) --- (請先閱讀背面之注意事項再填寫本頁)

、1T 縝 經濟部中央標率局貝工消費合作社印製 402843_B7__ 五、發明説明（4) 實施例： 請參照第2圖，所示為根據本發明感測電路一較佳 實施例的電路圖。如第2圖所示，根據本發明一較佳實 施例之感測電路包括：一 PMOS電晶體20、一第一參考 電壓源21、一類似二極體（diode-like)降壓電路22、一 NM0S電晶體23、以及一第二參考電源24。 此PMOS電晶體20以其一源/汲極接收一輸入電壓 信號Vcc、以另一源/汲極連接至感測點26輸出感測信號 VSEN、以及以閘極連接至第一參考電壓源21。類似二極 體降壓電路22係接收輸入電壓信號Vcc，產生一降壓信 號V2。NMOS電晶體23則以其一源/汲極連接感測點26 、以另一源/汲極連接至第二參考電壓源24、以及以閘極 連接至類似二極體降壓電路22，換言之，NM0S電晶體 23之閘極係由降壓信號V2所控制。 由於第一參考電壓源21與第二參考電壓源24基本 上是分別提供低準位電壓予PMOS電晶體20之閘極和 NM0S電晶體23之源極，故根據本發明之一較佳實施例 ，可如第2圖所示，第一參考電壓源21與第二參考電壓 源24均連接至地，提供予接地電位。而類似二極體降壓 電路22主要是將輸入電壓信號Vcc之電壓位準降低，故 可以是由至少一 PMOS電晶艎25所構成，此等PMOS電 晶體25係以其源/汲極之一者與閘極耦接，而以另一源/ 汲極連接至輸入電壓信號Vcc。第2圖之類似二極體降 壓電路22僅示以一 PMOS電晶體25為例，若PMOS電 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (_請先Μ·讀背面之注意事項再填寫本頁) 訂 402843 A7 B7 五、發明説明（5) 晶體25數大於一者，則係將此等PMOS電晶體25串接 即可。 為方便說明起見，茲以第一參考電壓源21與第二參 考電壓源24均提供接地電位、並以一 PMOS電晶體25 實現類似二極體降壓電路22為例，說明本發明之感測電 路的運作。 在Vcc在昇壓的過程裡，由電壓感測電路接收輸入 電壓信號Vcc，在輸入電壓信號Vcc升高至PMOS電晶體 20臨限電壓之前，PMOS電晶體20均呈關斷狀態，此間 感測點26的電壓VSEN係維持於零電位，而且降壓信號 V2恆為輸入電壓信號Vcc減去PMOS電晶體25臨限電壓 的電壓值（V2=Vcc-|Vthp|)，故亦使NMOS電晶體23為關 斷狀態。假若輸入電壓信號Vcc持續升高超過PMOS電 晶體20臨限電壓時，PMOS電晶體20便開啟導通，此 舉開始對感測點26進行充電趨於此時之Vcc電壓值。然 而，在輸入電壓信號Vcc僅比PMOS電晶體20臨限電壓 稍大之時，NMOS電晶體23仍是處於關斷狀態。 當輸入電壓信號Vcc升高超過PMOS電晶體25臨限 電壓後，降壓信號V2具有大於零之電壓準位，及至降壓 信號V2具有正電壓足以將NMOS電晶體23開啟導通。 為使感測點26處之感測電壓VSEN實質上仍能隨輸入電 壓信號Vcc持續升高，可藉由調整PMOS電晶體20與 NMOS電晶體23之通道寬/長比，使得NMOS電晶體23 的導通阻值遠大於PMOS電晶艎20者。另外，此舉也可 (請先閱讀背面之注意事項再填寫本頁)

-1T 經满部中决標準局貝工消費合作社印繁 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 402843 A7 B7 五、發明説明（6) 降低經PMOS電晶體20與NMOS電晶體23的直流電壓 ，降低全般電路的功率耗散。 當感測點26輸出之感測電壓VSEN有著輸入電壓信 號Vcc升高至最高位準時，可經由一驅動電路（未圖示） 輸出一致能信號。 在Vcc降壓的過程裡，只要輸入電壓信號Vcc仍高於 PMOS電晶體20臨限電壓，則感測點26處的電壓值仍能 保持於高準位狀態；若當Vcc低於PMOS電晶體20臨限 電壓，PMOS電晶體20便會被關斷，然而，此時NMOS 電晶體體23仍維持於導通狀態，因此，便會將感測點26 處之電壓Vsen拉低。 此外，若輸入電壓信號Vcc低於PMOS電晶體25臨 限電壓時，會將降壓信號V2予以隔離（可視之為Reverse Diode)，此時降壓信號V2仍具有正電壓，故持續地將 NMOS電晶體23維持於導通狀態，因而進一步將感測點 26處感測電壓VSEN拉低至零電位，後續可經由一驅動電 路（未圖示）輸出一禁能信號。 若與習知感測電路（第1圖）相較，本發明感測電路可 以將做為限流用的電晶體13移除，由於係以PMOS電晶 體25同時兼具降壓和限流之用，故需適當地調整PMOS 電晶體25的通道寬對通道長比（W/L ratio)，增加PMOS 電晶體25的道通阻值，期使不會對壓降信號乂2造成過於 快速之充電效果，故可遽掉Vcc在Power up/Down時，因 雜訊所造成之誤動作。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經漓部中央標準局貝工消費合作社印聚 402843 A7 --—-------B7____ 五、發明説明（7) ~ 〜— - 综合上述，本發明之感測電路最少僅需三個電晶體 便可建構而得，故可降低功率耗散、亦可減省感測電路 所需佔用的佈局面積。 雖二本發明已以較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之 精神和範圍内，當可作更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 (請先閲讀背面之注意事項再填寫本頁) ,ιτ 經濟部中央標準局負工消費合作社印製 本紙張尺度適用中國國家棣準（CNS ) A4規格（210X297公釐）

Claims (1)

1. 經濟部中央梯準局員工消费合作社印裝 ^02843 g ~------D8__ 六、申請專利範圍 h一種感測電路，包括： 一感測點； 第型電晶體，該第一型電晶體以一源/汲極接收 輸入電壓㈣、以及另—源味極連接該感測點； 一類似二極體降壓電路，接收該輸入電壓信號後產 生一降壓信號； 第一參考電壓源，連接至該第一型電晶體之閘極 9 一第二型電晶體，該第二型電晶體以一源/汲極連接 該感測點、以閘極接收該降壓信號；以及 一第二參考電壓源，連接至該第二型電晶體之另一 源/纟及極。 2.如申凊專利範圍第1項所述之該感測電路，其中， 該輸入電壓信號具有正電壓。 3·如申请專利範圍第2項所述之該感測電路，其中， 該第一型電晶體是一第一 p型M〇s電晶艎。 4. 如申請專利範圍第3項所述之該感測電路，其中， 該第二型電晶體是一 M〇s電晶體。 5. 如申請專利範圍第2項所述之該感測電路，其中， 該類似二極體降壓電路係由至少一第二P型MOS電晶體 所構成。 ％ 6. 如申凊專利範圍第5項所述之該感測電路，其中， 該第一 P型MOS電晶體係以一源/汲極與閘極耦接輸出 該降壓彳s號、以另一源/汲極接收該輸入電壓信號。 ______10 本紙張疋1逋用中國國家標準（CNS ) M^( 210X 297/>F)—---------------------------— (請先Μ讀背面之注意事項再填寫本頁} 、1T 經濟部中央標準局員工消費合作社印製 B8 C8 D8 申請專利範圍 7·如申請專利範圍第1項所述之該感測電路，其中， 該第一參考電壓具接地電位。 8. 如申請專利範圍第1項所述之該感測電路，其中， δ亥第一參考電壓具接地電位。 9. 一種感測電路，包括： 一感測點； 一第一 PMOS電晶體，該第—PM〇s電晶體以一源/ 汲極接收一輪入電壓信號、以及另一源/汲極連接該感測 點； 一第二PMOS電晶體，該第二PM〇s電晶體以一源/ 汲極接收一輸入電壓信號、以另一源/汲極與閘極耦接以 產生一降壓信號； 一第一參考電壓源，連接至該第一 pM〇s電晶體之 閘極； 一 NMOS電晶體，該NM〇s電晶體以一源/汲極連接 該感測點 '以閘極接收該降壓信號；以及 一第二參考電壓源，連接至該NM〇s電晶體之另一 源/汲極。 10·如申請專利_第9項所述之該感測電路，其中 ’該輸入電壓信號具有正電壓。 11 ·如申sf專利範圍第9項所述之該感測電路，其中 ，該第一參考電壓具接地電位。 12.如申請專利範圍第9項所述之該感測電路，其中 ’該第一參考電麼具接地電位。 11 良紙張尺度適用中國國家標準（cns〉 (請先Μ·讀背面之注意Ϋ項再填寫本頁)