TW401635B - Process of avoiding the production of the hillock due to the heating on the wiring metal layer - Google Patents

Description

五、發明說明（1) 本發明係有 關於一種金屬層 導線之金屬層因 【習知技藝】 半導體積體 將特定電路所需 面積基底上。近 展’晶片中所含 集度的提昇而不 的面積來製作所 以上的金屬導線 用的方式，特別 (microprocesso 線’才能使各元 (multi level in 中不可或缺的重 關於半導體積體電路的製造，且特別是有 間^電層（I MD)的改良製程，以防止内連 後續加熱處理而產生凸丘（hill〇ck)。 電路的製作是極 的各種電子元件 年來，隨著半導 元件的數量不斷 斷地縮小，晶片 需的内連導線。 设計’便逐漸成 是一些功能較複 r)等’甚至需要 件發揮應有的功 terconnects) Μ 要技術之一。 其複雜的 和線路， 體積體電 增加，元 的表面漸 為了適應 為許多積 雜的產品 四層或五 效。因此 程已成為 過程， 縮小製 路製造 件的尺 漸無法 新的需 體電路 ，如微 層以上 ，多重 今曰半 目的在於 作在一小 技術的發 寸也隨積 提供足夠 求，兩層 所必須採 處理器 的金屬導 内連導線 導體製程 在多重内連導線製程中’固然各元件需藉助内連導線 來彼此連結’但各内連導線之間卻必須利用絕緣層加以隔 離以免發生短路，此絕緣層一般稱之為金屬層間介電層 (IMD)，其中以氧化矽、氮化矽層、硼磷矽玻璃（BpsG) 層、和四乙氧基係曱烧（TE〇s)氧化物等是較常使用的介電 材料。近年來，隨著元件尺寸縮小化的發展，具有低介電 常數（low-k)之介電材料，像是伸芳基醚類聚合物

C:\Program Files\Patent\0503-3883-E.pi:d第 4 頁 401635 五 、發明說明（2) 製作金屬層間介電層，以降低元件之寄生電容和RC延遲， 而進一步提昇積體電路的操作效率。 不同於一般使用沈積方法形成金屬層間介電層者，上 ，低介電常數之介電層多係以旋轉塗覆（spin_on)方式覆 蓋在内連導線構造上’然後施以一加熱硬化（c u r i n g )處理 使其更加緻密，不過其高溫往往也導致内連導線之金屬層 產生凸丘（hi 1 lock)，而影響到產品元件的性質。為了作 更清楚地了解，以下即參照第丨A至丨c圖，說明此種方法的 製造流程。 θ 首先，如第1 Α圖所示者，提供一半導體基底1 0，例如 ，一矽晶圓，其上方形成有所需的半導體元件，此處為了 簡化起見，僅以一平整的基底1〇表示之。在基底1〇上依序 形成一擴散阻障層（diffusi0n barrier layer)u、一金 屬層 12、和一抗反射層（anti_reflecti〇n layer)13。例 如，先沈積一氮化鈦（TiN)層U，接著沈積一銅鋁（A1Cu) 合金層1 2，然後再沈積另—氮化鈦層丨3。接著，塗佈—光 阻層14，並施行微影成像程序以定義出導線圖案。 請參見第1B圖，進行定義内連導線構造的步驟，利用 上述光阻層14的圖案當作罩幕，依序蝕刻抗反射層13、金 屬層12 H廣散阻障層u，以形成如圖所示的内連導線構 造Μ。然後，以適當溶液或乾蝕刻程序去除上述光阻層 14。，接下來圖所示者，以旋轉塗覆（spin〇n)方 式形成-低二^吊數之介電層15，覆蓋在内連導線構造Μ 的表面上’並填入内連導線構造Μ的間隙中，#成一金屬

Potass 五、發明說明（3) (層未:介示^層，㈣絕内連導線㈣與其上方另—金屬層 其結構較傳：：f f以旋轉塗覆方式所形成之介電層1 5， 昇其絕、A ;;::所形成者鬆散許多，…了提 為緻密，—般羽知：：？施以一加熱硬化處理使其結構更 而，由於廊:二〇 9衣程係將晶圓送入高溫爐中處理。然 導線Μ之金屬上理的：度通常高於4〇°。C，往往導致内連 的凸丘fhi 即鋁銅合金層因受熱而產生非期望 (Jnllock) ’影響到產品元件的性質。 声，0 f :有研究結果發現，若刻意增加氮化鈦層1 3的厚 ^ ^效抑制金屬層1 2產生凸丘，然而如此一來卻也造 ,、門過，像疋寄生電容變大、定義圖案的蝕刻時間增 t ^刻也較不易等等。因此，為了適應更細微尺寸元件 1程，以及逐漸增多的使用旋轉塗覆之介電層的趨勢， 有必要研發新的改良製程，以解決上述諸多問題。 【發明之概述】 有鑑於此，本發明之一個目的，即在提供一種金屬層 間介電層的改良製程，以防止内連導線之金屬層在形成金 屬層間介電層後因受熱而產生凸丘。 本發明另一個目的’在提供一種金屬層間介電層的改 良製程’以防止内連導線之金屬層產生非期望的凸丘，旅 且可相容於現有製程而不會增加製造的複雜度。 用 為了達成上述目的，本發明提出一種改良製程，其利 具壓縮應力之介電層（compressive dielectric)，作 C:\ProgramFiles\Patent\0503-3883-E. ptd第 6 頁 五、發明說明（4) 為硬式罩幕（hard mask)而定義下方的 是覆蓋在已定義完成之内連導線構造表導線構造，或 (underlayer)，然後再形成所需之金上當作底層 藉由上述具壓縮應力之介電層的抑制作^間介電層，如此 線之金屬層因後續加熱硬化處理而產生，可防止内連導 根據本發明的一個實施例，一種避丘。 產生凸丘之改良製程，包括下列步驟：導線金屬層受熱 障層、一金屬層、和一抗反射層於一基/序形成一擴散阻 具壓縮應力之介電層於抗反射層表面上6；，面上’形成一 層的圖案，以形成導線構造之罩幕；依序定義出上述介電 金屬層、和擴散阻障層未被介電層圖案，刻抗反射層、 成複數内連導線構造；以及形成一金屬$的部分’以形 具尚壓縮應力之介電層上與内連導線構力電1 ， f八傅造的間隙中，並施 以加熱硬化處理，其中藉由上述呈壓输 ’ ^ 1八堙細應力之介電層的抑 制作用，避免内連導線構造之金屬層因受熱而產生凸丘。 根據本發明另一個實施例，一種避免導線金屬層受熱 產生凸丘之改良製程’包括下列步驟··依序形成一擴散阻 障層、一金屬層、和一抗反射層於一基底表面上；利用一 光阻層圖案當作罩幕，依序蝕刻上述抗反射層、金屬層、 和擴散阻障層以形成複數内連導線構造；形i 一具壓縮應 力之介電底層（underlayer )，覆於内連導線構造和半導體 基底的表面上；以及形成一金屬層間介電層，覆於具壓縮 應力之介電底層上，並施以加熱硬化處理，其中藉由上述 具壓縮應力之介電底層的抑制作用，避免内連導線構造之

C:\ProgramFiles\Patent\0503-3883-E.ptd第 7 頁 401635

金屬層因受熱而產生凸丘。 ^其^ ’上述擴散阻障層、金屬層、和抗反射層例如分 別係一氮化鈦（ΤιΝ)層、—鋁銅合金（A1Cu)層、和另一氮

化鈦層。而上述具壓縮應力之介電層或介電底層，可以是 一利用電漿加強化學氣相沈積（pECVD)程序所形成之氧化 石夕f層、四乙氧基矽甲烷（TE〇s)層、氮氧化矽（si〇N)層、 $氣化梦（Si N)層’其壓縮應力係藉由調整沈積反應的能 里、壓力、或反應物流量來控制的。至於上述金屬層間介 電層’原則上係一旋轉塗覆（spin_〇n)之介電材料層，但 在使用具壓縮應力之介電底層覆於内連導線表面的情況 下，更可擴及其他以沈積方式形成的介電材料層。 【圖式之簡單說明】 為了讓本發明之上述目的、特徵、和優點能更明顯易 懂’下文特舉出若干較佳實施例，並配合所附圖式，作詳 細說明如下： 第1A至1 C圖為一系列剖面圖，用以繪示一習知金屬層 間介電層的製造流程，其内連導線之金屬層因後續熱處理 程序而產生凸丘； 第2A至2D圖之剖面圖，係用以繪示根據本發明改良方 法一較佳實施例的製造流程；以及 第3 A至3 B圖之剖面圖’係用以繪示根據本發明改良方 法另一較佳實施例的製造流程。 實施例一 現在說明依據本發明改良方法的一個實施例。首先，

C:\ProgramFiles\Patent\0503-3883-E.ptd第 8 頁 五、發明說明（6) 如第2A圖所示去 , _ 並 ，提供一半導體基底2 0，例如是—矽晶 起見:、僅體：件；此處同樣為了簡化 -擴散阻障層2: 3二H。在基底20上依序形成 弁、、免藉一裔f —金屬層22、和一抗反射層23。例如， 声Μ，、缺德i鈦（TiN)層21，接著沈積一鋼鋁（A1Cu)合金 a 22…、後再沈積另一氮化鈦層23。 M Tfr Τ ^ 形成—具壓縮應力之介電層28於抗反射層23 =如疋一利用電漿加強化學氣相沈積（PECVD)程 氧切層、四乙氧基梦甲炫⑽S)層、氮氧化石夕 f氮化石夕（SiN)層，其中吾人可依需要調整沈 ’、、、、’月b里、壓力、或反應物流量來控制其壓縮應力。 之後，塗佈一光阻層24 ’並施行微影成 線圖案。 a 疋我m守 凊參見第2B圖，施行一蝕刻程序而將光阻層24的圖案 轉移到介電層28上，以形成内連導線構造之硬式罩幕 (hard mask) 28a。於去除光阻層24後，則依序蝕刻抗反射 層23、金屬層22、和擴散阻障層21未被硬式罩幕28a蓋住 的部分’定義出如第2C圖所示的内連導線構造M。 接下來，如第2D圖所示者，以旋轉塗覆方式形成一金 屬層間介電層25，覆於上述具壓縮應力之介電層（亦即硬 式罩幕）28a上’與内連導線構造μ的間隙中。之後，為了 使金屬層間介電層2 5的結構更形緻密，再施行一加熱硬化 處理，例如是將晶圓送入溫度高於4 00。C的高溫爐中處理 一適當時間’即完成本發明改良製程的一個實施例。與習

C:\ProgramFiles\Patent\0503-3883-E.ptd第 9 頁 401635 五、發明說明（7) 25Ϊ ί 1然本實施例中也在覆蓋金屬層間介電層 一而溫 步驟，但由於上述具麼縮應力之介電 Γ合Λ 的抑制作用’使得内連導線構造以金屬層22 不s產生如第ic圖所示之凸丘。 實施例二

以下說明依據本發明改良方法的另一個實施例。首 如第3A圖所示者，提供一半導體基底2〇，例如是一矽 晶圓，在基底20上依序形成一擴散阻障層21、一金屬層 22、和一抗反射層23。例如，先沈積一氮化鈦（TiN)層 21，接著沈積一銅鋁（A1Cu)合金層22，然後再沈積另一氮 化鈦層23。接著，施行微影成像和蝕刻程序，以定義出如 圖中所示的内連導線構造Μ。 其次，如第3Β圖所示者，形成一具壓縮應力之介電底 層（underlayer)29，覆於内連導線構造Μ和半導體基底2〇 表面上，例如是一利用電漿加強化學氣相沈積（pECVD)程 序生成之氧化矽層、四乙氧基矽曱烷（TE0S)層、氮氧化矽 (SiON)層、或氮化石夕（SiN)層。同樣地，吾人可依需要調 整沈積反應的能量、壓力、或反應物流量來控制其壓縮應 力。 、’以 接著，形成一金屬層間介電層25，覆於具壓縮應力之 介電底層29表面上，其可以是旋轉圖覆方式形成的低介電 吊數材料’也可以疋沈積程序形成的一般介電材料層。之 後’為了使金屬層間介電層2 5的結構更形緻密，再施行_ 加熱硬化處理，例如是將晶圓送入溫度高於4 〇 〇。c 古、 W兩温

401635 五、發明說明（8) 爐中處理一適當時間，即完成本發明改良製程的另一個實 施例。

再一次地，雖然本實施例中同樣在形成金屬層間介電 層2 5後施行一高溫處理步驟，但由於上述具壓縮應力之介 電底層2 9所提供的抑制作用’因此内連導線構造M之金屬 層（亦即鋁銅合金層）22並不會產生如第ic圖所示之凸丘。 除此之外，本實施例尚有額外的優點，由於製程中係先名 内連導線構造Μ和基底20的表面上形成一介電底層29， m面的材質均一化’有利.於後續形

25之沈積程序，並可增進其間隙填充能力]"冤為 (gap-filling)，提昇產品元件的性質b。 本發明雖然已以若干較佳實施摇° 用以限定本發明，任何熟習此項技蓺路如上’然其並与| 之精神和範圍内，當可作些許之""者’在不脫離本發印

的保護範圍當視後附之申請專利益2與潤飾’因此本發曰J π釦園所界定者為準。

C:\Program Files\Patent\0503-3883-E.ptd第 Π

Claims (1)

1. 401635

   程，·一種避免導線金屬層受熱產生凸丘（hillock)之製 包括下列步驟： — 依序形成一擴散阻障層、一金屬層、和一抗反射層於 土底表面上； ' =成一具壓縮應力之介電層於該抗反射層表面上； 定義出該介電層的圖案，以形成導線構造之罩幕； 被兮2序敍刻該抗反射層、該金屬層、和該擴散阻障層未 電層圖案蓋住的部分，以形成複數内連導線構造； 形成一金 >電層上與該 I王里’其中藉 該内連導線構

   屬層間介電層（IMD)，覆於該具壓縮應力之 些内連導線構造的間隙中，並施以加熱硬化 由該具壓縮應力之介電層的抑制作用，避免 造之金屬層因受熱而產生凸丘。 •如申請專利範圍第1項所述一種避免導線金屬層受 孰產 4： _TL f f凸丘之製程，其中該擴散阻障層係一氮化鈥（TiN) 二〆5亥金屬層係一鋁銅合金（A丨c u )層，而該抗反射層係另 —氮化鈦（T i N )層。

   献3 ·如申請專利範圍第1項所述一種避免導線金屬層受 了、，生凸丘之製程，其中該具壓縮應力之介電層係一利用 ^漿加強，學氣相沈積（PEC VD)程序所形成之氧化矽層 θ四乙氧基矽甲烷（TE0S)層、氮氧化矽（SiON)層、或氮 化矽（SiN)層。 4.如申請專利範圍第3項所述一種避免導線金屬層受 熱產生凸丘之製程，其中係藉由調整沈積反應的能量、壓

   C:\ProgramFiles\Patent\0503-3883-E.ptd第 12 頁

   1 401635 — 六、申請專利範圍 ~ 力、或反應物流量來控制該介電層的壓縮應力。 5. 如申請專利範圍第1項所述一種避免導線金屬層受 熱產生凸丘之製程，其中該金屬層間介電層係一旋轉塗覆 (spin-on)之介電材料層。 6. 如申請專利範圍第1項所述一種避免導線金屬層受 熱產生凸丘之製程，其中對該金屬層間介電層所施加熱硬 化處理的溫度係高於4 〇 〇。C。 7. 種避免導線金屬層受熱產生凸丘（hillock)之製 程，包括下列步驟：

   依序形成一擴散阻障層、一金屬層、和一抗反射層於 一基底表面上； 利用一光阻層圖案當作罩幕，依序姓刻該抗反射層、 该金屬層、和該擴散阻障層以形成複數内連導線構造； 开> 成一具壓縮應力之介電底層（underlayer)，覆於該 些内連導線構造和該半導體基底的表面上；以及 μ 形成一金屬層間介電層（IMD)，覆於該具壓縮應力之 介電底層上’並施以加熱硬化處理，其中藉由該具壓縮廉 力之介電底層的抑制作用，避免該内連導線構造之金屬^ 因受熱而產生凸丘。 曰

   8. 如申請專利範圍第7項所述一種避免導線金屬層受 熱產生凸丘之製程’其中該擴散阻障層係—氮化鈦（TiN) 層’該金屬層係一銘銅合金（A1 C u )層，而該抗反射層係另 一氮化欽（TiN)層。 9. 如申請專利範圍第7項所述一種避免導線金屬層受

   C:\PrograraFiles\Patent\0503-3883-E.ptd第 13 頁 六、申請專利範圍 熱產生凸丘之製程，其中該具壓縮應力之介電底層係一利 用電漿加強化學氣相沈積（PECVD )程序所形成之氧化矽層 層、四乙氧基矽甲烷（TEOS)層、氮氧化矽（Si ON)層、或氮 化石夕（S i N )層。 1 〇 .如申請專利範圍第9項所述一種避免導線金屬層受 熱產生凸丘之製程，其中係藉由調整沈積反應的能量、壓 力、或反應物流量來控制該介電底層的壓縮應力。 Ο 1 1 .如申請專利範圍第7項所述一種避免導線金屬層受 熱產生凸丘之製程，其中該金屬層間介電層係一旋轉塗覆 (spin-on)之介電材料層。 1 2.如申請專利範圍第7項所述一種避免導線金屬層受 熱產生凸丘之製程，其中該金屬層間介電層係一沈積之介 電材料層。 1 3.如申請專利範圍第7項所述一種避免導線金屬層受 熱產生凸丘之製程，其中對該金屬層間介電層所施加熱硬 化處理的溫度係高於400 ° C。

   C:\ProgramFiles\Patent\0503-3883-E. ptd第 14 頁