TW401542B - Method and apparatus for coherency reporting in a multiprocessing system - Google Patents

Method and apparatus for coherency reporting in a multiprocessing system Download PDF

Info

Publication number
TW401542B
TW401542B TW085107704A TW85107704A TW401542B TW 401542 B TW401542 B TW 401542B TW 085107704 A TW085107704 A TW 085107704A TW 85107704 A TW85107704 A TW 85107704A TW 401542 B TW401542 B TW 401542B
Authority
TW
Taiwan
Prior art keywords
bus
response
correlation
patent application
scope
Prior art date
Application number
TW085107704A
Other languages
English (en)
Inventor
Sanjay R Deshpande
John M Kaiser
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW401542B publication Critical patent/TW401542B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0813Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815Cache consistency protocols
    • G06F12/0817Cache consistency protocols using directory methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)

Description

經濟部中央橾準局員工消費合作社印装 431542 a ___B7_ 五、發明説明(1 ) 發明相關參考: 本發明之相應申請案,例如1994年10月4曰所申請如下: "用以於裝置之間通訊之系統及方法”(SYSTEM AND METHOD FOR COMMUNICATING BETWEEN DEVICES) 序號:08/298,873 (HQ9-94-017) "用於一多重處理系統之雙潛伏狀態及相關性報導·' (DUAL LATENCY STATUS AND COHERENCY REPORTING FOR A MULTIPROCESSING SYSTEM)序號:08/316,980 (HQ9-94-033);及 "用於判決一具有插入快取j己憶體之系統中資料來源之系 統及方法"(SYSTEM AND l^tETHOD FOR DETERMINING SOURCE OF DATA IN A SYSTEM WITH INTERVENING CACHES)序號·· 〇8/317,256 (HQ9-94-034)。 上述之相關參考申請案於此併入以作爲參考用。本發明 及這些相關參考案皆授權給相同之所有權人。 發明技術領域: 本發明一般係關於資料處理系統,更特別是於一多重處 理系統中提供相關性報告之方法與裝置。 發β背景敘沭: 在一多重處理系統中,該多重處理系統具有多個藉由一 分享的匯流排連接至一記憶體裝置之匯流排裝置,一匯流 排裝置將發佈一操作,例如一讀取操作,以要求一儲存於 記憶體系統之特定的資料部分。在系統中利用窥察(Sn〇〇Py) 之匯流排裝置,一連接至分享的匯流排之匯流排裝置監控 __ - 4 -___— 本紙張尺度適用中國國家榡準(CNS ) A4規格(210X297公釐) !;--^------^-----------^ (請先閲讀背面之注意事1填寫本頁) 401542 A7 B7 經濟部中央橾準局貝工消費合作社印製 五、發明説明(2 ) 操作,以#定該操作是否包含於匯流排$置之快取記憶鱧 中之資料相關。此亦常作爲相關性偵查(c〇herency checking)。如此之相關性偵查包括確保最近的及有效的要 求資料版本傳送至要柄裝置,而不管記㈣系統或一匯 流排裝置目前是否飽有一最近版本之拷貝。 當一匯流排裝置於分享的匯流排上傳送一匯流排要求, 一些報告形態可能傳送回要求裝置。—分資料傳送回要求 的匯流排裝置報告所要求資料之相關資料,即擁有—有效 的所要求資料版本。一確定之回應視窗,如相關的申請案 :序號:08/316,980 (HQ9-94:033 )之"用於一多重處理系統 之雙潛伏狀態及相關性報導,•所—述,可用於相關性報告。此 亦可作爲一相關性回應視窗之視窗,由於每個其他匯流排 裝置要求快取1己憶體目綠查詢,在允許一更長的潛伏之位 址與要求碼之後放置一建構的號碼。 當相關性資料不能立即獲得所以返回允許的位址回應試 自中時’用以回應之視窗必須延展。由於如此一系統中相 關性資訊不是總是適用於區域窺察匯流排的,且讀取要求 必須前進至另一匯流排或記憶體目錄系統,該需求,例如 在一非均勻記憶體存取("NUMA")形態系統及一切換式記 憶體目錄形態系統中,於是增加。(在nuMa架構中,處理 系統只有區域匯流排記憶體。在記憶體目錄架構中,處理 系統只有不屬於任何區域匯疼排之整體記憶體。)_用於 —特定相關性回應視窗之擴展之協定係以相關的申請案,,用 於裝置之間通訊之系統與方法"其序號爲08/298,873 (HQ9- -5- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I I-- I · (請先閲讀背面之注意事項-S-J填寫本頁) ,ιτ i 線 I·! 經濟部中央梂準局員工消費合作社印製 401542 A7 ---________ B7 五、發明説明(「'Τ''' —- 94-017)中敘明。 發明概要: 本發明之目的之一爲當讀取資料從一不爲—要求處 區域之匯流排中取出時,如通常發生在麵八或記憶:機 錄基礎之系統,增進相關性報導之執行。 、目 本發明之另—目的爲增進如此讀取操作之執行,而、、 初所足義之協定中加入硬體信號。 、於 在這些目的之功能中,回應一非區域來源資訊之讀取 求’假如該讀取要求已被接受(即,沒有重試回應被;佈要 回應讀取操作),返回一特定—的相關性回應,所要求資料以 非區域來源獲得,且當資料傳送至要求器時,一特定的^ 號指示資料之相關性狀態。 本發明之一實施例之另一觀點是,相關性狀態指示可爲 分享的(shared)或互斥的(exciusive)。 本發明之優點之一爲其可擴展一相關性回應視窗,而不 必具有一必須等待一 ReRun操作、然後再發佈一讀取操作 之要求裝置《此顯著地減少了用KNUMA4記憶體目綠形 態中之非區域資料之讀取操作潛伏。因爲讀取操作爲所有 匯流排操作之一實質部分,此可顯著地增加系統執行。 前所述爲本發明之概要及優點,主要是使下面之本發明 詳細説明更容易被瞭解。本發明之附加特徵及優點將於本 發明之申請專利範圍中加以越明。 圖式簡單斂诚: 爲了更完整的瞭解本發明及其優點,將由下列敘述及實 -6- 本紙張尺度適用中國國家標準(CNS ) A4胁(2败297公董
I丨. -- (請先閎讀背面之注$項^(填寫本頁J "Τ' 訂 .丨線 40154¾ 經濟部中央橾準局貝工消費合作社印製 A7 五、發明説明(4 施例與伴隨之圖式而加以詳述。 圖1爲一顯示多重分享區域匯流排之方塊圖。 圖2爲一於該系統之區域匯流排之方塊圖。 圖3 —般性顯示使用一流程控制狀態回應時段與一相應性 資訊回應時段之操作。 圖4顯示一ReRun操作,其提供一裝置用以擴展一相關 性資訊回應時段。 圖5顯示一RemStat操作,其提供一裝置用以擴展一相關 性資訊回應時段。 圖6a ’ 6b ’ 6c爲顯示使用展的相關性資訊回應時段之 操作流程圖〇 較佳實施例之詳細斂沭: 爲了清楚地指出本發明之顯著特點,下列敘述將簡單及 概要的敘述,對於熟知此技藝者所顯而易知知習知的資訊 處理系統知特徵。假設熟知此技藝者對於一多使用者,多 重處理器操作系統,及特別是用於記憶體管理之操作系統 ’其中該記憶體管理包括虛擬記憶體、處理器規劃、程序 與處理器兩者之間的同步功能、訊息傳遞、一般裝置之驅 動器、終端與網路支援、系統初始化、中斷管理、系統呼 叫功能、及管理功能。 現在參考圖1,將説明一綠有效的具體實施本發明之資料 處理系統。多重處理器系統10〇包括多個區域系統匯流排 108.1,ι〇8·2,等等。其中一區域系統匯流排108」具有多 個處理單元102.1,104.1,106.1,等等,而一處理器節點 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐) 丨 ^--裝-----1訂J-------線-7 -·· (請先閲讀背面之注意事一ί#!填寫本頁} 401542 A7 B7 經濟部中央標準局員工消费合作社印裝 五、發明説明(5 ) 控制器(或匯流排調整器"busadaptor) 13〇 · 1操作地連接其上 。(其中多個相似的,標號的元件於此顯示並作爲參考,如 系統匯流排108.1 ’ 108.2,等等’這些元件可集體地的或 單一地參考而不具字尾(suffix)的,例如,系統匯流排1〇8 或系統匯流排108 ») —處理單元1 〇2,1 〇4 ’ 106,等等,可 包括一處理器及一快速存取儲存裝置但於此簡單地以一"處 理器爲之。假如有區域I己憶體’ 一節點控制器13 〇包括一 用於區域匯流排上之系統記憶體1丨0之目錄。一系統匯流 排108透過一節點控制器130係可操作地連接一内連接器 140,而該節點控制器13〇將差流排ι〇8連接至NUMA架構 中其他匯流排108,並連接至記憶體目錄架構中具所包含 目錄之記憶體元件150。 現在參考圖2,一區域系統匯流排1〇8顯示透過處理單元 η,操作地連接至多個處理單元102, 1〇4, 1〇6,等等。系 統記憶體110亦連接至系統匯流排108。在此説明的實旅例 中,在其他元件中的系統匯流排108包括一 5位元的傳送形 態("Τ Τ ")匯流排221 ’ 一 6 4位元的位址匯流排222,一 128 位元的資料匯流排224,_8位元的資料標籤("DTag")匯流 排226,一6位元的位置回應("AResp")匯流排227,及一 i 位元的快取記憶體資料("DCache ")匯流排228。系統元件 102-110於節點控制器130之控制下操作,其以點對點現與 連接至系統匯流排108之系统元件102-110通訊(未顯示)。 節點控制器130於132連接其他匯流排及裝置(如圖1所示) 。因此,參考圖1,一區域地連接匯流排108.1之處理器 -8 - I---------Λ衣-- y_ (請先閎讀背面之注意事項再填寫本頁)
,1T 本紙張尺度適用中國國家標準(CNS ) ( 210X297公釐) 經濟部中央梂準局員工消費合作社印¾ mu2 A7 __________B7_ 五、發明説明(6 ) 102_ 1可透過節點控制器130.1與區域匯流排108.1之上的裝 置通訊,例如處理器102.2連接其區域匯流排1〇8_2,記憶 體110.3連接其區域匯流排108.3,記憶體150.1連接内連接 140 ° 匯流排108之要求及授權皆由節點控制器130控制。匯流 排裝置之,例如處理器102,可要求以經由一點對點連接( 未顯示)從節點控制器130,於匯流排108上致能一操作。 一旦從節點控制器130接收一匯流排授權,處理器102將於 匯流排108上致能一位址,包括一辨識處理器102爲要求裝 置之交易標籤(transaction tag_)。 爲了最大化匯流排接觸及匯流排頻率之數目,並允許至 匯流排108之接觸直接以CMOS邏輯裝置,自匯流排裝置之 不同狀態及相關性回應從每一匯流排參與者至一共同收集 點,被單一方向性地驅動,例如在節點控制器13 0中,該 共同收集點結合了所有的回應,且然後將所結合之回應返 回至每一要求匯流排裝置。節點控制器130亦收集遠端記 憶體150或記憶體110之相關性資訊,即遠端記憶體150或 記憶體110遠端定位於要求裝置102之匯流排108 »節點控 制器130之結合邏輯亦優先權化該等要求,因爲匯流排裝 置可能正信號化不同的回應。這些優先權化處理可見於此 所敌述之表格。 現在參考圖3,位置A可由處理器102於匯流排108上致能 。一混合時間之後,狀態資訊,即流程控制與錯誤狀態, 將於流程控制回應視窗A (以狀態A顯示)期間返回處理器 ____________- 9 - - —__ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----------裝-----1訂一------線 - . (請先閲讀背面之注意事項填寫本頁) . 401542 A7 經濟部中央標準局貝工消費合作社印装
五、發明説明(7 B7 102。處理器102亦可等待相關性資訊,該相關性資訊可於 流程控制回應視窗八期間(以"窥察a"顯*),經由 2 2 7 Ip點控制為13 0,從系统1 〇 〇 士 τ % ΐυ〇义不同的其他匯流排裝置 返回處理器102。此相關性資邙 C讯’其由其他匯流排装置以 一典型的窥察操作而產生,指+ + 王知不處理器102所要求資料之 最近版本的所在位置。例如,佰 假如處理器104判定其在一 修改的形態(form )中包含所要求的 it ^ Κ的貪科,則處理器104將通 知資訊處理器102 :其持有要求資 &貧料疋最近版本且手绥印 憶體110不包括最近的版本…俨“ /尽且乐統°己 *少 么址回應之放置在位址即 要求碼允許不同與較長存取身間, 在4止即 以執仃系統100中卷佃 不同匯流快取記憶體㈣㈣
一可架構數目之時鐘週期。 交視窗控VJ 表格當相關性訊習於一較佳實施例中 性訊息例子: 1砰和不相關 - 表格A : 编碼 窺察 (相關性) 訊息 優先權 定義 000 保留 001 保留 010 5 RemStat 011 3 重新執行 100 1 重試
浪尺度適用中國國家樣準(CNS )八4規格(2ι〇χ297公瘦) A7 B7 401542 五、發明説明(8 )
空的或乾淨的(未修改或分享的) 必須注意的是該表格包紅 匕括一返回相關性訊息之優先權化。 此優先權化可爲系统松& „ 、 技制器130利用,其首先接收返回的 訊息’以判定來自不同匯流排裝置之哪個返回訊息將傳送 至處理器102。例如,假如匯流排裝置1〇4 &回一具有一優 先權2之Modified (修改)訊息(見表格A),且匯流排裝置 106返回-具有-優先權3之』触⑽"(重新執行)訊息,則 控制器130可被實行以傳送"M(J.dified "(修改)訊息相關性回 應。 三個顯示於表格A之回應,於一非擴展位址回應視窗期 間提共一立即的相關性解析。M〇dified回應係用以指示一 要求裝置,如處理器單元102,其中一修改快取記憶體線 存在於一於其他區域處理器單元1〇4, 1〇6等,其中之一之 快取記憶體中。Shared (分享)回應指示:資料存在於一或 多個如此之區域快取記憶體中,但未被修改。Null(空)回 應指示:資料不在一區域快取記憶體中亦不在—遠端快取 記憶體中,而在區域記憶體中。 三個顯示於表格A之回應,擴展位址回應視窗。Retry(重 試)回應用以回應指示:一相-應性衝突(collision)且操作之 後應由要求裝置重新傳送。ReRun (重新執行)回應及 RemStat回應則當離開區域匯流排時使用。 本紙張尺度適用中國國家標準(CNS ) Μ说格(210X297公釐) I---^-----^------r ------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央梂準局員工消費合作社印裝 4Q1U2 五、發明d明(9 ) 圖4及圖5顯示於時間時段^,T2等㈣,包含於系統 匯流排108之匯流排上所聲明的不同信號。於圖4及圖5中 ,所扣示之時間時奴不需要相關於期間或時段之間的時間 ,而以比例尺顯示。. 圖4係由一 ReRun設定時,顯示一擴展位址回應視窗之實 行。在時間T 1時,一處理器,例如處理器丨〇2,發佈一讀 取操作要求相關性資訊,包括處理器丨〇2於τ τ匯流排22 i 上聲明一讀取信號,及於位址匯流排222上聲明一位址與 一標籤。在位址回應視窗期間(時間時段τ 2 ),其爲遵循讀 取要求之特定的建構時間,節點控制器13〇KAResp匯流排 227上聲明一 ReRun信號。ReR〜un回應指示節點控制器13〇 之後將初始化一ReRun要求,使得屆時實質地使要求裝置 102從初始化進一步動作中解除,以獲得相關性資訊。相 關性資訊一旦從非區域來源中獲得後,節點控制器13〇在 時間T3指引一ReRun要求至要求裝置1〇2,由在DTag匯流 排226上聲明由要求裝置1〇2初始化建立之交易標籤,並在 T T匯流排221上聲明ReRun要求。回應時,處理器丨〇2在時 間T4重新傳送讀取操作,此時間亦於位址匯流排222上聲 明一特定的位元(R位元),且控制器!3〇在建構的位址回應 視窗(時間時段T 5 )期間,於AResp匯流# 227上聲明相關 性資訊。當所要求的資料已獲得,在讀取時段(時間時段 T6)期間,於]:)丁牦匯流排22^上聲明交易標籤且於資料匯 流排224上聲明資料。 圖5係由一 RemStat回應之信號化設定時,顯示_擴展位 -12- 私纸張尺度適用中國國家揉準(CNS ) Α4· ( 21〇χ297公爱) !I 1 . =·IΜ.— (請先閲讀背面之注意Ϋ項再填寫本頁) 訂 經濟部中央揉準局貝工消費合作社印袈 五、發明説明( A7 B7 經濟部中央標準局貝工消费合作社印袈 址回應視窗之實行。在時間T1時,一處理器,例如處理器 102,發体一讀取操作要求相關性資訊,包括處理器1〇2於 T T匯成排221上聲明一讀取信號,及於位址匯流排222上 聲名一位址與一標籤。在位址回應視窗期間(時間時段τ 2 ) ’其爲遵循讀取要求之特定的建構時間,節點控制器丨3 〇 於AResp匯流排227上聲明一 RemStat信號。RemStat回應指 示節點控制器130之後將所要求資料連帶資料之相關性資 訊返回要求處理器102,使得屆時實質地使要求裝置1〇2從 初始化進一步動作中解除,以獲得相關性資訊並實質地減 少潛伏。 如相關之美國專利申請案",於判決一具有插入快取記憶 體之系統中資料來源之系統及—方法,,序號17,256 (Hq9_ 94-034)所述,在本發明之前,DCache匯流排已用於 DCache信號,以指示何時資料轉換係從一插入之快取記憶 體,而非從系統記憶體,且在該狀況下已由快取記憶體裝 置驅動。因爲DCache信號在非區域匯流排讀取操作期間, 未於如此之快取記憶體插入中聲明,根據本發明以實行相 關性資訊時可行的。 當擁有一處理器102申請之要求時,例如此要求以讀取某 資料’處理器102於每一時鐘週期監控DTag匯流排。一旦 節點控制器13 0獲得所要求資料及該資料之相關性資訊, 節點控制器130於定義要求裝置之DTag匯流排224上聲明交 易標籤信號,於資料匯流排224上聲明資料信號,並於 DCache匯流排228上聲明相關性資訊信號。在較佳實施例 中’標籤’資料,及相關性資訊信號皆於相同時鐘週期聲 . ^ —^-- (請先閲讀背面之注意Ϋ項再填寫本頁) 訂 線 . .1 I -I « - I · -13 ΜΛ張尺度適用中國國家標準(CNS ) a4規格(21〇><297公釐 401542 A7 B7 五、發明説明( 經濟部中央標準局貝工消費合作社印裝 明(如時間時段T3所顯示)。在交易標籤被信號化之週期, 且回應在DTag匯流排上偵測標籤,處理器102讀取資料匯 流排224上的資料信號及DCache匯流排228上的相關性信 號’而不需要遭受額外地相關於等待來自於節點控制器 130之ReRun操作之潛伏,並之後初始化一額外的要求及等 待一位址回應視窗,以讀取所要求的資訊。 現在參考圖6 a及6 b,顯示由資訊處理系統1 〇〇所執行之 操作之流程圖。更特的是,圖6 a及6 b之流程圖顯示由—匯 流排裝置,如較佳實施例之節點控制器13〇,所執行之操 作。圖6&及6b所顯示之操作可能不需要於指示之序列中執 行。如圖6a,執行由方塊4〇〇開菇且進行至方塊4〇2,在方 塊402中節點控制器130分析那些指引至區域匯流排1〇8上 之匯流排操作。例如匯流排108丨對於處理器1〇2丨而言爲 區域的,使得一由處理器1〇2 ·丨從匯流排1〇8 2上的記憶體 110.2或從記憶體150取得資料之讀取操作將爲一直接於匯 流排108 . 1上之匯流排操作。 假如一相關性回應不被要求(在此情況下本發明分析之目 的完全由方塊408指示),則執行然後繼續切換至一例如決 策方塊404之匯流排操作,其中控制器13〇邏輯切換到方塊 406,假如一相關性回應被要求,則執行切換到方塊4ι〇。 根據決策方塊410,控制器13〇邏輯切換到方塊爲了 讀取操作’或切換到方塊4叫了其他操作。在讀取操作 時,控制器130於正常的位址回應視窗(方塊412)期間,使 - RemStat回應返回要求器。在非讀取操作時,控制器13〇 η 先 聞 讀 背 φ I 再f緣I本裝 頁 訂 線 -14-
本紙張A度適用中國國家標準(CNS > A4«^(21〇x^7^iT 發明説明(12 於正常的位址回應視窗(方塊414)期間,使一 ReRun回應返 回要求器。之後控制器13〇儲存由要求器產生以用於操作 之標籤(方塊416),完成用於此操作階段之分析(方塊418) ’並使操作前進之一非區域匯流排或記憶體。 如圖6b所示’當控制器130接收一指示,於該指示一遠 端操作已完成(方塊430) ’控制器130邏輯繼續前進已決定 該操作是否爲一讀取操作(方塊432),並依據結果而切換。 假如操作爲一讀取操作(方塊434 ),則控制器〗3〇返回—具 原始標籤之資料。假如資料之相關性狀態爲分享的,當控 制器聲明該資料及DTag信號時,控制器亦聲明一 匯流排上之信號。爲指示一空—的相關性狀態,沒有信號是 在DCache匯流排上聲明的。由於相關此實施例,其由控制 器130完成之回應(方塊436)用於一遠端讀取操作之返回。 對於該不爲讀取操作之遠端讀取操作,控制器1;3()發佈一 ReRun要求及聲明DTag信號(方塊438)。然後,當要求器 重新發佈分讀取操作而於位址匯流排上聲明R位元,以指 示此爲重新執行(rerun)之返回操作,控制器13〇於正常的 位址回應視窗期間返回相關性回應(方塊440 )。之後,假如 操作爲一讀取(Read)具有意圖(lntent)以修改(M〇dify)(方 塊442 ),從本實施例之見解,控制器13〇 ·聲明用於資料匯 流排224上資料之資料信號,並聲明〇7邛匯流排226(方塊 444)上完成操作之標籤。 現在參考圖6c,顯示由資訊處理系統1〇〇所執行之附加 操作之流程圖。更特的是,圖6 c之流程圖顯示由—主匯流 •15- 本紙張A度適用中國國家標準(CNS ) A4規格(210X297公釐)
I -----I I ¾-- i - (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部中夬棣準局員工消費合作社印袈 A7 B7 €¢1542 五、發明説明(13 排裝置’如較佳實施例之處理哭·! J心旄理态102,所執 6c所顯示之操作可能不需要於、+ 课1卞闽 而戈日7F<序列中執行。 如方塊彻所示,主處理器102發佈—讀取操作並接收一 相關性回應。假如回應指示所要求資料具有—分享(Shared) 狀態(万塊462) ’意# ’資料係於區域匯流排1〇8上之記憶 體U〇中,且亦於匯流排108之另外處理器104,106等等之 快取記憶體中’但尚未於快取記憶體中被修改。因此,主 處理器H)2於主處理器102中所標藏標示之等待資料,並當 於快取記憶體(方塊464)中分享時將該資料做記號。在此情 況下,關於目前所討論將結束主要處理(方塊466)。 假如回應指7F狀態爲,,修改的"(m〇dified )(方塊468 ),意 即,資料係於之區域匯流排108上之記憶體110中,且亦於 匯流排108上之另外處理器1〇4,1〇6等等之快取記憶體中 ’但尚未於快取記憶體中被修改。因此,主處理器1〇2等 待標籤資料(方塊470)。在此情況下,一至讀取要求之回應 將來自快取記憶體及其他記憶體丨10,首先接收之資料因 此取決於快取記憶體及他記憶體110之間的競爭(race)。所 以’爲了確保正確資料的使用,主處理器丨〇2等待標錢資 料之快取記憶體版本,該標籤資料返回以與所聲明之 DCache信號連接。之後,主處理器1〇2將快取記憶體(方 塊470)中之資料做記號爲》分享的,,(Shared),並完成此討 論之目的(方塊4^6)。 . 假如回應指示狀態爲,’空的”(null)(方塊472 ),意即,資 料係單獨於之區域匯流排i08上之記憶體110中。因此,主 16- 本紙張尺度適用中國國家標準(CNS ) M規格(2丨〇χ297公釐) ----^---^-----裝------^訂^------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消費合作社印裝 經濟部中央標準局貝工消費合作社印製 491542 A7 _____B7 五、發明説明(14 ) 處理器102等待標籤資料,然後主處理器1〇2將快取記憶體 (方塊474 )中之資料做記號爲”互斥的"(exclusive ),並完成 此討論之目的(方塊466)。 假如回應指示狀態爲"remstat"(方塊476),意即,資料不 位於區域匯流排108上之記憶體110或快取記憶體中》由於 此狀況下,要求器102將只透過處理器節點控制器13〇接收 一回應,而快取記憶體及區域記憶體110之間並沒有競爭 (race )存在。因此,返回”修改的"相關性狀態之需求消除 ’只留下一"互斥的"(exclusive)狀態及"分享的,,(Shared) 狀態作爲相關性回應,所以相關性回應可被聲明爲一於一 單一線上之數位邏輯信號。因_此,主處理器i 〇2等待標蕺 資料’且假如該標籤資料返回與所聲明之DCache信號連接 ,則主處理器102將快取記憶體(中之資料做記號爲"分享 的"(Shared),否則資料做記號爲"互斥的"(exclusive)(478) ’並元成此时論之目的(方塊466)。 假如主處理器102判定回應不指示狀態爲—,,remstat "狀 態’主處理器102判定狀態是否爲一 ReRun (方塊々go )。假 如是’主處理器102設定R位元及標籤並重新發佈讀取操作 (方塊482) ’否則主處理器1〇2重新發佈讀取操作但不設定 R位元(方塊484)。 雖然本發明及其優點已詳細敘述,其在不悖離本發明精 神及領域之下,所做的不同變化,替代及替換應可被瞭解 本紙張又度適用中國國家標準(CNS ) A4規格(210x297公羞) -----^-----裝------r.^ ------^ {請先閲讀背面之注意事項再填寫本頁}

Claims (1)

  1. 401542 A8 B8 C8 D8 經濟部中央揉準局貝工消費合作社印裴 '申請專利範圍 l —種用於資訊處理系統之方法,該資訊處理系統包括多 個藉由一组匯流排與至少一儲存裝置相連接之匯流排^ 置,該方法包括: 在一匯流排上,由一第一裝置(,’要求器發佈一用於 資料及相關性資訊之要求; ς 於一設計的相關性回應時段期間,監控所要求之相關 性資訊; ^ 於一設計的相關性回應時段期間,由一第二裝置傳送 —第-信號’指示相關性資訊將於第二時段期間返回; 及 傳送一第一铋號’以於第亡時段期間提供相關性資訊 至要求器。 2·根據中請專利範園“項之方法,Λ中第二信號傳送比 傳送—第一信號使用較少的線。 3·,據巾料利範"2項之方法,由聲明—標籤及所要 求之資料定義第二時段之至少一部份。 4·=據申請專利範圍第3項之方法/其中第二信號被獨自 傳送至一單一線上。 5.根據中請專利範㈣4項之方法,尚包括位於—第一匯 流排之第一信號及位於一第二匯流排之第二俨號。 6·根據中請專利範圍第Μ之方法,尚包括由第^装置消 除至少一可能的相關性回應。 7.根據中請專利範圍第6項之方法,其中—修改的相關性 回應被消除。 -18 本紙張"^適用中國國家標準(CNS )八视#· ( 210Χ297公缝 ,, 1¾.I — 、(請先閲讀背面之注意事項再填寫本頁) - .丨線- 經 央 標 準 % % 費 合 作 社 印 裝 401542 申請專利範固 A8 B8 C8 D8 8. 根據申請專利範圍第6項之方法,其中一重試相關性回 應被消除。 9. 根據申請專利範圍第6項之方法,其中一重新執行相關 性回應被消除。 10. 根據申請專利範圍第!項之方法,尚包括由第二裝置減 少至兩剩餘相關性回應之可能的相關性回應,且其中第 二信號之傳送尚包括傳送兩剩餘的相關性回應其中之一 11. —種用於資訊處理系統之方法,該資訊處理系統包括多 個藉由一組匯流排與至少二儲存裝置相連接之匯流排裝 置,該方法包括: .- 由第一裝置("要求器”)發佈一資料,該第—裝置連接 一組匯流排("要求器之匯流排"),引導到至少—裝置(" 遠端裝置"),而非直接連接要求器之匯流排,由匯流排 操作中包括一由要求器建立之標藏; ,u 由第二裝置確認匯流排操作; 在一設計的相關性回應時段期間,於一特定之要求器 匯流排上發佈一第一相關性回應,由回應者回應一?丨 至放置於一遠端裝置之資料的讀取要求; 傳送一讀取要求至遠端裝置; 從遠端裝置接收所要求資料; 於一特定之要求器匯流排上 ,及一第二相關性回應;及 在一特定時段("讀取時段··) 聲明標籤,所要求資料 由要求器讀取所要求資 , ! 丨裳 訂-----踩 (請先聞讀背面之注意事項再填寫本頁〕 19 i本紙張尺度適用中國國家標準(CNS ) A4規格(210X297^7 ABCD 4015*2 六、申請專利範圍 料及相關性資訊。 12. 根據申請專利範圍第1 1項之方法,尚包括位於一匯流排 之特定線數目上之第一相關性回應,及位於一匯流排之 較少線數目上之第二相關性回應。 13. 根據申請專利範圍第1 2項之方法,尚包括在所要求資料 及關資訊從遠端裝置接收後,由回應者聲明標籤及所要 求資料,初始化讀取時段至少一部份。 14. 一種資訊處理系統,包括: 多個包括一或多個處理器之匯流排裝置; 至少一儲存裝置; 一匯流排連接該多個匯流辦裝置及該儲存裝置; 用以由第一裝置(·,要求器")在一匯流排上,發佈一資 料及相關資訊之要求之裝置; 在一設計的相關性回應時段期間,由要求器監控相關 性資訊之裝置; 在一設計的相關性回應時段期間,由一第二裝置傳送 一第一相關性回應之裝置,指示相關性資訊將於一第二 時段期間返回;及 用以在第二時段期間傳送一第二相關性回應以提供相 關性資訊至要求器之裝置。 15. 根據申請專利範圍第14項之系統,其中第一相關性回應 係於一匯流排之特定線上丨且第二相關性回應係於比第 —相關性回應之匯流排較少之線上。 16. 根據申請專利範圍第15項之系統,其中第二時段由聲明 ____________ -20- 本紙中國國家標準(CNS ) A4規格(------ A8 B8 C8 D8 其中用以減低回應之 其中用以減低回應之 申請專利範圍 所要求資料及一與要求相關之標籤,定義至少—部份β 根據申請專利範圍第丨6項之系統,其中第二相關回應係 於一單一線上單獨地通訊。 18·根據申請專利範圍第丨4項之系統,尚包括用以由至少一 可旎的回應’減低第二相關性回應之可能的相關性回應 之裝置。 19. 根據申請專利範圍第18項之系統,其中用以減低回應之 裝置消除一修改的相關性回應。 20. 根據申請專利範圍第丨8項之系統 裝置消除一重試的相關性回應。 21. 根據申請專利範圍第丨8項之$統 裝置消除一返回的相關性回應。 22. 根據申請專利範圍第14項之系統,尚包括用以由第二装 置減低至兩剩餘相關性回應之可能的相關性回應之裝置 ’且其中用於第二相關性回應傳送之裝置傳送剩餘相闞 性回應之其中之一。 (請先聞讀背面之注意事項再填寫本頁) -裝_ 訂 線 經濟部中央標準局員工消費合作社印裝 -21 -
TW085107704A 1995-12-15 1996-06-26 Method and apparatus for coherency reporting in a multiprocessing system TW401542B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/573,092 US5673413A (en) 1995-12-15 1995-12-15 Method and apparatus for coherency reporting in a multiprocessing system

Publications (1)

Publication Number Publication Date
TW401542B true TW401542B (en) 2000-08-11

Family

ID=24290613

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085107704A TW401542B (en) 1995-12-15 1996-06-26 Method and apparatus for coherency reporting in a multiprocessing system

Country Status (7)

Country Link
US (1) US5673413A (zh)
EP (1) EP0779583B1 (zh)
JP (2) JP3529566B2 (zh)
KR (1) KR100241644B1 (zh)
CN (1) CN1099644C (zh)
DE (1) DE69628127T2 (zh)
TW (1) TW401542B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5860120A (en) * 1996-12-09 1999-01-12 Intel Corporation Directory-based coherency system using two bits to maintain coherency on a dual ported memory system
US6055608A (en) * 1997-04-14 2000-04-25 International Business Machines Corporation Method and system for speculatively sourcing cache memory data within a multiprocessor data-processing system
US5996049A (en) * 1997-04-14 1999-11-30 International Business Machines Corporation Cache-coherency protocol with recently read state for data and instructions
US6026448A (en) * 1997-08-27 2000-02-15 International Business Machines Corporation Method and means for exchanging messages, responses and data between different computer systems that require a plurality of communication paths between them
US6067611A (en) * 1998-06-30 2000-05-23 International Business Machines Corporation Non-uniform memory access (NUMA) data processing system that buffers potential third node transactions to decrease communication latency
DE19981441D2 (de) * 1998-07-30 2001-07-12 Siemens Ag Bus-Steuereinheit zur Unterstützung einer Programmablauf-Überwachung in Sternstrukturen, dazugehöriges Programmablauf-Überwachungssystem sowie Verfahren zur Programmablauf-Überwachung
US6085293A (en) * 1998-08-17 2000-07-04 International Business Machines Corporation Non-uniform memory access (NUMA) data processing system that decreases latency by expediting rerun requests
US6546429B1 (en) * 1998-09-21 2003-04-08 International Business Machines Corporation Non-uniform memory access (NUMA) data processing system that holds and reissues requests at a target processing node in response to a retry
US6145032A (en) * 1998-09-21 2000-11-07 International Business Machines Corporation System for recirculation of communication transactions in data processing in the event of communication stall
US6081874A (en) * 1998-09-29 2000-06-27 International Business Machines Corporation Non-uniform memory access (NUMA) data processing system that speculatively issues requests on a node interconnect
US6067603A (en) * 1998-10-01 2000-05-23 International Business Machines Corporation Non-uniform memory access (NUMA) data processing system that speculatively issues requests on a node interconnect
US6108764A (en) * 1998-12-17 2000-08-22 International Business Machines Corporation Non-uniform memory access (NUMA) data processing system with multiple caches concurrently holding data in a recent state from which data can be sourced by shared intervention
US6631401B1 (en) 1998-12-21 2003-10-07 Advanced Micro Devices, Inc. Flexible probe/probe response routing for maintaining coherency
US6490661B1 (en) 1998-12-21 2002-12-03 Advanced Micro Devices, Inc. Maintaining cache coherency during a memory read operation in a multiprocessing computer system
US6275905B1 (en) * 1998-12-21 2001-08-14 Advanced Micro Devices, Inc. Messaging scheme to maintain cache coherency and conserve system memory bandwidth during a memory read operation in a multiprocessing computer system
US6370621B1 (en) 1998-12-21 2002-04-09 Advanced Micro Devices, Inc. Memory cancel response optionally cancelling memory controller's providing of data in response to a read operation
US6115804A (en) * 1999-02-10 2000-09-05 International Business Machines Corporation Non-uniform memory access (NUMA) data processing system that permits multiple caches to concurrently hold data in a recent state from which data can be sourced by shared intervention
US6269428B1 (en) * 1999-02-26 2001-07-31 International Business Machines Corporation Method and system for avoiding livelocks due to colliding invalidating transactions within a non-uniform memory access system
US6442597B1 (en) * 1999-07-08 2002-08-27 International Business Machines Corporation Providing global coherence in SMP systems using response combination block coupled to address switch connecting node controllers to memory
US6467012B1 (en) * 1999-07-08 2002-10-15 International Business Machines Corporation Method and apparatus using a distributed system structure to support bus-based cache-coherence protocols for symmetric multiprocessors
US6779036B1 (en) 1999-07-08 2004-08-17 International Business Machines Corporation Method and apparatus for achieving correct order among bus memory transactions in a physically distributed SMP system
US6480973B1 (en) * 1999-09-30 2002-11-12 Bull Information Systems Inc. Gate close failure notification for fair gating in a nonuniform memory architecture data processing system
US6654837B1 (en) * 1999-12-28 2003-11-25 Intel Corporation Dynamic priority external transaction system
US6757793B1 (en) 2000-03-29 2004-06-29 Advanced Micro Devices, Inc. Reducing probe traffic in multiprocessor systems using a victim record table
FR2832859B1 (fr) * 2001-11-28 2004-01-09 Commissariat Energie Atomique Generateur electrochimique au lithium comprenant au moins une electrode bipolaire avec substrats conducteurs en aluminium ou alliage d'aluminium
US8055492B2 (en) * 2002-01-10 2011-11-08 International Business Machines Corporation Non-unique results in design verification by test programs
US6988173B2 (en) * 2003-05-12 2006-01-17 International Business Machines Corporation Bus protocol for a switchless distributed shared memory computer system
US7085898B2 (en) * 2003-05-12 2006-08-01 International Business Machines Corporation Coherency management for a “switchless” distributed shared memory computer system
JP2005057738A (ja) * 2003-07-18 2005-03-03 Canon Inc 信号処理装置、信号処理方法及びプログラム
JP4507563B2 (ja) * 2003-11-10 2010-07-21 株式会社日立製作所 マルチプロセッサシステム
US20070079074A1 (en) * 2005-09-30 2007-04-05 Collier Josh D Tracking cache coherency in an extended multiple processor environment
EP1988464B1 (en) 2006-02-24 2018-11-21 Fujitsu Ltd. Snoop control method and information processing device
JP4609521B2 (ja) 2008-04-21 2011-01-12 ソニー株式会社 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム
CN103795770B (zh) * 2012-10-26 2017-07-04 伊姆西公司 在网络基础设施中提供高速缓存服务的方法和装置
CN103631534B (zh) * 2013-11-12 2017-01-11 北京兆芯电子科技有限公司 数据存储系统以及其管理方法
US10747298B2 (en) 2017-11-29 2020-08-18 Advanced Micro Devices, Inc. Dynamic interrupt rate control in computing system
US10503648B2 (en) 2017-12-12 2019-12-10 Advanced Micro Devices, Inc. Cache to cache data transfer acceleration techniques
US11210246B2 (en) 2018-08-24 2021-12-28 Advanced Micro Devices, Inc. Probe interrupt delivery

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297269A (en) * 1990-04-26 1994-03-22 Digital Equipment Company Cache coherency protocol for multi processor computer system
US5406504A (en) * 1993-06-30 1995-04-11 Digital Equipment Multiprocessor cache examiner and coherency checker
US5530933A (en) * 1994-02-24 1996-06-25 Hewlett-Packard Company Multiprocessor system for maintaining cache coherency by checking the coherency in the order of the transactions being issued on the bus
BR9506997A (pt) * 1994-03-01 1997-11-18 Intel Corp Arquitetura de barramento altamente canalizada
US5682516A (en) * 1994-03-01 1997-10-28 Intel Corporation Computer system that maintains system wide cache coherency during deferred communication transactions
US5557769A (en) * 1994-06-17 1996-09-17 Advanced Micro Devices Mechanism and protocol for maintaining cache coherency within an integrated processor
US5548797A (en) * 1994-10-03 1996-08-20 International Business Machines Corporation Digital clock pulse positioning circuit for delaying a signal input by a fist time duration and a second time duration to provide a positioned clock signal

Also Published As

Publication number Publication date
EP0779583A3 (en) 1999-03-24
JP3832833B2 (ja) 2006-10-11
DE69628127D1 (de) 2003-06-18
EP0779583B1 (en) 2003-05-14
JPH09204405A (ja) 1997-08-05
CN1157440A (zh) 1997-08-20
KR100241644B1 (ko) 2000-02-01
KR970049647A (ko) 1997-07-29
DE69628127T2 (de) 2004-04-08
CN1099644C (zh) 2003-01-22
JP3529566B2 (ja) 2004-05-24
JP2004005657A (ja) 2004-01-08
US5673413A (en) 1997-09-30
EP0779583A2 (en) 1997-06-18

Similar Documents

Publication Publication Date Title
TW401542B (en) Method and apparatus for coherency reporting in a multiprocessing system
TW385395B (en) Method of shared intervention for cache lines in the shared state for SMP bus
TW446877B (en) Non-uniform memory access (NUMA) data processing system that speculatively issues requests on a node interconnect
US7003632B2 (en) Method and apparatus for scalable disambiguated coherence in shared storage hierarchies
TW475117B (en) Method of shared intervention for cache lines in the recently read state for SMP bus
US5682512A (en) Use of deferred bus access for address translation in a shared memory clustered computer system
US5276828A (en) Methods of maintaining cache coherence and processor synchronization in a multiprocessor system using send and receive instructions
TW472195B (en) Method and apparatus for achieving correct order among bus memory transactions in a physically distributed SMP system
EP0681240B1 (en) Duplicate cache tag memory system
US6012120A (en) Method and apparatus for providing DMA transfers between devices coupled to different host bus bridges
US4769768A (en) Method and apparatus for requesting service of interrupts by selected number of processors
JPH0473176B2 (zh)
US7971003B2 (en) Cache coherency in a shared-memory multiprocessor system
TW460797B (en) Block snooping support for multiple processor systems
US20090024688A1 (en) Accessing Memory And Processor Caches Of Nodes In Multi-Node Configurations
US5659708A (en) Cache coherency in a multiprocessing system
US6996645B1 (en) Method and apparatus for spawning multiple requests from a single entry of a queue
TW472193B (en) Method and apparatus for transferring data over a processor interface bus
US5822765A (en) System and method for resolving contention arising from execution of cache coherency operations in a multiple cache computer system
JPH0246974B2 (zh)
US7519780B2 (en) System and method for reducing store latency in symmetrical multiprocessor systems
US5991855A (en) Low latency memory read with concurrent pipe lined snoops
TW498210B (en) Non-uniform memory access (NUMA) data processing system that decreases latency by expediting rerun requests
TW521189B (en) System and method for implementing a separate virtual channel for posted requests in a multiprocessor computer system
CN1031287A (zh) 数字数据处理系统用的总线适配器装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees