JPH09204405A - 情報処理方法および装置 - Google Patents
情報処理方法および装置Info
- Publication number
- JPH09204405A JPH09204405A JP8295419A JP29541996A JPH09204405A JP H09204405 A JPH09204405 A JP H09204405A JP 8295419 A JP8295419 A JP 8295419A JP 29541996 A JP29541996 A JP 29541996A JP H09204405 A JPH09204405 A JP H09204405A
- Authority
- JP
- Japan
- Prior art keywords
- coherency
- bus
- response
- interval
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 本発明の目的は、ＮＵＭＡまたはメモリ・デ
ィレクトリ・ベースのシステムで一般に発生するよう
に、読取りデータが要求元プロセッサのローカル・バス
以外のバスから与えられる時に、コヒーレンシ報告の性
能を改善することである。 【解決手段】 本発明によれば、バスを介して少なくと
も１つの記憶装置に結合された複数のバス・デバイスを
含む情報処理システムが提供される。バス上の第１デバ
イス（「要求元」）は、データとコヒーレンシ情報を得
るために要求を発行し、指定されたコヒーレンシ応答間
隔の間、コヒーレンシ情報について監視する。第２デバ
イス（「応答デバイス」）は、コヒーレンシ情報が第２
間隔の間に返されることを示す第１信号を、指定された
コヒーレンシ応答間隔の間に送り、第２間隔の間に、要
求元にコヒーレンシ情報を提供する第２信号を送る。
ィレクトリ・ベースのシステムで一般に発生するよう
に、読取りデータが要求元プロセッサのローカル・バス
以外のバスから与えられる時に、コヒーレンシ報告の性
能を改善することである。 【解決手段】 本発明によれば、バスを介して少なくと
も１つの記憶装置に結合された複数のバス・デバイスを
含む情報処理システムが提供される。バス上の第１デバ
イス（「要求元」）は、データとコヒーレンシ情報を得
るために要求を発行し、指定されたコヒーレンシ応答間
隔の間、コヒーレンシ情報について監視する。第２デバ
イス（「応答デバイス」）は、コヒーレンシ情報が第２
間隔の間に返されることを示す第１信号を、指定された
コヒーレンシ応答間隔の間に送り、第２間隔の間に、要
求元にコヒーレンシ情報を提供する第２信号を送る。
Description
【０００１】
【発明の属する技術分野】本発明は、全般的にはデータ
処理システムに関し、具体的には、多重プロセッサ・シ
ステム内でコヒーレンシ情報を提供するためのシステム
および方法に関する。
処理システムに関し、具体的には、多重プロセッサ・シ
ステム内でコヒーレンシ情報を提供するためのシステム
および方法に関する。
【０００２】
【従来の技術】本特許出願は、１９９４年１０月４日出
願の下記の米国特許出願に関連するので、必要により参
照されたい。 SYSTEM AND METHOD FOR COMMUNICATING BETWEEN DEVICE
S、米国特許出願第08/298,873号(HQ9-94-017) DUAL LATENCY STATUS AND COHERENCY REPORTING FOR A
MULTIPROCESSING SYSTEM、米国特許出願第08/316,980号
(HQ9-94-033) SYSTEM AND METHOD FOR DETERMINING SOURCE OF DATA I
N A SYSTEM WITH INTERVENING CACHES、米国特許出願第
08/317,256号(HQ9-94-034)
願の下記の米国特許出願に関連するので、必要により参
照されたい。 SYSTEM AND METHOD FOR COMMUNICATING BETWEEN DEVICE
S、米国特許出願第08/298,873号(HQ9-94-017) DUAL LATENCY STATUS AND COHERENCY REPORTING FOR A
MULTIPROCESSING SYSTEM、米国特許出願第08/316,980号
(HQ9-94-033) SYSTEM AND METHOD FOR DETERMINING SOURCE OF DATA I
N A SYSTEM WITH INTERVENING CACHES、米国特許出願第
08/317,256号(HQ9-94-034)
【０００３】共用バスを介してメモリ・システムに結合
される複数のバス・デバイスを有する多重プロセッサ・
システムでは、バス・デバイスが、読取り動作など、メ
モリ・システムに記憶されたデータの特定の部分を要求
する動作を発行する。「スヌープ」・バス・デバイスを
使用するシステムでは、共用バスに結合されたバス・デ
バイスが、動作を監視して、その動作がそのバス・デバ
イスのキャッシュ内に含まれるデータに関連するかどう
かを判定する。これを「コヒーレンシ検査」と称するこ
とがしばしばである。このようなコヒーレンシ検査に
は、メモリ・システムまたはバス・デバイスのうちの１
つが現在最新版のコピーを保持しているかどうかに無関
係に、要求されたデータの最も新しく有効な版が要求元
デバイスに送られるようにすることが含まれる。
される複数のバス・デバイスを有する多重プロセッサ・
システムでは、バス・デバイスが、読取り動作など、メ
モリ・システムに記憶されたデータの特定の部分を要求
する動作を発行する。「スヌープ」・バス・デバイスを
使用するシステムでは、共用バスに結合されたバス・デ
バイスが、動作を監視して、その動作がそのバス・デバ
イスのキャッシュ内に含まれるデータに関連するかどう
かを判定する。これを「コヒーレンシ検査」と称するこ
とがしばしばである。このようなコヒーレンシ検査に
は、メモリ・システムまたはバス・デバイスのうちの１
つが現在最新版のコピーを保持しているかどうかに無関
係に、要求されたデータの最も新しく有効な版が要求元
デバイスに送られるようにすることが含まれる。
【０００４】バス・デバイスが共用バスを介してバス要
求を送る時には、複数のタイプの報告が要求元デバイス
に送り返される可能性がある。要求元バス・デバイスに
送り返される情報の一部によって、要求されたデータの
コヒーレンシすなわち、どのデバイスが要求されたデー
タの有効な版を所有するかが報告される。関連特許であ
る米国特許出願第０８／３１６９８０号明細書に記載の
ものなどの応答ウィンドウ（「アドレス応答ウィンド
ウ」）を、コヒーレンシ報告に使用することができる。
このウィンドウは、コヒーレンシ応答ウィンドウとも称
するが、他のバス・デバイスのそれぞれで必要なキャッ
シュ・ディレクトリ索引に起因する長い遅延を考慮に入
れて、アドレスと要求コードから構成可能なクロック数
だけ後に置かれる。
求を送る時には、複数のタイプの報告が要求元デバイス
に送り返される可能性がある。要求元バス・デバイスに
送り返される情報の一部によって、要求されたデータの
コヒーレンシすなわち、どのデバイスが要求されたデー
タの有効な版を所有するかが報告される。関連特許であ
る米国特許出願第０８／３１６９８０号明細書に記載の
ものなどの応答ウィンドウ（「アドレス応答ウィンド
ウ」）を、コヒーレンシ報告に使用することができる。
このウィンドウは、コヒーレンシ応答ウィンドウとも称
するが、他のバス・デバイスのそれぞれで必要なキャッ
シュ・ディレクトリ索引に起因する長い遅延を考慮に入
れて、アドレスと要求コードから構成可能なクロック数
だけ後に置かれる。
【０００５】コヒーレンシ情報を即座に取得して許容さ
れるアドレス応答ウィンドウ内で返すことができない時
には、応答のウィンドウを延長する必要がある。これ
は、たとえば、不均一メモリ・アクセス（ＮＵＭＡ）型
システムまたはスイッチ式メモリ・ディレクトリ型シス
テムで必要になる。というのは、このようなシステムで
は、コヒーレンシ情報がローカル・スヌープ・バス上で
常に入手可能ではなく、読取り要求を別のバスまたはメ
モリ・ディレクトリ・システムに転送する必要があるか
らである（ＮＵＭＡアーキテクチャでは、処理システム
がローカル・バス・メモリだけを有する。メモリ・ディ
レクトリ・アーキテクチャでは、処理システムが、どの
ローカル・バスにも属さない大域メモリだけを有す
る）。コヒーレンシ応答ウィンドウを延長するためのプ
ロトコルが、関連特許である米国特許出願第０８／２９
８８７３号明細書に記載されている。
れるアドレス応答ウィンドウ内で返すことができない時
には、応答のウィンドウを延長する必要がある。これ
は、たとえば、不均一メモリ・アクセス（ＮＵＭＡ）型
システムまたはスイッチ式メモリ・ディレクトリ型シス
テムで必要になる。というのは、このようなシステムで
は、コヒーレンシ情報がローカル・スヌープ・バス上で
常に入手可能ではなく、読取り要求を別のバスまたはメ
モリ・ディレクトリ・システムに転送する必要があるか
らである（ＮＵＭＡアーキテクチャでは、処理システム
がローカル・バス・メモリだけを有する。メモリ・ディ
レクトリ・アーキテクチャでは、処理システムが、どの
ローカル・バスにも属さない大域メモリだけを有す
る）。コヒーレンシ応答ウィンドウを延長するためのプ
ロトコルが、関連特許である米国特許出願第０８／２９
８８７３号明細書に記載されている。
【０００６】
【発明が解決しようとする課題】本発明の目的は、ＮＵ
ＭＡまたはメモリ・ディレクトリ・ベースのシステムで
一般に発生するように、読取りデータが要求元プロセッ
サのローカル・バス以外のバスから与えられる時に、コ
ヒーレンシ報告の性能を改善することである。
ＭＡまたはメモリ・ディレクトリ・ベースのシステムで
一般に発生するように、読取りデータが要求元プロセッ
サのローカル・バス以外のバスから与えられる時に、コ
ヒーレンシ報告の性能を改善することである。
【０００７】本発明のもう１つの目的は、前に定義され
たプロトコルにハードウェア信号を追加せずに、そのよ
うな読取り動作の性能を改善することである。
たプロトコルにハードウェア信号を追加せずに、そのよ
うな読取り動作の性能を改善することである。
【０００８】
【課題を解決するための手段】これらの目的を達成する
際に、ローカルでない供給源のデータに対する読取り要
求に応答して、読取り要求が受け入れられた（すなわ
ち、読取り動作に応答してＲｅｔｒｙ（再試行）応答が
発行されなかった）場合に、あるコヒーレンシ応答が返
され、要求されたデータが、ローカルでない供給源から
取得され、データが要求元に配布される時に、ある信号
がデータのコヒーレンシ状況を示す。
際に、ローカルでない供給源のデータに対する読取り要
求に応答して、読取り要求が受け入れられた（すなわ
ち、読取り動作に応答してＲｅｔｒｙ（再試行）応答が
発行されなかった）場合に、あるコヒーレンシ応答が返
され、要求されたデータが、ローカルでない供給源から
取得され、データが要求元に配布される時に、ある信号
がデータのコヒーレンシ状況を示す。
【０００９】本発明のもう１つの態様では、コヒーレン
シ状況が、「共用」または「排他」のいずれかとして示
される。
シ状況が、「共用」または「排他」のいずれかとして示
される。
【００１０】本発明は、デバイスがＲｅＲｕｎ（再実
行）動作を待機し、その後読取り動作を再発行する必要
なしに、コヒーレンシ応答ウィンドウを延長できること
が長所である。これによって、ＮＵＭＡまたはメモリ・
ディレクトリ・タイプのシステムで非ローカル・データ
に対する読取り動作の待ち時間が大幅に短縮される。読
取り動作は、すべてのバス動作のかなりの部分になるの
で、これによってシステム性能がかなり向上する可能性
がある。
行）動作を待機し、その後読取り動作を再発行する必要
なしに、コヒーレンシ応答ウィンドウを延長できること
が長所である。これによって、ＮＵＭＡまたはメモリ・
ディレクトリ・タイプのシステムで非ローカル・データ
に対する読取り動作の待ち時間が大幅に短縮される。読
取り動作は、すべてのバス動作のかなりの部分になるの
で、これによってシステム性能がかなり向上する可能性
がある。
【００１１】前述は、以下の本発明の詳細な説明をより
よく理解できるように本発明の特徴と技術的長所をかな
りおおまかに述べたものである。本発明の追加の特徴お
よび長所を、以下で説明するが、これが本発明の請求の
対象を形成する。
よく理解できるように本発明の特徴と技術的長所をかな
りおおまかに述べたものである。本発明の追加の特徴お
よび長所を、以下で説明するが、これが本発明の請求の
対象を形成する。
【００１２】
【発明の実施の形態】本発明の新規の特徴を明瞭に指摘
するために、以下の議論では、当業者に明白な、情報処
理システムの通常の特徴は、省略するかごく簡略に述べ
る。当業者は、マルチユーザ、多重プロセッサ・オペレ
ーティング・システムに精通し、特に、仮想記憶を含む
メモリ管理と、プロセッサ・スケジューリングと、プロ
セスおよびプロセッサの両方に関する同期化機能と、メ
ッセージ送受と、通常のデバイス・ドライバと、端末お
よびネットワークのサポートと、システム初期設定と、
割込み管理と、システム呼出し機能と、管理機能とに関
するそのようなオペレーティング・システムの要件に精
通していると仮定する。
するために、以下の議論では、当業者に明白な、情報処
理システムの通常の特徴は、省略するかごく簡略に述べ
る。当業者は、マルチユーザ、多重プロセッサ・オペレ
ーティング・システムに精通し、特に、仮想記憶を含む
メモリ管理と、プロセッサ・スケジューリングと、プロ
セスおよびプロセッサの両方に関する同期化機能と、メ
ッセージ送受と、通常のデバイス・ドライバと、端末お
よびネットワークのサポートと、システム初期設定と、
割込み管理と、システム呼出し機能と、管理機能とに関
するそのようなオペレーティング・システムの要件に精
通していると仮定する。
【００１３】ここで図１を参照して、本発明を有利に実
施するデータ処理システムを説明する。多重プロセッサ
の情報処理システム１００には、複数のローカルなシス
テム・バス１０８．１、１０８．２などが含まれ、シス
テム・バス１０８．１などのローカル・システム・バス
は、複数のプロセッサ１０２．１、１０４．１、１０
６．１などと、プロセッサ・ノード・コントローラ（ま
たは「バス・アダプタ」、以下ではノード・コントロー
ラと呼称する）１３０．１とが動作可能に接続されてい
る（システム・バス１０８．１、１０８．２など、複数
の同様の符号を付された要素を参照または図示する場
合、これらの要素を「システム・バス１０８」などのよ
うに接尾辞なしで集合的に参照する場合がある）。プロ
セッサ・ユニット１０２、１０４、１０６などには、プ
ロセッサとキャッシュ記憶デバイスが含まれる可能性が
あるが、本明細書では単に「プロセッサ」と呼称する。
ノード・コントローラ１３０には、ローカル・メモリが
存在する場合に、ローカル・バス上のシステム・メモリ
１１０のディレクトリが含まれる。システム・バス１０
８は、ノード・コントローラ１３０を介して相互接続１
４０に動作可能に結合され、これによって、システム・
バス１０８が、ＮＵＭＡアーキテクチャでは他のシステ
ム・バス１０８に結合され、メモリ・ディレクトリ・ア
ーキテクチャでは、それが含まれるディレクトリと共に
メモリ要素１５０に結合される。
施するデータ処理システムを説明する。多重プロセッサ
の情報処理システム１００には、複数のローカルなシス
テム・バス１０８．１、１０８．２などが含まれ、シス
テム・バス１０８．１などのローカル・システム・バス
は、複数のプロセッサ１０２．１、１０４．１、１０
６．１などと、プロセッサ・ノード・コントローラ（ま
たは「バス・アダプタ」、以下ではノード・コントロー
ラと呼称する）１３０．１とが動作可能に接続されてい
る（システム・バス１０８．１、１０８．２など、複数
の同様の符号を付された要素を参照または図示する場
合、これらの要素を「システム・バス１０８」などのよ
うに接尾辞なしで集合的に参照する場合がある）。プロ
セッサ・ユニット１０２、１０４、１０６などには、プ
ロセッサとキャッシュ記憶デバイスが含まれる可能性が
あるが、本明細書では単に「プロセッサ」と呼称する。
ノード・コントローラ１３０には、ローカル・メモリが
存在する場合に、ローカル・バス上のシステム・メモリ
１１０のディレクトリが含まれる。システム・バス１０
８は、ノード・コントローラ１３０を介して相互接続１
４０に動作可能に結合され、これによって、システム・
バス１０８が、ＮＵＭＡアーキテクチャでは他のシステ
ム・バス１０８に結合され、メモリ・ディレクトリ・ア
ーキテクチャでは、それが含まれるディレクトリと共に
メモリ要素１５０に結合される。
【００１４】ここで図２を参照すると、ローカルのシス
テム・バス１０８が、プロセッサ・ユニット１０２、１
０４、１０６ないしｎまでの複数のプロセッサに動作的
に接続されている。また、システム・バス１０８には、
システム・メモリ１１０も接続されている。この図の実
施例では、システム・バス１０８に、とりわけ、５ビッ
トの転送タイプ（「ＴＴ」）・バス２２１、６４ビット
のアドレス・バス２２２、１２８ビットのデータ・バス
２２４、８ビットのデータ・タグ（「ＤＴａｇ」）・バ
ス２２６、６ビットのアドレス応答（「ＡＲｅｓｐ」）
バス２２７および１ビットのキャッシュ・データ（「Ｄ
Ｃａｃｈｅ」）・バス２２８が含まれる。プロセッサ１
０２ないしｎおよびシステム・メモリ１１０は、ノード
・コントローラ１３０の制御の下で動作し、ノード・コ
ントローラ１３０は、２地点間接続線（図示せず）によ
って、システム・バス１０８に接続されたプロセッサ１
０２ないしｎおよびシステム・メモリ１１０と通信す
る。ノード・コントローラ１３０は、符号１３２で、他
のバスおよびデバイスと結合される（図１参照）。した
がって、図１を参照すると、システム・バス１０８．１
にローカルに結合されたプロセッサ１０２．１は、ノー
ド・コントローラ１３０．１を介して、ローカルなシス
テム・バス１０８．１を超えたデバイス、たとえばロー
カルなシステム・バス１０８．２に結合されたプロセッ
サ１０２．２、ローカルなシステム・バス１０８．３に
結合されたシステム・メモリ１１０．３、相互接続１４
０に接続されたメモリ要素１５０．１と通信することが
できる。
テム・バス１０８が、プロセッサ・ユニット１０２、１
０４、１０６ないしｎまでの複数のプロセッサに動作的
に接続されている。また、システム・バス１０８には、
システム・メモリ１１０も接続されている。この図の実
施例では、システム・バス１０８に、とりわけ、５ビッ
トの転送タイプ（「ＴＴ」）・バス２２１、６４ビット
のアドレス・バス２２２、１２８ビットのデータ・バス
２２４、８ビットのデータ・タグ（「ＤＴａｇ」）・バ
ス２２６、６ビットのアドレス応答（「ＡＲｅｓｐ」）
バス２２７および１ビットのキャッシュ・データ（「Ｄ
Ｃａｃｈｅ」）・バス２２８が含まれる。プロセッサ１
０２ないしｎおよびシステム・メモリ１１０は、ノード
・コントローラ１３０の制御の下で動作し、ノード・コ
ントローラ１３０は、２地点間接続線（図示せず）によ
って、システム・バス１０８に接続されたプロセッサ１
０２ないしｎおよびシステム・メモリ１１０と通信す
る。ノード・コントローラ１３０は、符号１３２で、他
のバスおよびデバイスと結合される（図１参照）。した
がって、図１を参照すると、システム・バス１０８．１
にローカルに結合されたプロセッサ１０２．１は、ノー
ド・コントローラ１３０．１を介して、ローカルなシス
テム・バス１０８．１を超えたデバイス、たとえばロー
カルなシステム・バス１０８．２に結合されたプロセッ
サ１０２．２、ローカルなシステム・バス１０８．３に
結合されたシステム・メモリ１１０．３、相互接続１４
０に接続されたメモリ要素１５０．１と通信することが
できる。
【００１５】システム・バス１０８のアクセスの要求と
認可は、すべてがノード・コントローラ１３０によって
制御される。プロセッサ１０２など、バス・デバイスの
うちの１つが、２地点間接続（図示せず）を介してノー
ド・コントローラ１３０からシステム・バス１０８上で
の動作を可能にするよう要求する可能性がある。ノード
・コントローラ１３０からバス認可を受け取ると、プロ
セッサ１０２は、要求元デバイスとしてプロセッサ１０
２を識別するトランザクション・タグを含むアドレス
を、システム・バス１０８上でイネーブルする。
認可は、すべてがノード・コントローラ１３０によって
制御される。プロセッサ１０２など、バス・デバイスの
うちの１つが、２地点間接続（図示せず）を介してノー
ド・コントローラ１３０からシステム・バス１０８上で
の動作を可能にするよう要求する可能性がある。ノード
・コントローラ１３０からバス認可を受け取ると、プロ
セッサ１０２は、要求元デバイスとしてプロセッサ１０
２を識別するトランザクション・タグを含むアドレス
を、システム・バス１０８上でイネーブルする。
【００１６】バス接続数およびバス周波数を最大にし、
なおかつＣＭＯＳ論理デバイスに対するシステム・バス
１０８の直接接続を可能にするために、バス・デバイス
からのさまざまな状況応答およびコヒーレンシ応答は、
バスに関与する各デバイスから、ノード・コントローラ
１３０内などの共通の集合点へ単一方向に駆動され、こ
の集合点では、すべての応答を組み合わせた後に、組合
せ応答を各要求元バス・デバイスに返す。ノード・コン
トローラ１３０は、リモートのメモリ要素１５０または
システム・メモリ１１０すなわち、要求元のプロセッサ
１０２のシステム・バス１０８に対してリモートに置か
れるメモリ要素１５０またはシステム・メモリ１１０に
関するコヒーレンシ情報も集める。また、ノード・コン
トローラ１３０の組合せ論理は、応答に優先順位をつけ
る。これは、バス・デバイスが異なる応答を送る可能性
があるからである。この優先順位づけは、下で説明する
表に記載されている。
なおかつＣＭＯＳ論理デバイスに対するシステム・バス
１０８の直接接続を可能にするために、バス・デバイス
からのさまざまな状況応答およびコヒーレンシ応答は、
バスに関与する各デバイスから、ノード・コントローラ
１３０内などの共通の集合点へ単一方向に駆動され、こ
の集合点では、すべての応答を組み合わせた後に、組合
せ応答を各要求元バス・デバイスに返す。ノード・コン
トローラ１３０は、リモートのメモリ要素１５０または
システム・メモリ１１０すなわち、要求元のプロセッサ
１０２のシステム・バス１０８に対してリモートに置か
れるメモリ要素１５０またはシステム・メモリ１１０に
関するコヒーレンシ情報も集める。また、ノード・コン
トローラ１３０の組合せ論理は、応答に優先順位をつけ
る。これは、バス・デバイスが異なる応答を送る可能性
があるからである。この優先順位づけは、下で説明する
表に記載されている。
【００１７】次に図３を参照すると、アドレスＡは、プ
ロセッサ１０２によってシステム・バス１０８上でイネ
ーブルされる。一定の時間の後に、状況情報すなわち、
フロー制御とエラーの状況が、フロー制御状況応答ウィ
ンドウＡ（「状況Ａ」として図示）の間にプロセッサ１
０２に返される。プロセッサ１０２は、固定だが構成可
能な時間の間、さらにコヒーレンシ情報を待つこともで
き、この情報は、アドレス応答ウィンドウＡ（「スヌー
プＡ」として図示）の間にＡＲｅｓｐバス２２７上でノ
ード・コントローラ１３０によって情報処理システム１
００内のさまざまな他のバス・デバイスからプロセッサ
１０２に返される。このコヒーレンシ情報は、他のバス
・デバイスによる通常のスヌープ動作の結果として作成
されるが、プロセッサ１０２に、要求されたデータの最
新版がある場所を示す。たとえば、プロセッサ１０４
が、要求されたデータを修正された形で保持すると判定
する場合、プロセッサ１０４は、プロセッサ１０４が要
求されたデータの最新版を保持しており、システム・メ
モリ１１０に最新版が含まれないことをプロセッサ１０
２に知らせる。アドレスと要求コードの後で構成可能な
クロック・サイクル数の後にアドレス応答ウィンドウを
配置できるので、情報処理システム１００内のさまざま
なバス・デバイスのそれぞれでのキャッシュ・ディレク
トリ索引を実行するための異なるより長いアクセス時間
が可能になる。
ロセッサ１０２によってシステム・バス１０８上でイネ
ーブルされる。一定の時間の後に、状況情報すなわち、
フロー制御とエラーの状況が、フロー制御状況応答ウィ
ンドウＡ（「状況Ａ」として図示）の間にプロセッサ１
０２に返される。プロセッサ１０２は、固定だが構成可
能な時間の間、さらにコヒーレンシ情報を待つこともで
き、この情報は、アドレス応答ウィンドウＡ（「スヌー
プＡ」として図示）の間にＡＲｅｓｐバス２２７上でノ
ード・コントローラ１３０によって情報処理システム１
００内のさまざまな他のバス・デバイスからプロセッサ
１０２に返される。このコヒーレンシ情報は、他のバス
・デバイスによる通常のスヌープ動作の結果として作成
されるが、プロセッサ１０２に、要求されたデータの最
新版がある場所を示す。たとえば、プロセッサ１０４
が、要求されたデータを修正された形で保持すると判定
する場合、プロセッサ１０４は、プロセッサ１０４が要
求されたデータの最新版を保持しており、システム・メ
モリ１１０に最新版が含まれないことをプロセッサ１０
２に知らせる。アドレスと要求コードの後で構成可能な
クロック・サイクル数の後にアドレス応答ウィンドウを
配置できるので、情報処理システム１００内のさまざま
なバス・デバイスのそれぞれでのキャッシュ・ディレク
トリ索引を実行するための異なるより長いアクセス時間
が可能になる。
【００１８】表１に、好ましい実施例で符号化されるコ
ヒーレンシ・メッセージの例を示す。
ヒーレンシ・メッセージの例を示す。
【表１】
【００１９】この表に、返されるコヒーレンシ・メッセ
ージの優先順位づけが含まれることに留意されたい。こ
の優先順位づけは、返されるメッセージを最初に受け取
るノード・コントローラ１３０によって、さまざまなバ
ス・デバイスから受け取るメッセージのどれをプロセッ
サ１０２に送るかを決定するのに使用される可能性があ
る。たとえば、バス・デバイスであるプロセッサ１０４
が優先順位２を有する「Ｍｏｄｉｆｉｅｄ（変更あ
り）」メッセージ（表１参照）を返し、バス・デバイス
であるプロセッサ１０６が優先順位３を有する「ＲｅＲ
ｕｎ」メッセージを返す場合、ノード・コントローラ１
３０は、「Ｍｏｄｉｆｉｅｄ」メッセージ・コヒーレン
シ応答を送るように実施することができる。
ージの優先順位づけが含まれることに留意されたい。こ
の優先順位づけは、返されるメッセージを最初に受け取
るノード・コントローラ１３０によって、さまざまなバ
ス・デバイスから受け取るメッセージのどれをプロセッ
サ１０２に送るかを決定するのに使用される可能性があ
る。たとえば、バス・デバイスであるプロセッサ１０４
が優先順位２を有する「Ｍｏｄｉｆｉｅｄ（変更あ
り）」メッセージ（表１参照）を返し、バス・デバイス
であるプロセッサ１０６が優先順位３を有する「ＲｅＲ
ｕｎ」メッセージを返す場合、ノード・コントローラ１
３０は、「Ｍｏｄｉｆｉｅｄ」メッセージ・コヒーレン
シ応答を送るように実施することができる。
【００２０】表１に示された応答のうちの３つが、延長
されないアドレス応答ウィンドウ中の即座のコヒーレン
シ解決をもたらす。Ｍｏｄｉｆｉｅｄ応答は、要求元デ
バイス、たとえばプロセッサ１０２に、他のプロセッサ
１０４、１０６などのうちの１つのキャッシュに変更さ
れたキャッシュ・ラインが存在することを示すのに使用
される。Ｓｈａｒｅｄ（共用）応答は、１つまたは複数
のそのようなローカル・キャッシュにデータが存在する
が、変更されていないことを示す。Ｎｕｌｌ（無）応答
は、データがローカル・キャッシュにもリモート・キャ
ッシュにも存在せず、ローカル・メモリに存在すること
を示す。
されないアドレス応答ウィンドウ中の即座のコヒーレン
シ解決をもたらす。Ｍｏｄｉｆｉｅｄ応答は、要求元デ
バイス、たとえばプロセッサ１０２に、他のプロセッサ
１０４、１０６などのうちの１つのキャッシュに変更さ
れたキャッシュ・ラインが存在することを示すのに使用
される。Ｓｈａｒｅｄ（共用）応答は、１つまたは複数
のそのようなローカル・キャッシュにデータが存在する
が、変更されていないことを示す。Ｎｕｌｌ（無）応答
は、データがローカル・キャッシュにもリモート・キャ
ッシュにも存在せず、ローカル・メモリに存在すること
を示す。
【００２１】表１に示された応答のうちの３つでは、ア
ドレス応答ウィンドウが延長される。Ｒｅｔｒｙ応答
は、コヒーレンシ衝突を示し、要求元デバイスが後程そ
の動作を再送しなければならないことを示すのに使用さ
れる。ＲｅＲｕｎ応答とＲｅｍＳｔａｔ応答は、ローカ
ル・バスを離れる時に使用される。
ドレス応答ウィンドウが延長される。Ｒｅｔｒｙ応答
は、コヒーレンシ衝突を示し、要求元デバイスが後程そ
の動作を再送しなければならないことを示すのに使用さ
れる。ＲｅＲｕｎ応答とＲｅｍＳｔａｔ応答は、ローカ
ル・バスを離れる時に使用される。
【００２２】図４および図５は、時間間隔Ｔ１、Ｔ２な
どの間にシステム・バス１０８に含まれるバス上でアサ
ートされるさまざまな信号を示す図である。図４および
図５のどちらでも、図示の時間間隔は、持続時間または
間隔の間の時間のいずれについても必ずしも実際の値の
通りではない。
どの間にシステム・バス１０８に含まれるバス上でアサ
ートされるさまざまな信号を示す図である。図４および
図５のどちらでも、図示の時間間隔は、持続時間または
間隔の間の時間のいずれについても必ずしも実際の値の
通りではない。
【００２３】図４は、ＲｅＲｕｎ応答によってセット・
アップされる延長アドレス応答ウィンドウの実装を示す
図である。時刻Ｔ１に、プロセッサ、たとえばプロセッ
サ１０２が、コヒーレンシ情報を必要とする読取り動作
を発行するが、これには、プロセッサ１０２が、ＴＴバ
ス２２１上で読取り信号をアサートし、アドレス・バス
２２２上でアドレスとタグをアサートすることが含まれ
る。読取り要求に続くある構成された時間であるアドレ
ス応答ウィンドウ（時間間隔Ｔ２）の間に、ノード・コ
ントローラ１３０が、ＡＲｅｓｐバス２２７上でＲｅＲ
ｕｎ信号をアサートする。ＲｅＲｕｎ応答によって、ノ
ード・コントローラ１３０が後程ＲｅＲｕｎ要求を開始
することが示され、その時まで要求元のプロセッサ１０
２がコヒーレンシ情報を得るために別の処置を開始する
必要が実質的になくなる。コヒーレンシ情報が非ローカ
ル供給源から得られた後、ノード・コントローラ１３０
は、当初は要求元のプロセッサ１０２によって確立され
たトランザクション・タグをＤＴａｇバス２２６上でア
サートし、ＴＴバス２２１上でＲｅＲｕｎ要求をアサー
トすることによって、時刻Ｔ３に要求元のプロセッサ１
０２にＲｅＲｕｎ要求を送る。これに応答して、プロセ
ッサ１０２は、時刻Ｔ４に読取り動作を再送し、今回
は、アドレス・バス２２２上のあるビット（「Ｒビッ
ト」）もアサートし、ノード・コントローラ１３０は、
構成されたアドレス応答ウィンドウ（時間間隔Ｔ５）中
にＡＲｅｓｐバス２２７上にコヒーレンシ情報をアサー
トする。要求されたデータが得られた時に、読取り間隔
（時間間隔Ｔ６）の間にトランザクション・タグがＤＴ
ａｇバス２２６上でアサートされ、データがデータ・バ
ス２２４上でアサートされる。
アップされる延長アドレス応答ウィンドウの実装を示す
図である。時刻Ｔ１に、プロセッサ、たとえばプロセッ
サ１０２が、コヒーレンシ情報を必要とする読取り動作
を発行するが、これには、プロセッサ１０２が、ＴＴバ
ス２２１上で読取り信号をアサートし、アドレス・バス
２２２上でアドレスとタグをアサートすることが含まれ
る。読取り要求に続くある構成された時間であるアドレ
ス応答ウィンドウ（時間間隔Ｔ２）の間に、ノード・コ
ントローラ１３０が、ＡＲｅｓｐバス２２７上でＲｅＲ
ｕｎ信号をアサートする。ＲｅＲｕｎ応答によって、ノ
ード・コントローラ１３０が後程ＲｅＲｕｎ要求を開始
することが示され、その時まで要求元のプロセッサ１０
２がコヒーレンシ情報を得るために別の処置を開始する
必要が実質的になくなる。コヒーレンシ情報が非ローカ
ル供給源から得られた後、ノード・コントローラ１３０
は、当初は要求元のプロセッサ１０２によって確立され
たトランザクション・タグをＤＴａｇバス２２６上でア
サートし、ＴＴバス２２１上でＲｅＲｕｎ要求をアサー
トすることによって、時刻Ｔ３に要求元のプロセッサ１
０２にＲｅＲｕｎ要求を送る。これに応答して、プロセ
ッサ１０２は、時刻Ｔ４に読取り動作を再送し、今回
は、アドレス・バス２２２上のあるビット（「Ｒビッ
ト」）もアサートし、ノード・コントローラ１３０は、
構成されたアドレス応答ウィンドウ（時間間隔Ｔ５）中
にＡＲｅｓｐバス２２７上にコヒーレンシ情報をアサー
トする。要求されたデータが得られた時に、読取り間隔
（時間間隔Ｔ６）の間にトランザクション・タグがＤＴ
ａｇバス２２６上でアサートされ、データがデータ・バ
ス２２４上でアサートされる。
【００２４】図５は、ＲｅｍＳｔａｔ応答の送出によっ
てセット・アップされる延長アドレス応答ウィンドウの
実施を示す図である。時刻Ｔ１に、プロセッサ１０２な
どのプロセッサが、コヒーレンシ情報を必要とする読取
り動作を発行するが、これには、プロセッサ１０２がＴ
Ｔバス２２１上で読取り信号をアサートすることと、ア
ドレス・バス２２２上でアドレスとタグをアサートする
ことが含まれる。読取り要求の後のある構成された時間
であるアドレス応答ウィンドウ（時間間隔Ｔ２）中に、
ノード・コントローラ１３０が、ＡＲｅｓｐバス２２７
上でＲｅｍＳｔａｔ信号をアサートする。ＲｅｍＳｔａ
ｔ応答は、後程ノード・コントローラ１３０が要求され
たデータと共にそのデータのコヒーレンシ情報を要求元
のプロセッサ１０２に返すことを示し、要求元のプロセ
ッサ１０２がコヒーレンシ情報を得るために別の処置を
開始する必要を実質的になくし、また、待ち時間を実質
的に減少させる。
てセット・アップされる延長アドレス応答ウィンドウの
実施を示す図である。時刻Ｔ１に、プロセッサ１０２な
どのプロセッサが、コヒーレンシ情報を必要とする読取
り動作を発行するが、これには、プロセッサ１０２がＴ
Ｔバス２２１上で読取り信号をアサートすることと、ア
ドレス・バス２２２上でアドレスとタグをアサートする
ことが含まれる。読取り要求の後のある構成された時間
であるアドレス応答ウィンドウ（時間間隔Ｔ２）中に、
ノード・コントローラ１３０が、ＡＲｅｓｐバス２２７
上でＲｅｍＳｔａｔ信号をアサートする。ＲｅｍＳｔａ
ｔ応答は、後程ノード・コントローラ１３０が要求され
たデータと共にそのデータのコヒーレンシ情報を要求元
のプロセッサ１０２に返すことを示し、要求元のプロセ
ッサ１０２がコヒーレンシ情報を得るために別の処置を
開始する必要を実質的になくし、また、待ち時間を実質
的に減少させる。
【００２５】本発明に先行する関連特許である米国特許
出願第０８／３１７２５６（ＨＱ９−９４−０３４）号
明細書に記載されているように、ＤＣａｃｈｅバスは、
データ転送がシステム・メモリからではなく間にあるキ
ャッシュ・デバイスからであり、その状況でキャッシュ
・デバイスによって駆動されたことをＤＣａｃｈｅ信号
によって示すのに使用されている。非ローカル・バス読
取り動作中にはそのようなキャッシュ介在のためにＤＣ
ａｃｈｅ信号がアサートされることはないので、本発明
に従ってコヒーレンシ情報を担持するのにこのＤＣａｃ
ｈｅ信号を利用することができる。
出願第０８／３１７２５６（ＨＱ９−９４−０３４）号
明細書に記載されているように、ＤＣａｃｈｅバスは、
データ転送がシステム・メモリからではなく間にあるキ
ャッシュ・デバイスからであり、その状況でキャッシュ
・デバイスによって駆動されたことをＤＣａｃｈｅ信号
によって示すのに使用されている。非ローカル・バス読
取り動作中にはそのようなキャッシュ介在のためにＤＣ
ａｃｈｅ信号がアサートされることはないので、本発明
に従ってコヒーレンシ情報を担持するのにこのＤＣａｃ
ｈｅ信号を利用することができる。
【００２６】プロセッサ１０２が、この特定のデータを
読み取る要求などの保留中の要求を有する時には、プロ
セッサ１０２は、クロック・サイクルごとにＤＴａｇバ
スを監視する。ノード・コントローラ１３０が、要求さ
れたデータとそのデータのコヒーレンシ情報を取得した
ならば、ノード・コントローラ１３０は、要求元デバイ
スを識別するトランザクション・タグ信号をＤＴａｇバ
ス２２６上にアサートし、データ信号をデータ・バス２
２４上にアサートし、コヒーレンシ情報信号をＤＣａｃ
ｈｅバス２２８上にアサートする。好ましい実施例で
は、タグ、データおよびコヒーレンシ情報のすべてが、
同一のクロック・サイクル（時間間隔Ｔ３として図示）
の間にアサートされる。トランザクション・タグが送ら
れている時のサイクル（すなわち間隔Ｔ３）の間に、Ｄ
Ｔａｇバス上でのタグの検出に応答して、プロセッサ１
０２は、データ・バス２２４上のデータ信号とＤＣａｃ
ｈｅバス２２８上のコヒーレンシ信号の両方を読み取る
が、この時、ノード・コントローラ１３０からのＲｅＲ
ｕｎ動作を待機することに関連する追加の遅延を被る必
要はなく、その後に必要な情報を読み取るためにアドレ
ス応答ウィンドウの追加の要求を開始し、待機する必要
もない。
読み取る要求などの保留中の要求を有する時には、プロ
セッサ１０２は、クロック・サイクルごとにＤＴａｇバ
スを監視する。ノード・コントローラ１３０が、要求さ
れたデータとそのデータのコヒーレンシ情報を取得した
ならば、ノード・コントローラ１３０は、要求元デバイ
スを識別するトランザクション・タグ信号をＤＴａｇバ
ス２２６上にアサートし、データ信号をデータ・バス２
２４上にアサートし、コヒーレンシ情報信号をＤＣａｃ
ｈｅバス２２８上にアサートする。好ましい実施例で
は、タグ、データおよびコヒーレンシ情報のすべてが、
同一のクロック・サイクル（時間間隔Ｔ３として図示）
の間にアサートされる。トランザクション・タグが送ら
れている時のサイクル（すなわち間隔Ｔ３）の間に、Ｄ
Ｔａｇバス上でのタグの検出に応答して、プロセッサ１
０２は、データ・バス２２４上のデータ信号とＤＣａｃ
ｈｅバス２２８上のコヒーレンシ信号の両方を読み取る
が、この時、ノード・コントローラ１３０からのＲｅＲ
ｕｎ動作を待機することに関連する追加の遅延を被る必
要はなく、その後に必要な情報を読み取るためにアドレ
ス応答ウィンドウの追加の要求を開始し、待機する必要
もない。
【００２７】ここで図６および図７を参照すると、情報
処理システム１００によって実行される動作の流れ図が
示されている。具体的に言うと、図６および図７の流れ
図は、好ましい実施例のノード・コントローラ１３０な
どのバス・デバイスによって実行される動作を示す流れ
図である。図６および図７に示された動作は、図示のシ
ーケンスで実行する必要はない。図６の場合、実行は、
ブロック４００で開始され、ブロック４０２に進んで、
ノード・コントローラ１３０が、ローカルのシステム・
バス１０８を越えるバス動作を分析する。たとえば、シ
ステム・バス１０８．１は、プロセッサ１０２．１に対
してローカルであり、その結果、プロセッサ１０２．１
による、システム・バス１０８．２上のシステム・メモ
リ１１０．２からまたはメモリ要素１５０からデータを
供給される読取り動作は、ローカルのシステム・バス１
０８．１を越えるバス動作になる。
処理システム１００によって実行される動作の流れ図が
示されている。具体的に言うと、図６および図７の流れ
図は、好ましい実施例のノード・コントローラ１３０な
どのバス・デバイスによって実行される動作を示す流れ
図である。図６および図７に示された動作は、図示のシ
ーケンスで実行する必要はない。図６の場合、実行は、
ブロック４００で開始され、ブロック４０２に進んで、
ノード・コントローラ１３０が、ローカルのシステム・
バス１０８を越えるバス動作を分析する。たとえば、シ
ステム・バス１０８．１は、プロセッサ１０２．１に対
してローカルであり、その結果、プロセッサ１０２．１
による、システム・バス１０８．２上のシステム・メモ
リ１１０．２からまたはメモリ要素１５０からデータを
供給される読取り動作は、ローカルのシステム・バス１
０８．１を越えるバス動作になる。
【００２８】その後、そのようなバス動作について、実
行は判断ブロック４０４に継続し、ここで、ノード・コ
ントローラ１３０の論理は、コヒーレンシ応答が不要な
場合にはブロック４０６に分岐し（この場合、本発明の
目的のための分析は、ブロック４０８に示されるように
完了している）、コヒーレンシ応答が必要な場合にはブ
ロック４１０に分岐する。
行は判断ブロック４０４に継続し、ここで、ノード・コ
ントローラ１３０の論理は、コヒーレンシ応答が不要な
場合にはブロック４０６に分岐し（この場合、本発明の
目的のための分析は、ブロック４０８に示されるように
完了している）、コヒーレンシ応答が必要な場合にはブ
ロック４１０に分岐する。
【００２９】ブロック４１０の判断に従って、ノード・
コントローラ１３０の論理は、読取り動作の場合にはブ
ロック４１２へ、他の動作の場合にはブロック４１８へ
分岐する。読取り動作の場合、ノード・コントローラ１
３０は、通常のアドレス応答ウィンドウ中に要求元にＲ
ｅｍＳｔａｔ応答を返す（ブロック４１２）。読取り動
作以外の場合、ノード・コントローラ１３０は、通常の
アドレス応答ウィンドウ中にＲｅＲｕｎ応答を返す（ブ
ロック４１４）。その後、ノード・コントローラ１３０
は、その動作の要求元によって生成されたタグを保存し
（ブロック４１６）、動作のこの段階の分析を完了し、
動作を非ローカルのバスまたはメモリに転送する（ブロ
ック４１８）。
コントローラ１３０の論理は、読取り動作の場合にはブ
ロック４１２へ、他の動作の場合にはブロック４１８へ
分岐する。読取り動作の場合、ノード・コントローラ１
３０は、通常のアドレス応答ウィンドウ中に要求元にＲ
ｅｍＳｔａｔ応答を返す（ブロック４１２）。読取り動
作以外の場合、ノード・コントローラ１３０は、通常の
アドレス応答ウィンドウ中にＲｅＲｕｎ応答を返す（ブ
ロック４１４）。その後、ノード・コントローラ１３０
は、その動作の要求元によって生成されたタグを保存し
（ブロック４１６）、動作のこの段階の分析を完了し、
動作を非ローカルのバスまたはメモリに転送する（ブロ
ック４１８）。
【００３０】図７からわかるように、ノード・コントロ
ーラ１３０が、リモート動作が完了したことの表示を受
け取る時（ブロック４３０）、ノード・コントローラ１
３０の論理は、ブロック４３２に進んで、その動作が読
取り動作であったかどうかを判定し、それに応じて分岐
する。動作が読取り動作の場合には（ブロック４３
４）、ノード・コントローラ１３０は、元のタグと共に
データを返す。コントローラは、データとＤＴａｇ信号
をアサートする間に、データのコヒーレンシ状況がＳｈ
ａｒｅｄの場合にはＤＣａｃｈｅバス上の信号もアサー
トする。Ｎｕｌｌのコヒーレンシ状況を示すには、ＤＣ
ａｃｈｅバスの信号をアサートしない。この実施例に関
しては、これでリモート読取り動作のリターンに関する
ノード・コントローラ１３０による応答が完了する（ブ
ロック４３６）。読取り動作でないリモート動作のリタ
ーンの場合、ノード・コントローラ１３０は、ＲｅＲｕ
ｎ要求を発行し、ＤＴａｇ信号をアサートする（ブロッ
ク４３８）。その後、要求元が、アドレス・バスのＲビ
ットをアサートしてこれが再実行されたリターン動作で
あることを示しながら非読取り動作を再発行する時に、
ノード・コントローラ１３０は、通常のアドレス応答ウ
ィンドウ中にコヒーレンシ応答を返す（ブロック４４
０）。その後、動作がＲｅａｄ Ｗｉｔｈ Ｉｎｔｅｎ
ｔ Ｔｏ Ｍｏｄｉｆｙ（変更目的の読取り）であった
場合（ブロック４４２）、ノード・コントローラ１３０
は、データ・バス２２４上でそのデータのデータ信号を
アサートし、ＤＴａｇバス２２６上でタグをアサートし
（ブロック４４４）、これによって、この実施例の観点
からは動作が完了する。
ーラ１３０が、リモート動作が完了したことの表示を受
け取る時（ブロック４３０）、ノード・コントローラ１
３０の論理は、ブロック４３２に進んで、その動作が読
取り動作であったかどうかを判定し、それに応じて分岐
する。動作が読取り動作の場合には（ブロック４３
４）、ノード・コントローラ１３０は、元のタグと共に
データを返す。コントローラは、データとＤＴａｇ信号
をアサートする間に、データのコヒーレンシ状況がＳｈ
ａｒｅｄの場合にはＤＣａｃｈｅバス上の信号もアサー
トする。Ｎｕｌｌのコヒーレンシ状況を示すには、ＤＣ
ａｃｈｅバスの信号をアサートしない。この実施例に関
しては、これでリモート読取り動作のリターンに関する
ノード・コントローラ１３０による応答が完了する（ブ
ロック４３６）。読取り動作でないリモート動作のリタ
ーンの場合、ノード・コントローラ１３０は、ＲｅＲｕ
ｎ要求を発行し、ＤＴａｇ信号をアサートする（ブロッ
ク４３８）。その後、要求元が、アドレス・バスのＲビ
ットをアサートしてこれが再実行されたリターン動作で
あることを示しながら非読取り動作を再発行する時に、
ノード・コントローラ１３０は、通常のアドレス応答ウ
ィンドウ中にコヒーレンシ応答を返す（ブロック４４
０）。その後、動作がＲｅａｄ Ｗｉｔｈ Ｉｎｔｅｎ
ｔ Ｔｏ Ｍｏｄｉｆｙ（変更目的の読取り）であった
場合（ブロック４４２）、ノード・コントローラ１３０
は、データ・バス２２４上でそのデータのデータ信号を
アサートし、ＤＴａｇバス２２６上でタグをアサートし
（ブロック４４４）、これによって、この実施例の観点
からは動作が完了する。
【００３１】ここで図８を参照すると、情報処理システ
ム１００によって実行される追加動作の流れ図が示され
ている。具体的に言うと、図８の流れ図は、好ましい実
施例のプロセッサ１０２などのマスタ・バス・デバイス
によって実行される動作の流れ図である。図８に示され
た動作は、図示のシーケンスで実行する必要はない。
ム１００によって実行される追加動作の流れ図が示され
ている。具体的に言うと、図８の流れ図は、好ましい実
施例のプロセッサ１０２などのマスタ・バス・デバイス
によって実行される動作の流れ図である。図８に示され
た動作は、図示のシーケンスで実行する必要はない。
【００３２】ブロック４６０に示されているように、マ
スタであるプロセッサ１０２は、読取り動作を開始し、
コヒーレンシ応答を受け取る。マスタであるプロセッサ
１０２は、受け取ったコヒーレンシ応答のタイプを判定
する。要求したデータが「Ｓｈａｒｅｄ」状況であるこ
とが応答から示される場合（ブロック４６２）、これ
は、そのデータが、ローカルのシステム・バス１０８上
のシステム・メモリ１１０と、システム・バス１０８上
の別のプロセッサ１０４、１０６などのキャッシュ内に
も存在するが、キャッシュ内で変更されていないことを
意味する。したがって、マスタであるプロセッサ１０２
は、プロセッサ１０２用のタグを付けられたデータを待
ち、このデータをキャッシュ内で共用としてマークする
（ブロック４６４）。この場合、現在の議論に関して
は、これでマスタの処理が終了する（ブロック４６
６）。
スタであるプロセッサ１０２は、読取り動作を開始し、
コヒーレンシ応答を受け取る。マスタであるプロセッサ
１０２は、受け取ったコヒーレンシ応答のタイプを判定
する。要求したデータが「Ｓｈａｒｅｄ」状況であるこ
とが応答から示される場合（ブロック４６２）、これ
は、そのデータが、ローカルのシステム・バス１０８上
のシステム・メモリ１１０と、システム・バス１０８上
の別のプロセッサ１０４、１０６などのキャッシュ内に
も存在するが、キャッシュ内で変更されていないことを
意味する。したがって、マスタであるプロセッサ１０２
は、プロセッサ１０２用のタグを付けられたデータを待
ち、このデータをキャッシュ内で共用としてマークする
（ブロック４６４）。この場合、現在の議論に関して
は、これでマスタの処理が終了する（ブロック４６
６）。
【００３３】状況が「Ｍｏｄｉｆｉｅｄ」であることが
応答から示される場合（ブロック４６８）、これは、そ
のデータがローカルのシステム・バス１０８上のシステ
ム・メモリ１１０と、システム・バス１０８上の別のプ
ロセッサ１０４、１０６などのキャッシュとに存在し、
キャッシュ内で変更されていることを意味する。したが
って、マスタであるプロセッサ１０２は、タグ付きのデ
ータを待つ（ブロック４７０）。この場合、読取り要求
に対する応答は、キャッシュと他のシステム・メモリ１
１０の両方から来るので、最初に受け取られるデータ
は、システム・メモリ１１０とキャッシュの間の競争に
依存する。したがって、正しいデータが使用されること
を保証するために、マスタであるプロセッサ１０２は、
タグ付きデータのキャッシュ版を待つが、このデータ
は、ＤＣａｃｈｅ信号がアサートされた状態で返され
る。その後、マスタであるプロセッサ１０２は、このデ
ータをキャッシュ内で「Ｓｈａｒｅｄ」としてマークし
（ブロック４７０）、この議論の目的に関して終了する
（ブロック４６６）。
応答から示される場合（ブロック４６８）、これは、そ
のデータがローカルのシステム・バス１０８上のシステ
ム・メモリ１１０と、システム・バス１０８上の別のプ
ロセッサ１０４、１０６などのキャッシュとに存在し、
キャッシュ内で変更されていることを意味する。したが
って、マスタであるプロセッサ１０２は、タグ付きのデ
ータを待つ（ブロック４７０）。この場合、読取り要求
に対する応答は、キャッシュと他のシステム・メモリ１
１０の両方から来るので、最初に受け取られるデータ
は、システム・メモリ１１０とキャッシュの間の競争に
依存する。したがって、正しいデータが使用されること
を保証するために、マスタであるプロセッサ１０２は、
タグ付きデータのキャッシュ版を待つが、このデータ
は、ＤＣａｃｈｅ信号がアサートされた状態で返され
る。その後、マスタであるプロセッサ１０２は、このデ
ータをキャッシュ内で「Ｓｈａｒｅｄ」としてマークし
（ブロック４７０）、この議論の目的に関して終了する
（ブロック４６６）。
【００３４】状況が「Ｎｕｌｌ」であることが応答から
示される場合（ブロック４７２）、これは、そのデータ
がローカルなシステム・バス１０８のシステム・メモリ
１１０だけに存在することを意味する。したがって、マ
スタであるプロセッサ１０２は、タグ付きのデータを待
ち、その後、マスタであるプロセッサ１０２は、このデ
ータをキャッシュ内で「排他」としてマークし（ブロッ
ク４７４）、この議論の目的に関して終了する（ブロッ
ク４６６）。
示される場合（ブロック４７２）、これは、そのデータ
がローカルなシステム・バス１０８のシステム・メモリ
１１０だけに存在することを意味する。したがって、マ
スタであるプロセッサ１０２は、タグ付きのデータを待
ち、その後、マスタであるプロセッサ１０２は、このデ
ータをキャッシュ内で「排他」としてマークし（ブロッ
ク４７４）、この議論の目的に関して終了する（ブロッ
ク４６６）。
【００３５】状況が「ＲｅｍＳｔａｔ」であることが応
答から示される場合（ブロック４７６）、これは、その
データがシステム・メモリ１１０にもローカルなシステ
ム・バス１０８のキャッシュにも存在しないことを意味
する。この場合、要求元であるプロセッサ１０２は、ノ
ード・コントローラ１３０を介してメッセージを受け取
るだけで、ローカルなシステム・メモリ１１０とローカ
ル・キャッシュの間の競争はない。したがって、「Ｍｏ
ｄｉｆｉｅｄ」コヒーレンシ状況を返す必要がなくな
り、必要なコヒーレンシ応答としては「排他」状況また
は「共有」状況だけが残され、その結果、コヒーレンシ
応答は、単一の線上のディジタル論理信号としてアサー
トできるようになる。したがって、マスタであるプロセ
ッサ１０２は、タグ付きのデータを待ち、ＤＣａｃｈｅ
信号がアサートされた状態でタグ付きデータが返される
場合には、マスタであるプロセッサ１０２は、そのデー
タをキャッシュ内で「共用」としてマークするが、そう
でない場合にはそのデータを「排他」としてマークし
（ブロック４７８）、この目的に関して終了する（ブロ
ック４６６）。
答から示される場合（ブロック４７６）、これは、その
データがシステム・メモリ１１０にもローカルなシステ
ム・バス１０８のキャッシュにも存在しないことを意味
する。この場合、要求元であるプロセッサ１０２は、ノ
ード・コントローラ１３０を介してメッセージを受け取
るだけで、ローカルなシステム・メモリ１１０とローカ
ル・キャッシュの間の競争はない。したがって、「Ｍｏ
ｄｉｆｉｅｄ」コヒーレンシ状況を返す必要がなくな
り、必要なコヒーレンシ応答としては「排他」状況また
は「共有」状況だけが残され、その結果、コヒーレンシ
応答は、単一の線上のディジタル論理信号としてアサー
トできるようになる。したがって、マスタであるプロセ
ッサ１０２は、タグ付きのデータを待ち、ＤＣａｃｈｅ
信号がアサートされた状態でタグ付きデータが返される
場合には、マスタであるプロセッサ１０２は、そのデー
タをキャッシュ内で「共用」としてマークするが、そう
でない場合にはそのデータを「排他」としてマークし
（ブロック４７８）、この目的に関して終了する（ブロ
ック４６６）。
【００３６】マスタであるプロセッサ１０２が、応答か
ら「ＲｅｍＳｔａｔ」状況が示されないと判定する場
合、マスタであるプロセッサ１０２は、状況が「ＲｅＲ
ｕｎ」であるかどうかを判定する（ブロック４８０）。
そうである場合、マスタであるプロセッサ１０２は、Ｒ
ビットとタグをセットし、読取り動作を再発行する（ブ
ロック４８２）が、そうでない場合には、マスタである
プロセッサ１０２は、Ｒビットをセットせずに読取り動
作を再発行する（ブロック４８４）。
ら「ＲｅｍＳｔａｔ」状況が示されないと判定する場
合、マスタであるプロセッサ１０２は、状況が「ＲｅＲ
ｕｎ」であるかどうかを判定する（ブロック４８０）。
そうである場合、マスタであるプロセッサ１０２は、Ｒ
ビットとタグをセットし、読取り動作を再発行する（ブ
ロック４８２）が、そうでない場合には、マスタである
プロセッサ１０２は、Ｒビットをセットせずに読取り動
作を再発行する（ブロック４８４）。
【００３７】本発明とその長所を詳細に説明してきた
が、請求の範囲によって定義される本発明の趣旨および
範囲から逸脱せずに、さまざまな変更、置換および代替
を作成できることを理解されたい。
が、請求の範囲によって定義される本発明の趣旨および
範囲から逸脱せずに、さまざまな変更、置換および代替
を作成できることを理解されたい。
【００３８】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００３９】（１）１組のバスを介して少なくとも１つ
の記憶デバイスに結合される複数のバス・デバイスを含
む情報処理システムにおいて、第１デバイス（「要求
元」）によって、データおよびコヒーレンシ情報を求め
る要求をバス上に発行するステップと、指定されたコヒ
ーレンシ応答間隔の間、要求されたコヒーレンシ情報に
ついて監視するステップと、第２デバイスによって、コ
ヒーレンシ情報が第２の間隔の間に返されることを示す
第１信号を、指定されたコヒーレンシ応答間隔の間に送
るステップと、第２間隔の間に、要求元にコヒーレンシ
情報を提供するために第２信号を送るステップとを含む
情報処理方法。 （２）第２信号を送るステップが、第１信号を送るステ
ップよりも少ない本数のバス線を使用することを特徴と
する、上記（１）に記載の方法。 （３）第２間隔が、タグと要求されたデータとをアサー
トすることによって少なくとも部分的に識別されること
を特徴とする、上記（２）に記載の方法。 （４）第２信号が、単一の線上で単独で送られることを
特徴とする、上記（３）に記載の方法。 （５）さらに、第１信号が第１バス上にあり、第２信号
が第２バス上にあることを含む、上記（４）に記載の方
法。 （６）さらに、第２デバイスによって、少なくとも１つ
の可能なコヒーレンシ応答を除去するステップを含む、
上記（１）に記載の方法。 （７）さらに、第２デバイスによって、可能なコヒーレ
ンシ応答を残りの２つのコヒーレンシ応答まで減少する
ステップを含み、第２信号を送るステップが、さらに、
２つの残りのコヒーレンシ応答のうちの１つを送るステ
ップを含むことを特徴とする、上記（１）に記載の方
法。 （８）１組のバスを介して少なくとも１つの記憶装置に
結合された複数のバス・デバイスを含む情報処理システ
ムにおいて、１組のバス（以下「要求元のバス」とい
う）に結合された第１デバイス（以下「要求元」とい
う）によって、要求元によって確立されるタグを含むバ
ス動作を、要求元のバスに直接には結合されない少なく
とも１つのデバイス（以下「リモート・デバイス」とい
う）に向けて発行するステップと、第２デバイスによっ
てバス動作を検査するステップと、リモート・デバイス
内に常駐するデータに向けられた読取り要求に応答し
て、応答デバイスによって、指定されたコヒーレンシ応
答間隔中に要求元のバスのうちの１つで第１コヒーレン
シ応答を発行するステップと、リモート・デバイスに読
取り要求を送るステップと、リモート・デバイスから、
要求されたデータを受け取るステップと、要求元のバス
のうちのいくつかでタグ、要求されたデータおよび第２
コヒーレンシ応答をアサートするステップと、ある間隔
（「読取り間隔」）中に要求元によって、要求されたデ
ータおよびコヒーレンシ情報を読み取るステップとを含
む方法。 （９）さらに、第１コヒーレンシ応答が、バス上のある
本数の線上にあり、第２コヒーレンシ応答が、バス上の
より少ない本数の線上にある、上記（８）に記載の方
法。 （１０）さらに、読取り間隔が、少なくとも部分的に、
要求されたデータとコヒーレンシ情報とをリモート・デ
バイスから受け取った後に、応答デバイスがタグと要求
されたデータとをアサートすることによって開始される
ことを含む、上記（９）に記載の方法。 （１１）１つまたは複数のプロセッサを含む複数のバス
・デバイスと、少なくとも１つの記憶装置と、前記複数
のバス・デバイスと前記記憶装置とを結合するバスと、
データおよびコヒーレンシ情報を求める要求を第１デバ
イス（「要求元」）によってバス上に発行するための手
段と、指定されたコヒーレンシ応答間隔の間、コヒーレ
ンシ情報に関して要求元によって監視を行うための手段
と、コヒーレンシ情報が第２間隔の間に返されることを
示す第１コヒーレンシ応答を、指定されたコヒーレンシ
応答間隔の間に第２デバイスによって送るための手段
と、第２間隔の間に要求元にコヒーレンシ情報を提供す
るために第２コヒーレンシ応答を送るための手段とを含
む情報処理システム。 （１２）第１コヒーレンシ応答が、バスの何本かの線上
にあり、第２コヒーレンシ応答が、第１コヒーレンシ応
答より少ない本数のバスの線上にあることを特徴とす
る、上記（１１）に記載のシステム。 （１３）第２間隔が、少なくとも部分的に、要求された
データと要求に関連するタグとをアサートすることによ
って識別されることを特徴とする、上記（１２）に記載
のシステム。 （１４）第２コヒーレンシ応答が、単一の線上で単独に
通信されることを特徴とする、上記（１３）に記載のシ
ステム。 （１５）さらに、第２コヒーレンシ応答に関して可能な
コヒーレンシ応答を、少なくとも１つの可能な応答だけ
減らすための手段を含む、上記（１１）に記載のシステ
ム。 （１６）さらに、第２デバイスによって、可能なコヒー
レンシ応答を２つの残りのコヒーレンシ応答に減らすた
めの手段を含み、第２コヒーレンシ応答を送るための手
段が、残りのコヒーレンシ応答のうちの１つを送ること
を特徴とする、上記（１１）に記載のシステム。
の記憶デバイスに結合される複数のバス・デバイスを含
む情報処理システムにおいて、第１デバイス（「要求
元」）によって、データおよびコヒーレンシ情報を求め
る要求をバス上に発行するステップと、指定されたコヒ
ーレンシ応答間隔の間、要求されたコヒーレンシ情報に
ついて監視するステップと、第２デバイスによって、コ
ヒーレンシ情報が第２の間隔の間に返されることを示す
第１信号を、指定されたコヒーレンシ応答間隔の間に送
るステップと、第２間隔の間に、要求元にコヒーレンシ
情報を提供するために第２信号を送るステップとを含む
情報処理方法。 （２）第２信号を送るステップが、第１信号を送るステ
ップよりも少ない本数のバス線を使用することを特徴と
する、上記（１）に記載の方法。 （３）第２間隔が、タグと要求されたデータとをアサー
トすることによって少なくとも部分的に識別されること
を特徴とする、上記（２）に記載の方法。 （４）第２信号が、単一の線上で単独で送られることを
特徴とする、上記（３）に記載の方法。 （５）さらに、第１信号が第１バス上にあり、第２信号
が第２バス上にあることを含む、上記（４）に記載の方
法。 （６）さらに、第２デバイスによって、少なくとも１つ
の可能なコヒーレンシ応答を除去するステップを含む、
上記（１）に記載の方法。 （７）さらに、第２デバイスによって、可能なコヒーレ
ンシ応答を残りの２つのコヒーレンシ応答まで減少する
ステップを含み、第２信号を送るステップが、さらに、
２つの残りのコヒーレンシ応答のうちの１つを送るステ
ップを含むことを特徴とする、上記（１）に記載の方
法。 （８）１組のバスを介して少なくとも１つの記憶装置に
結合された複数のバス・デバイスを含む情報処理システ
ムにおいて、１組のバス（以下「要求元のバス」とい
う）に結合された第１デバイス（以下「要求元」とい
う）によって、要求元によって確立されるタグを含むバ
ス動作を、要求元のバスに直接には結合されない少なく
とも１つのデバイス（以下「リモート・デバイス」とい
う）に向けて発行するステップと、第２デバイスによっ
てバス動作を検査するステップと、リモート・デバイス
内に常駐するデータに向けられた読取り要求に応答し
て、応答デバイスによって、指定されたコヒーレンシ応
答間隔中に要求元のバスのうちの１つで第１コヒーレン
シ応答を発行するステップと、リモート・デバイスに読
取り要求を送るステップと、リモート・デバイスから、
要求されたデータを受け取るステップと、要求元のバス
のうちのいくつかでタグ、要求されたデータおよび第２
コヒーレンシ応答をアサートするステップと、ある間隔
（「読取り間隔」）中に要求元によって、要求されたデ
ータおよびコヒーレンシ情報を読み取るステップとを含
む方法。 （９）さらに、第１コヒーレンシ応答が、バス上のある
本数の線上にあり、第２コヒーレンシ応答が、バス上の
より少ない本数の線上にある、上記（８）に記載の方
法。 （１０）さらに、読取り間隔が、少なくとも部分的に、
要求されたデータとコヒーレンシ情報とをリモート・デ
バイスから受け取った後に、応答デバイスがタグと要求
されたデータとをアサートすることによって開始される
ことを含む、上記（９）に記載の方法。 （１１）１つまたは複数のプロセッサを含む複数のバス
・デバイスと、少なくとも１つの記憶装置と、前記複数
のバス・デバイスと前記記憶装置とを結合するバスと、
データおよびコヒーレンシ情報を求める要求を第１デバ
イス（「要求元」）によってバス上に発行するための手
段と、指定されたコヒーレンシ応答間隔の間、コヒーレ
ンシ情報に関して要求元によって監視を行うための手段
と、コヒーレンシ情報が第２間隔の間に返されることを
示す第１コヒーレンシ応答を、指定されたコヒーレンシ
応答間隔の間に第２デバイスによって送るための手段
と、第２間隔の間に要求元にコヒーレンシ情報を提供す
るために第２コヒーレンシ応答を送るための手段とを含
む情報処理システム。 （１２）第１コヒーレンシ応答が、バスの何本かの線上
にあり、第２コヒーレンシ応答が、第１コヒーレンシ応
答より少ない本数のバスの線上にあることを特徴とす
る、上記（１１）に記載のシステム。 （１３）第２間隔が、少なくとも部分的に、要求された
データと要求に関連するタグとをアサートすることによ
って識別されることを特徴とする、上記（１２）に記載
のシステム。 （１４）第２コヒーレンシ応答が、単一の線上で単独に
通信されることを特徴とする、上記（１３）に記載のシ
ステム。 （１５）さらに、第２コヒーレンシ応答に関して可能な
コヒーレンシ応答を、少なくとも１つの可能な応答だけ
減らすための手段を含む、上記（１１）に記載のシステ
ム。 （１６）さらに、第２デバイスによって、可能なコヒー
レンシ応答を２つの残りのコヒーレンシ応答に減らすた
めの手段を含み、第２コヒーレンシ応答を送るための手
段が、残りのコヒーレンシ応答のうちの１つを送ること
を特徴とする、上記（１１）に記載のシステム。
【図１】複数の共用ローカル・バスを示すシステム・ブ
ロック図である。
ロック図である。
【図２】システム内のローカル・バスのブロック図であ
る。
る。
【図３】フロー制御状況応答間隔とコヒーレンシ情報応
答間隔を使用する動作を全体的に示す図である。
答間隔を使用する動作を全体的に示す図である。
【図４】コヒーレンシ情報応答間隔を延長する手段を提
供するＲｅＲｕｎ動作を示す図である。
供するＲｅＲｕｎ動作を示す図である。
【図５】コヒーレンシ情報応答間隔を延長する手段を提
供するＲｅｍＳｔａｔ動作を示す図である。
供するＲｅｍＳｔａｔ動作を示す図である。
【図６】延長されたコヒーレンシ情報応答間隔を使用す
る動作を示す流れ図である。
る動作を示す流れ図である。
【図７】延長されたコヒーレンシ情報応答間隔を使用す
る動作を示す流れ図である。
る動作を示す流れ図である。
【図８】延長されたコヒーレンシ情報応答間隔を使用す
る動作を示す流れ図である。
る動作を示す流れ図である。
１００ 情報処理システム １０２ プロセッサ １０４ プロセッサ １０６ プロセッサ １０８ システム・バス １１０ システム・メモリ １３０ ノード・コントローラ １４０ 相互接続 １５０ メモリ要素
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・エム・カイザー アメリカ合衆国78613 テキサス州シーダ ー・パーク カピュリン・マウンテン 204
Claims (16)
- 【請求項１】１組のバスを介して少なくとも１つの記憶
デバイスに結合される複数のバス・デバイスを含む情報
処理システムにおいて、 第１デバイス（「要求元」）によって、データおよびコ
ヒーレンシ情報を求める要求をバス上に発行するステッ
プと、 指定されたコヒーレンシ応答間隔の間、要求されたコヒ
ーレンシ情報について監視するステップと、 第２デバイスによって、コヒーレンシ情報が第２の間隔
の間に返されることを示す第１信号を、指定されたコヒ
ーレンシ応答間隔の間に送るステップと、 第２間隔の間に、要求元にコヒーレンシ情報を提供する
ために第２信号を送るステップとを含む情報処理方法。 - 【請求項２】第２信号を送るステップが、第１信号を送
るステップよりも少ない本数のバス線を使用することを
特徴とする、請求項１に記載の方法。 - 【請求項３】第２間隔が、タグと要求されたデータとを
アサートすることによって少なくとも部分的に識別され
ることを特徴とする、請求項２に記載の方法。 - 【請求項４】第２信号が、単一の線上で単独で送られる
ことを特徴とする、請求項３に記載の方法。 - 【請求項５】さらに、第１信号が第１バス上にあり、第
２信号が第２バス上にあることを含む、請求項４に記載
の方法。 - 【請求項６】さらに、第２デバイスによって、少なくと
も１つの可能なコヒーレンシ応答を除去するステップを
含む、請求項１に記載の方法。 - 【請求項７】さらに、第２デバイスによって、可能なコ
ヒーレンシ応答を残りの２つのコヒーレンシ応答まで減
少するステップを含み、第２信号を送るステップが、さ
らに、２つの残りのコヒーレンシ応答のうちの１つを送
るステップを含むことを特徴とする、請求項１に記載の
方法。 - 【請求項８】１組のバスを介して少なくとも１つの記憶
装置に結合された複数のバス・デバイスを含む情報処理
システムにおいて、 １組のバス（以下「要求元のバス」という）に結合され
た第１デバイス（以下「要求元」という）によって、要
求元によって確立されるタグを含むバス動作を、要求元
のバスに直接には結合されない少なくとも１つのデバイ
ス（以下「リモート・デバイス」という）に向けて発行
するステップと、 第２デバイスによってバス動作を検査するステップと、 リモート・デバイス内に常駐するデータに向けられた読
取り要求に応答して、応答デバイスによって、指定され
たコヒーレンシ応答間隔中に要求元のバスのうちの１つ
で第１コヒーレンシ応答を発行するステップと、 リモート・デバイスに読取り要求を送るステップと、 リモート・デバイスから、要求されたデータを受け取る
ステップと、 要求元のバスのうちのいくつかでタグ、要求されたデー
タおよび第２コヒーレンシ応答をアサートするステップ
と、 ある間隔（「読取り間隔」）中に要求元によって、要求
されたデータおよびコヒーレンシ情報を読み取るステッ
プとを含む方法。 - 【請求項９】さらに、第１コヒーレンシ応答が、バス上
のある本数の線上にあり、第２コヒーレンシ応答が、バ
ス上のより少ない本数の線上にある、請求項８に記載の
方法。 - 【請求項１０】さらに、読取り間隔が、少なくとも部分
的に、要求されたデータとコヒーレンシ情報とをリモー
ト・デバイスから受け取った後に、応答デバイスがタグ
と要求されたデータとをアサートすることによって開始
されることを含む、請求項９に記載の方法。 - 【請求項１１】１つまたは複数のプロセッサを含む複数
のバス・デバイスと、 少なくとも１つの記憶装置と、 前記複数のバス・デバイスと前記記憶装置とを結合する
バスと、 データおよびコヒーレンシ情報を求める要求を第１デバ
イス（「要求元」）によってバス上に発行するための手
段と、 指定されたコヒーレンシ応答間隔の間、コヒーレンシ情
報に関して要求元によって監視を行うための手段と、 コヒーレンシ情報が第２間隔の間に返されることを示す
第１コヒーレンシ応答を、指定されたコヒーレンシ応答
間隔の間に第２デバイスによって送るための手段と、 第２間隔の間に要求元にコヒーレンシ情報を提供するた
めに第２コヒーレンシ応答を送るための手段とを含む情
報処理システム。 - 【請求項１２】第１コヒーレンシ応答が、バスの何本か
の線上にあり、第２コヒーレンシ応答が、第１コヒーレ
ンシ応答より少ない本数のバスの線上にあることを特徴
とする、請求項１１に記載のシステム。 - 【請求項１３】第２間隔が、少なくとも部分的に、要求
されたデータと要求に関連するタグとをアサートするこ
とによって識別されることを特徴とする、請求項１２に
記載のシステム。 - 【請求項１４】第２コヒーレンシ応答が、単一の線上で
単独に通信されることを特徴とする、請求項１３に記載
のシステム。 - 【請求項１５】さらに、第２コヒーレンシ応答に関して
可能なコヒーレンシ応答を、少なくとも１つの可能な応
答だけ減らすための手段を含む、請求項１１に記載のシ
ステム。 - 【請求項１６】さらに、第２デバイスによって、可能な
コヒーレンシ応答を２つの残りのコヒーレンシ応答に減
らすための手段を含み、第２コヒーレンシ応答を送るた
めの手段が、残りのコヒーレンシ応答のうちの１つを送
ることを特徴とする、請求項１１に記載のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/573,092 US5673413A (en) | 1995-12-15 | 1995-12-15 | Method and apparatus for coherency reporting in a multiprocessing system |
| US08/573092 | 1995-12-15 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003136734A Division JP3832833B2 (ja) | 1995-12-15 | 2003-05-15 | 情報処理方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09204405A true JPH09204405A (ja) | 1997-08-05 |
| JP3529566B2 JP3529566B2 (ja) | 2004-05-24 |
Family
ID=24290613
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29541996A Expired - Fee Related JP3529566B2 (ja) | 1995-12-15 | 1996-11-07 | 情報処理方法および装置 |
| JP2003136734A Expired - Fee Related JP3832833B2 (ja) | 1995-12-15 | 2003-05-15 | 情報処理方法および装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003136734A Expired - Fee Related JP3832833B2 (ja) | 1995-12-15 | 2003-05-15 | 情報処理方法および装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5673413A (ja) |
| EP (1) | EP0779583B1 (ja) |
| JP (2) | JP3529566B2 (ja) |
| KR (1) | KR100241644B1 (ja) |
| CN (1) | CN1099644C (ja) |
| DE (1) | DE69628127T2 (ja) |
| TW (1) | TW401542B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000250882A (ja) * | 1999-02-26 | 2000-09-14 | Internatl Business Mach Corp <Ibm> | 不均等メモリ・アクセス・システム内で無効化トランザクションの衝突によって生じるライブロックを避けるための方法およびシステム |
| JP2005141606A (ja) * | 2003-11-10 | 2005-06-02 | Hitachi Ltd | マルチプロセッサシステム |
| US8051251B2 (en) | 2006-02-24 | 2011-11-01 | Fujitsu Limited | Method and apparatus for setting status of cache memory |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5860120A (en) * | 1996-12-09 | 1999-01-12 | Intel Corporation | Directory-based coherency system using two bits to maintain coherency on a dual ported memory system |
| US6055608A (en) * | 1997-04-14 | 2000-04-25 | International Business Machines Corporation | Method and system for speculatively sourcing cache memory data within a multiprocessor data-processing system |
| US5996049A (en) * | 1997-04-14 | 1999-11-30 | International Business Machines Corporation | Cache-coherency protocol with recently read state for data and instructions |
| US6026448A (en) * | 1997-08-27 | 2000-02-15 | International Business Machines Corporation | Method and means for exchanging messages, responses and data between different computer systems that require a plurality of communication paths between them |
| US6067611A (en) * | 1998-06-30 | 2000-05-23 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that buffers potential third node transactions to decrease communication latency |
| DE19981441D2 (de) * | 1998-07-30 | 2001-07-12 | Siemens Ag | Bus-Steuereinheit zur Unterstützung einer Programmablauf-Überwachung in Sternstrukturen, dazugehöriges Programmablauf-Überwachungssystem sowie Verfahren zur Programmablauf-Überwachung |
| US6085293A (en) * | 1998-08-17 | 2000-07-04 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that decreases latency by expediting rerun requests |
| US6546429B1 (en) * | 1998-09-21 | 2003-04-08 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that holds and reissues requests at a target processing node in response to a retry |
| US6145032A (en) * | 1998-09-21 | 2000-11-07 | International Business Machines Corporation | System for recirculation of communication transactions in data processing in the event of communication stall |
| US6081874A (en) * | 1998-09-29 | 2000-06-27 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that speculatively issues requests on a node interconnect |
| US6067603A (en) * | 1998-10-01 | 2000-05-23 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that speculatively issues requests on a node interconnect |
| US6108764A (en) * | 1998-12-17 | 2000-08-22 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system with multiple caches concurrently holding data in a recent state from which data can be sourced by shared intervention |
| US6631401B1 (en) | 1998-12-21 | 2003-10-07 | Advanced Micro Devices, Inc. | Flexible probe/probe response routing for maintaining coherency |
| US6490661B1 (en) | 1998-12-21 | 2002-12-03 | Advanced Micro Devices, Inc. | Maintaining cache coherency during a memory read operation in a multiprocessing computer system |
| US6275905B1 (en) * | 1998-12-21 | 2001-08-14 | Advanced Micro Devices, Inc. | Messaging scheme to maintain cache coherency and conserve system memory bandwidth during a memory read operation in a multiprocessing computer system |
| US6370621B1 (en) | 1998-12-21 | 2002-04-09 | Advanced Micro Devices, Inc. | Memory cancel response optionally cancelling memory controller's providing of data in response to a read operation |
| US6115804A (en) * | 1999-02-10 | 2000-09-05 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that permits multiple caches to concurrently hold data in a recent state from which data can be sourced by shared intervention |
| US6442597B1 (en) * | 1999-07-08 | 2002-08-27 | International Business Machines Corporation | Providing global coherence in SMP systems using response combination block coupled to address switch connecting node controllers to memory |
| US6467012B1 (en) * | 1999-07-08 | 2002-10-15 | International Business Machines Corporation | Method and apparatus using a distributed system structure to support bus-based cache-coherence protocols for symmetric multiprocessors |
| US6779036B1 (en) | 1999-07-08 | 2004-08-17 | International Business Machines Corporation | Method and apparatus for achieving correct order among bus memory transactions in a physically distributed SMP system |
| US6480973B1 (en) * | 1999-09-30 | 2002-11-12 | Bull Information Systems Inc. | Gate close failure notification for fair gating in a nonuniform memory architecture data processing system |
| US6654837B1 (en) * | 1999-12-28 | 2003-11-25 | Intel Corporation | Dynamic priority external transaction system |
| US6757793B1 (en) | 2000-03-29 | 2004-06-29 | Advanced Micro Devices, Inc. | Reducing probe traffic in multiprocessor systems using a victim record table |
| FR2832859B1 (fr) * | 2001-11-28 | 2004-01-09 | Commissariat Energie Atomique | Generateur electrochimique au lithium comprenant au moins une electrode bipolaire avec substrats conducteurs en aluminium ou alliage d'aluminium |
| US8055492B2 (en) * | 2002-01-10 | 2011-11-08 | International Business Machines Corporation | Non-unique results in design verification by test programs |
| US6988173B2 (en) * | 2003-05-12 | 2006-01-17 | International Business Machines Corporation | Bus protocol for a switchless distributed shared memory computer system |
| US7085898B2 (en) * | 2003-05-12 | 2006-08-01 | International Business Machines Corporation | Coherency management for a “switchless” distributed shared memory computer system |
| JP2005057738A (ja) * | 2003-07-18 | 2005-03-03 | Canon Inc | 信号処理装置、信号処理方法及びプログラム |
| US20070079074A1 (en) * | 2005-09-30 | 2007-04-05 | Collier Josh D | Tracking cache coherency in an extended multiple processor environment |
| JP4609521B2 (ja) | 2008-04-21 | 2011-01-12 | ソニー株式会社 | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム |
| CN103795770B (zh) * | 2012-10-26 | 2017-07-04 | 伊姆西公司 | 在网络基础设施中提供高速缓存服务的方法和装置 |
| CN103631534B (zh) * | 2013-11-12 | 2017-01-11 | 北京兆芯电子科技有限公司 | 数据存储系统以及其管理方法 |
| US10747298B2 (en) | 2017-11-29 | 2020-08-18 | Advanced Micro Devices, Inc. | Dynamic interrupt rate control in computing system |
| US10503648B2 (en) | 2017-12-12 | 2019-12-10 | Advanced Micro Devices, Inc. | Cache to cache data transfer acceleration techniques |
| US11210246B2 (en) | 2018-08-24 | 2021-12-28 | Advanced Micro Devices, Inc. | Probe interrupt delivery |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5297269A (en) * | 1990-04-26 | 1994-03-22 | Digital Equipment Company | Cache coherency protocol for multi processor computer system |
| US5406504A (en) * | 1993-06-30 | 1995-04-11 | Digital Equipment | Multiprocessor cache examiner and coherency checker |
| US5530933A (en) * | 1994-02-24 | 1996-06-25 | Hewlett-Packard Company | Multiprocessor system for maintaining cache coherency by checking the coherency in the order of the transactions being issued on the bus |
| BR9506997A (pt) * | 1994-03-01 | 1997-11-18 | Intel Corp | Arquitetura de barramento altamente canalizada |
| US5682516A (en) * | 1994-03-01 | 1997-10-28 | Intel Corporation | Computer system that maintains system wide cache coherency during deferred communication transactions |
| US5557769A (en) * | 1994-06-17 | 1996-09-17 | Advanced Micro Devices | Mechanism and protocol for maintaining cache coherency within an integrated processor |
| US5548797A (en) * | 1994-10-03 | 1996-08-20 | International Business Machines Corporation | Digital clock pulse positioning circuit for delaying a signal input by a fist time duration and a second time duration to provide a positioned clock signal |
-
1995
- 1995-12-15 US US08/573,092 patent/US5673413A/en not_active Expired - Fee Related
-
1996
- 1996-06-26 TW TW085107704A patent/TW401542B/zh not_active IP Right Cessation
- 1996-10-14 KR KR1019960045652A patent/KR100241644B1/ko not_active IP Right Cessation
- 1996-11-07 JP JP29541996A patent/JP3529566B2/ja not_active Expired - Fee Related
- 1996-11-22 EP EP96308460A patent/EP0779583B1/en not_active Expired - Lifetime
- 1996-11-22 DE DE69628127T patent/DE69628127T2/de not_active Expired - Fee Related
- 1996-12-04 CN CN96121853A patent/CN1099644C/zh not_active Expired - Fee Related
-
2003
- 2003-05-15 JP JP2003136734A patent/JP3832833B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000250882A (ja) * | 1999-02-26 | 2000-09-14 | Internatl Business Mach Corp <Ibm> | 不均等メモリ・アクセス・システム内で無効化トランザクションの衝突によって生じるライブロックを避けるための方法およびシステム |
| JP2005141606A (ja) * | 2003-11-10 | 2005-06-02 | Hitachi Ltd | マルチプロセッサシステム |
| US8051251B2 (en) | 2006-02-24 | 2011-11-01 | Fujitsu Limited | Method and apparatus for setting status of cache memory |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0779583A3 (en) | 1999-03-24 |
| JP3832833B2 (ja) | 2006-10-11 |
| DE69628127D1 (de) | 2003-06-18 |
| EP0779583B1 (en) | 2003-05-14 |
| CN1157440A (zh) | 1997-08-20 |
| KR100241644B1 (ko) | 2000-02-01 |
| KR970049647A (ko) | 1997-07-29 |
| DE69628127T2 (de) | 2004-04-08 |
| CN1099644C (zh) | 2003-01-22 |
| JP3529566B2 (ja) | 2004-05-24 |
| TW401542B (en) | 2000-08-11 |
| JP2004005657A (ja) | 2004-01-08 |
| US5673413A (en) | 1997-09-30 |
| EP0779583A2 (en) | 1997-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3832833B2 (ja) | 情報処理方法および装置 | |
| KR100253753B1 (ko) | 지연 트랜잭션을 실행하기 위한 장치 및 방법 | |
| US6128711A (en) | Performance optimization and system bus duty cycle reduction by I/O bridge partial cache line writes | |
| EP0760135B1 (en) | Method and apparatus for maintaining transaction ordering and supporting deferred replies in a bus bridge | |
| JP3661761B2 (ja) | 共用介入サポートを有する不均等メモリ・アクセス（ｎｕｍａ）データ処理システム | |
| US6681283B1 (en) | Coherent data apparatus for an on-chip split transaction system bus | |
| EP0681240B1 (en) | Duplicate cache tag memory system | |
| JP3470951B2 (ja) | 非一様メモリ・アクセス・コンピュータ・システム及びその操作方法 | |
| US7529799B2 (en) | Method and apparatus for transaction tag assignment and maintenance in a distributed symmetric multiprocessor system | |
| US5764929A (en) | Method and apparatus for improving bus bandwidth by reducing redundant access attempts | |
| US8015366B2 (en) | Accessing memory and processor caches of nodes in multi-node configurations | |
| US20070079074A1 (en) | Tracking cache coherency in an extended multiple processor environment | |
| JP2000242621A (ja) | 共用介入サポートを有する不均等メモリ・アクセス（ｎｕｍａ）・データ処理システム | |
| JP7153441B2 (ja) | データ処理 | |
| EP1412871B1 (en) | Method and apparatus for transmitting packets within a symmetric multiprocessor system | |
| US5659708A (en) | Cache coherency in a multiprocessing system | |
| US5822765A (en) | System and method for resolving contention arising from execution of cache coherency operations in a multiple cache computer system | |
| KR100644596B1 (ko) | 버스 시스템 및 그 버스 중재방법 | |
| JPH10320282A (ja) | 仮想キャッシュ・コントロール方法及び装置 | |
| JPH08249231A (ja) | マルチプロセッサ・システムにおける古いデータの処理システム及び方法 | |
| CN112074821B (zh) | 在数据处理网络中执行读取事务的方法、装置和介质 | |
| US20060253662A1 (en) | Retry cancellation mechanism to enhance system performance | |
| US5594875A (en) | Method and apparatus to provide pended transaction on a non-pended system bus | |
| JPH0719242B2 (ja) | 割り込みを行う装置 | |
| US7073004B2 (en) | Method and data processing system for microprocessor communication in a cluster-based multi-processor network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20031211 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031211 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040225 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |