TW400602B - Method of mechanical polishing - Google Patents
Method of mechanical polishing Download PDFInfo
- Publication number
- TW400602B TW400602B TW087114709A TW87114709A TW400602B TW 400602 B TW400602 B TW 400602B TW 087114709 A TW087114709 A TW 087114709A TW 87114709 A TW87114709 A TW 87114709A TW 400602 B TW400602 B TW 400602B
- Authority
- TW
- Taiwan
- Prior art keywords
- item
- material layer
- dielectric
- layer
- scope
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000005498 polishing Methods 0.000 title abstract description 5
- 239000000463 material Substances 0.000 claims abstract description 36
- 239000002019 doping agent Substances 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims abstract description 3
- 238000000227 grinding Methods 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 238000011049 filling Methods 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 230000002079 cooperative effect Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- YJLUBHOZZTYQIP-UHFFFAOYSA-N 2-[5-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]-1,3,4-oxadiazol-2-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C1=NN=C(O1)CC(=O)N1CC2=C(CC1)NN=N2 YJLUBHOZZTYQIP-UHFFFAOYSA-N 0.000 claims 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 230000002950 deficient Effects 0.000 claims 1
- 238000005259 measurement Methods 0.000 claims 1
- 239000002699 waste material Substances 0.000 abstract description 5
- 239000002002 slurry Substances 0.000 abstract description 4
- 239000003550 marker Substances 0.000 abstract description 3
- 238000004458 analytical method Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 35
- 235000012431 wafers Nutrition 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- 239000004020 conductor Substances 0.000 description 9
- 239000000975 dye Substances 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002372 labelling Methods 0.000 description 2
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 241000255777 Lepidoptera Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012707 chemical precursor Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/005—Control means for lapping machines or devices
- B24B37/013—Devices or means for detecting lapping completion
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
- B24B49/02—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
經濟部中央標準局員工消費合作社印製 A 7 B7 五、發明説明（1 ) 技術領域 本發明大體上關於一般製造積體電路之方法，特別是在 此類積體電路内構成平面化電介質之方法。 發明背景 許多現行積體電路包含數層電導線路（通常稱爲 ''流 道"），其由例如二氧化矽構成之電介質環繞並覆蓋。閘與 場氧化物之出現、連同澱積二氧化矽之保角特質，使電介 質傾向崎嶇不平。電介質之不平坦使附加可靠導體之構成 有困難。 因此，有必要在進一步進行導體定義後形樣複製前平面 化或平坦化電介質層。一種平面化較上層電介質之方法爲 化學-機械研磨法（CMP)。CMP因其所達到之高度整體平 、要性而逐新成爲平面化層間電介質層之一種普迺技銜。在β CMP進行期間，局部具有组裝後、受一厚電介質覆蓋積體 電路之晶片在一研磨輪上受~研磨。研磨後層間電介質之上 部表面高度平坦化且提供一適當基座或基體，進一步之加 工程序例如導體層之形成或包覆金屬處理可在其上進行= 然而，關心CMP技術發展者已然發現很難決定何時停止. 電介質之磨削或研磨。於現今習知應用中，在研磨後必須 在最高處導體上留下約0.8微米之二氧化矽。一般而言， 晶片研磨最初一段時間。然後晶片自研磨輪移除並測量氧 化物厚度。若有必要可進行一段額外時間之研磨（且若有必 要可重複此程序）直至達到所要二氧化矽厚度。二氧化矽層 之研磨速率視許多變因而定，使研磨速率有些變異。此研 /------ -4- 本纸ft尺度適用宁g國家標準（CNS ) 格（210X 297公玆） (請先閱續背面之注意事項再填寫本頁)
v 經濟部中央標準局員工消费合作社印製 Λ 7 Β7 五、發明説明（2 ) 磨速率之變化性使在導體頂上獲得相同厚度二氧化矽層之 問題複雜化。 發明概述 作爲説明，以上考慮由本發明加以提出，其中包含 在内部具有裝置之一基體上構成一材料層，該材料層内 具有一標示材料： 研磨至少一部份該材料層以移除某些標示材料： 測量所移除標示材料： 在i)所移除標示材料量達到一預定量或i i)標示材料之移 除速率達到一預定量時，終止其研磨。 圖式簡單説明 圖1爲依據本發明一説明性實施例之一習知CMP設備部 分适視、部分橫截面圖： 圖2 、 5和8爲依據本發明一説明性實施例加工之部分 组哀後積禮電路橫截面圖： 圖3 、6和9爲局部積體電路之部分橫截面圖例，顯示 多種不同本發明説明性實施例：及 圖4、7和1 0爲有利於理解圖2、5和8中所繪貪施例 之訊號對時間圖表。 詳細説明 圖1繪出適用於施行依據本發明一説明性實施例CMP之 一種設備。參考编號1 ]代表一平臺，其舉例來説可覆蓋一 襯墊，該襯墊習知上以架胺酯製成，但其他適當材料亦可 勝任。平臺1 1藉由發動機1 5經軸1 3堪動。參考编號1 7 -5 - 本纸杀尺度適用中國國家標準（CNS ) A4規格（210X297公左） (請先閱讀背面^注意事項再填寫本頁)
1 經濟部中央標準局負工消f合作社印製 A 7 B7 五、發明説明（3 ) 代表支承晶片1 9之一承座。晶片1 9具有形成於表面21 上之局部组裝後積體電路。局部組裝後積體電路之細節將 在下文中連同圖2 - 10加以説明。承座17藉由發動機25 經軸23堪動。平臺11大體上圍在管27内。習知上包含 消電離晶片内矽粒子之一漿料自容器2 9經由管3 1滴在平 臺11上部表面33上。當晶片19表面21與平臺11上部 表面3 3接觸時，晶片1 9之表面2 1受到研磨或使其平坦 化。 圖2爲晶片1 9 一部份之一説_明性橫截面。圖2所示爲眾 人所熟知之一習知MOSFET组件。然而習於此技藝者可知 本發明適用'於雙極、BICMOS、及包含雷射/平板顯示或 微切削之其他積體電路技術。圖2内包含：基體51 :閘 5 5 :電源/汲極5 7 :場氧化物5 3 :流道6 3和6 4 :及包 覆金屬導體6 7 、7 1和7 3 。習知自一先質氣體分解構成 之電介質6 1覆蓋閘5 5和流'"道6 3和6 4。電介質6 1舉例 來説可爲一種自一化學先質如TE0S構成之二氧化矽。在 某些應用中電介質61可爲一雙層電介質。雙層6 1之下部 部分可爲一種無雜物二氧化矽，而雙層61之上部部分可摻 入場及/或别。舉例來説，電介質61厚度可爲_1至1.5 。 圖示電介質61較爲平坦，但並非必須如此。包覆金屬 6 7 、7 3和7 1舉例來説可包含多重電導材料層，或許爲 鈦、氮化鈦及鋁之一種失合物，可能摻入碎.或銅或僅摻入 銅。在電導體内已然造出窗口 6 7和6 6以分別露出電源/ 没極5 7和流道6 3 3 -6 - 本纸乐尺度適用中國國家標準（CN'S ) A4規格（210父297公犮） ------ -/IV -- (請先閱讀背面之注意事項再填寫本頁) 訂— ©, 經濟部中央標準局員工消費合作社印裂 Λ 7 Β7 五、發明説明（4 ) 電介質7 5形成於電介質61上。電介質7 5覆蓋導體 67、73和71之上部部分。電介質75之上部表面76呈現 一不規則或崎嶇外形。電介質7 5舉例來説可爲一矽氧化 物、或許由TEOS分解構成。舉例來説電介質75爲無雜 物。 電介質7 7形成於電介質7 5頂部上且與其接觸。一般而 言電介質7 7必須在化學上、物理上或其他方面與電介質 --..... ....... 7 5能夠辨別。舉例來説，電介質7 7可爲一矽氧化物、或 許自TEOS構成，且摻入硼、例如重量比2 - 3 %。可使用其 他雜物例如場。此種雜物或其他材料可稱爲''標示物"。 (另一種方式電介質7 7可包含一種可偵測有機或螢光染 料）。電介質7 7上部表面7 8並不平順，亦即其有一崎喂外 形。電介質層7 5和7 7之總厚度舉例來説爲1.6 # m ;經發 現約0.8 0 - 0.8 5 # m適合於電介質7 5 1 在CMP期間，電介質7 7上部表面7 8接觸圖1所繪平臺 1 1上部表面3 3 。在研磨期間，廢漿受一高敏感性化學感 應器監控。該化學感應器經設計以偵測出加入層1 1之任何 雜物或染料之出現。舉例來説，廢漿可自管8 3收集於底籃 2 7内。倘若、舉例來説、層7 7内摻入硼，廢漿可由一偵 測器S 5 、例如一電感耦合電漿（ICP)質譜儀。現代ICP質 譜儀經良好裝備可測出每兆雜物中之部分、例如溶液内之 另一種方式，廢漿可由鄭近晶片19上部表面21和平臺 1 1上部表面3 3間介面之管81收集或向上抽，然後由一 -7- 本纸乐尺度適用中国國家標準（CNS ) Α·4規格（210.Χ 297公釐） (請先閱讀背面5L-注意事項再填寫本頁)
I 經濟部中央標準局員工消費合作社印製 A 7 B7 五、發明説明（5 ) ICP質譜儀加以分析。 圖3爲與圖2相同之圖式，其中相同元件具有相同參考 编號。參考線A、B、C和D代表電介質7 7可研磨之程 度=圖4之圖表繪出在偵測器8 5測得一時間函數訊號強 度=訊號強度舉例來説與出現在廢漿内硼或其他雜物墓度 (或染料濃度)成正比。若使用其他標示物，則可能測得輻 射、電子特性、發光或營光。 因此，舉例來説，在電介質7 7上部表面7 8研磨至參考 線A所示程度時，圖4中所繪在偵測器8 5測得之訊號以 參考字母A沿西線上升部分表示.。由圖3之一試驗會發 現，電介質7 7研磨至參考線A之程度時移除電介質7 7之 最上部部分但未提供全然平坦化，因爲、舉例來説、參考 编號7 9所代表之凹坑依然存在.。然而若不需要全然平坦化 則可在此點終止研磨。 在電介質7 7進一步研磨至^參考線B所示程度時，獲得圖 4中字母B所代表之一最大訊號強度。於某些實施例中， 有可能必須在此點停止研磨（然後繼之爲毁積與平版印刷程 序” 在到達B程度時，所有凹坑7 9已然完全磨除且無任何部 分電介質7 5外露= 若有必要則再進一步研磨直至達到參考線C 。在此應注 意若達到參考線C則部分無雜物電介質7 5锊外露=因 此，訊號強度（其説明性地與漿料内雜物量成正比）如圖4 中字母C所示開始衰減.、若極大値之偵測有困難或不正確 -8 - 本纸朵尺度適闬中国國家標孪（CNS ) A4規格（210X：297公釐） (請先濶讀背面之注意事碩再填寫本頁)
經濟部中央標準局員工消費合作社印製 Λ 7 Β7 五、發明説明（6 ) 則可能選擇研磨至C程度，亦即超過圖4之最大訊號強 度。 舉例來説有可能進一步研磨至達到線D。在線D處幾乎 所有摻雜物電介質7 7執跡均已被移除，且如圖4所示其對 應訊號強度已然衰減至基本噪音級。 因此吾等對照圖3和4，可藉由觀測或量測偵測器8 5所 產生圖4西線之一部份（或圖4西線之衍生物）而獲得具有 一研磨後上部平坦表面之一電介質°若希望獲得一局部平 坦表面則可選擇程度A 3若希望一平坦表面與一捧雜物上 層則可選擇程度B 。若需要露出電介質7 5上部部分則可 選擇程度C 。此外若希望移除摻雜物層7 7則可選擇程度 D。 圖5、6和7在一起繪出本發明之另一實施例。圖5橫 截面圖可與圖2橫截面圓對照··全圖中'相同參考编號表示 相同组件。參考縞號7 5代表形成於導體6 7、7 3和7 1之 上之一電介質。電介質7 5可説明性地爲一無雜物矽氧化 物，可能甴高密度電漿製法構成。 參考編號1 0 1代表一#雜物或摻染料電介質層，其形成 於電介質層7 5之上且與該層7 5接觸。無雜物、無染料電 介質層103形成於電介質101之上且與其接觸。内有雜物 或染料以與電介質103和1 05有所區別之電介質10 1可稱爲 、' »-3L — P3 〃 一 猙TF層 。 一開始蔣電介質1 03上部表面105送至可進行研磨之圖1 所示設備進行研磨。一如前述實施例，標示層1 〇 1包含可 -9- (請先閱讀背面之注意事項再填寫本頁) • i ml I 1- 11 n v^m · o裝—
.1T 本紙法尺度適用令国國家標準（CN’S ) A4規格（210Χ·297公釐） 經濟部中央標準局員工消費合作社印製 Λ 7 Β7 五、發明説明（7 ) 甴質譜儀8 5測出之雜物。另一種方式中，標示層可包含可 由其他設備測出之染料。 今對照圖6之圖示與圖7之圖表，吾.等會發現若電介質 103上部表面105研磨至字母E所表示程度，則舉例來説 在質譜儀8 5會獲得在圖7中以參考字母E代表之一對應訊 號。此訊號非常低，通常爲嗓音。持續進一步研磨會到達 圖5中F程度。標示層]01之一起始部分會移除且測得其 雜物或染料，產生圖7中字母F所代表之訊號。 再持續進一步研磨，會移除梦雜物與無雜物之電介質混 合物。理論上來説，視層10 1外形之不規則性至少可達到 一圖7中Z所代表之極小値。若偵測器8 5不具有充分之解 析度，可能代而獲得無一極小値之一曲線、例如圖7中參 考編號200所代表之虚線。 再持續進一步研磨，.可獲得由字母G所代表、對應於圖 6中線G之另一理論極大値：G程度約爲至層10 1最低點 之半途。 若持續進一步研磨，差不多會移除所有電介質101、如 圖6中字母Η所代表之缘所示。在圖7中字母H.所代表之 訊號強度顯示訊號已然下降至約爲噪音級。 如前文所提及，若偵測器8 5具有充分解析度，圖7中具 有字母Ε、F、G、Η和Ζ之理論訊號西線會獲得一個或 多個極小値Ζ 。不然可獲得與曲線200相似、具有一較 低、較寬、較平高岭之一西線。 圖8、9和1 0繪出本發明另一實施例。圖8中場氧化物 -10- 本紙乐尺度適用中國國家標準（CNS ) Α4^格（210X 297公釐） (請先閱讀背面之注意事項再填转本頁)
B7 B7 經濟部中央標準局負工消費合作社印裂 五、發明説明（8 ) 5 3蓋在基體5 1上。同樣繪出的有：電源汲極區域5 7輿流 道63和64。第一無雜物（或無染料）層303覆蓋流道63、 64和閘401。覆蓋且接觸電介質303之電介質301舉例來 説可摻入磷。覆蓋且接觸電介質301之電介質305舉例來 説可摻入硼。因此，電介質305和301包含不同雜物（或染 料）。若有必要可考慮其爲一單一層之次層。 對照圖9和1 0吾等會發現起始之研磨移除摻蜀層3 05上 部表面之部分3 0 7。（假設一個或多個偵測器8 5能偵測磷 和蝴。）例如圖1 0中、偵測器8 5所產生代表蝴和轉訊號強 度之曲線501和502爲時間之一函數。 吾等參照圖9會發現，若將摻硼層305外表面307移除 至參考線J所示程度，偵測器8 5可獲得西線50 1和502上 J點所代表之訊號。西線50 1上點J代表伴隨硼ώ現之一上 升訊號。西線502上點J代表幾乎沒有磷出現。若持續研 磨至達到線Κ，吾等自圖1 b會發現西線50 1上黠Κ表現 硼訊號之一高峰。西線5 02上點K代表開始可測得磷，因 爲研磨到層301上部表面309。若持續研磨至達到參考程 度L，·吾等自圖1 0會發現西線50 1上點L代表俘遠硼之訊 號大致衰減，西線502上點L代表伴隨磷之一訊號高峰。 若持續研磨至達到參考程度Μ，會得到表示磷和硼約爲穩 定狀態値之西線50 1和502上點Μ代表之對應訊號。（伴隨 硼之訊號約爲噪音。） 因此，在此已然揭示一種CMP方法，其中呈現具有一可 偵測摻雜物或摻染料（其可統稱爲一標示物）之一層或多 -11 - 本纸伕尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
A 7 B7 五、發明説明（9 ) 層。微量標示材料之出現由一偵測器偵測，該偵測器舉例 來説可爲一質譜儀。若標示材料指明爲研磨時間之一函 數，吾等可在已然磨去所要標示層量時停止研磨程序。如 圖4、7或1 0中西線之觀察允許吾等可控制地且可靠地觀 察標示材料之移除及移除速率，且前後一致地終止研磨動 作。 (請先W讀背面之注意事項再填寫本頁) - - I -III -- mt 1 - 裝---
*1T 經濟部中央標準局員工消費合作社印製 -12 - 本纸乐尺度適用中國1家標李（CNS ) Α4規格（210X 297公釐）
Claims (1)
- ABCD 經濟部中央標準局員工消費合作杜印裂 '申請專利範圍 h —種積體電路製造方法，其包括： 形成一材料層（例如7 7或1 0 1或3 0 1、3 0 5 )，其覆蓋於内 部具有裝置之一基體（例如5 1)上：該材料層（例如7 7或 101)‘内部具有標示材料： 研磨至少一部份該材料層（例如7 7或1 〇 1或3 〇】、3 05)以 移除某些標示材科： 測量該移除後標示材枓： 在i)所移除標示材料量達到一預定量或i i)標示材料之 考> 除速率達到一預定量時，終止該研磨。 2·如申請專利範圍第1項之方法' 其中該材料層（例如77或 101或301、305)爲一二氣化矽。 如令έ青專利範園第1項之方法，其中該標示材料爲摻雜 物。 4-如申請專利範圍第3項之方法，其中該摻雜物自包含碉 f蹲之群中選出。 - '如令请專利範圍第1項之方法，其中該測量係以一 1C P質 譜儀進行。 6·如令请寻利範園第1項之方法，其中該基體包含MOS電 晶謹（例t… : 如D )、5 7):該電晶體受一無雜物電介質（例如 1或7))覆蓋：該材料層覆蓋該無雜物電介質：該材料 層（例如7 7十 /7或101)爲一摻雜物電介質。 7. 如申詩* a 、r ^刊Ιέ園第6項之方法，其中該材料層（例如7 7或 X 邱份未達到整體平坦化而移昤。 8· 如申請，.一 '’列範圍第6項之方法，其中該材料層（例如7 7或 -13- 本纸張尺度適用中------ 、卒（咖）厶4夫胁（2獻297公釐） -----裝*----- 1 ί ·- (請先閱讀背面之注意事項再填寫本一貝) 丁 、--° 六、申請專利範圍 1 0 1)之一部份經移除：該材料層之一部份留下，未移除 該無雜物電介質（例如6 1或7 5 )，且達到整體平坦性。 9. 如申請專列範圍第6項4方法，其中該样料層（例如7 7或 101)之一部份經移除：該材料層之一部份留下··該無雜 物電介質（例如6 1或7 5 )經移除，且達到整體平坦性。 10. 如申請專利範圍第6項之方法，其中該材料層（例如7 7或 10 1)經移除且達到整體平坦性。 11. 如申請專利範圍第6項之方法，其中該無雜物電介質（例 如6 1或7 5 )受一進一步無雜物電介質103覆蓋。 12. 如申請專利範圍第1 1項之方法，其中該進一步無雜物電 介質（例如6 1 )之一部份經移除且未達到整體平坦性。 13. 如申請專利範圍第1 1項之方法，其中該材料層（例如7 7 或1 0 1)之一部份經移除且達到整體平坦性。 14. 如申請專利範圍第1 1項之方法，其中該材料層（例如7 7 或1 0 1)經移除且該第一電介質（例如6 1 )之一部份經移除 且達到整體平坦性。 15. 如申請專利範圍第1 1項之方法，其中所有該材料層（例 如7 7或1 0 1)經移除且達到整體平坦性。 經濟部中央標隼局員工消费合作社印製 (請先閨讀背δ之注意事項再填寫·尽頁) 16. 如申請專利範圍第i 1項之方法，其中該材料層爲一雙 層，具有第一和第二次層（例如30 1，305)，每一該第一 和第二次層（例如30 1 .+ 305)具有一不同標示物，且其中 自每一第一和第二次S或兩者移除之標示材料均受測 量。 -14 - 本纸張尺度適用中§1!家標準（CMS ) Α4規210 XM7公釐〉
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/923,316 US6110831A (en) | 1997-09-04 | 1997-09-04 | Method of mechanical polishing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW400602B true TW400602B (en) | 2000-08-01 |
Family
ID=25448498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW087114709A TW400602B (en) | 1997-09-04 | 1998-09-29 | Method of mechanical polishing |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6110831A (zh) |
| EP (1) | EP0908939A3 (zh) |
| JP (1) | JPH11154658A (zh) |
| KR (1) | KR19990029519A (zh) |
| TW (1) | TW400602B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0954017A3 (en) * | 1998-04-16 | 2000-08-09 | STMicroelectronics, Inc. | A semiconductor structure having an improved pre-metal dielectric stack |
| US7173339B1 (en) * | 1998-06-22 | 2007-02-06 | Micron Technology, Inc. | Semiconductor device having a substrate an undoped silicon oxide structure and an overlaying doped silicon oxide structure with a sidewall terminating at the undoped silicon oxide structure |
| US6875371B1 (en) | 1998-06-22 | 2005-04-05 | Micron Technology, Inc. | Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby |
| US6117791A (en) * | 1998-06-22 | 2000-09-12 | Micron Technology, Inc. | Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby |
| US6323046B1 (en) | 1998-08-25 | 2001-11-27 | Micron Technology, Inc. | Method and apparatus for endpointing a chemical-mechanical planarization process |
| JP2001053039A (ja) * | 1999-08-05 | 2001-02-23 | Okamoto Machine Tool Works Ltd | ウエハの研磨終点検出方法および研磨終点検出装置 |
| US6492238B1 (en) * | 2001-06-22 | 2002-12-10 | International Business Machines Corporation | Bipolar transistor with raised extrinsic base fabricated in an integrated BiCMOS circuit |
| US7361584B2 (en) * | 2004-11-04 | 2008-04-22 | International Business Machines Corporation | Detection of residual liner materials after polishing in damascene process |
| JP5327588B2 (ja) * | 2008-09-02 | 2013-10-30 | 株式会社ニコン | 研磨方法および研磨装置 |
| US10262938B2 (en) * | 2017-08-31 | 2019-04-16 | Vanguard International Semiconductor Corporation | Semiconductor structure having conductive layer overlapping field oxide |
| US11398557B2 (en) * | 2020-08-18 | 2022-07-26 | Vanguard International Semiconductor Corporation | Semiconductor device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5265378A (en) * | 1992-07-10 | 1993-11-30 | Lsi Logic Corporation | Detecting the endpoint of chem-mech polishing and resulting semiconductor device |
| JPH06318583A (ja) * | 1993-04-30 | 1994-11-15 | Oki Electric Ind Co Ltd | ウエハ表面の平坦化方法及びその方法に用いる化学的機械研磨装置 |
| US5795495A (en) * | 1994-04-25 | 1998-08-18 | Micron Technology, Inc. | Method of chemical mechanical polishing for dielectric layers |
| JPH0864561A (ja) * | 1994-08-23 | 1996-03-08 | Nippon Steel Corp | 化学的機械的研磨法における終点検出方法及び化学的機械的研磨装置 |
| US5668063A (en) * | 1995-05-23 | 1997-09-16 | Watkins Johnson Company | Method of planarizing a layer of material |
| JP3426072B2 (ja) * | 1996-01-17 | 2003-07-14 | オルガノ株式会社 | 超純水製造装置 |
| US5705435A (en) * | 1996-08-09 | 1998-01-06 | Industrial Technology Research Institute | Chemical-mechanical polishing (CMP) apparatus |
| US5836805A (en) * | 1996-12-18 | 1998-11-17 | Lucent Technologies Inc. | Method of forming planarized layers in an integrated circuit |
-
1997
- 1997-09-04 US US08/923,316 patent/US6110831A/en not_active Expired - Lifetime
-
1998
- 1998-08-25 EP EP98306785A patent/EP0908939A3/en not_active Withdrawn
- 1998-09-04 JP JP10250209A patent/JPH11154658A/ja active Pending
- 1998-09-04 KR KR1019980036404A patent/KR19990029519A/ko not_active Application Discontinuation
- 1998-09-29 TW TW087114709A patent/TW400602B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0908939A3 (en) | 1999-11-10 |
| EP0908939A2 (en) | 1999-04-14 |
| JPH11154658A (ja) | 1999-06-08 |
| KR19990029519A (ko) | 1999-04-26 |
| US6110831A (en) | 2000-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5836805A (en) | Method of forming planarized layers in an integrated circuit | |
| TW400602B (en) | Method of mechanical polishing | |
| JP6316898B2 (ja) | プラズマチャンバのためのプロセス条件検知デバイス及び方法 | |
| US9528814B2 (en) | Apparatus and method of using impedance resonance sensor for thickness measurement | |
| US5321304A (en) | Detecting the endpoint of chem-mech polishing, and resulting semiconductor device | |
| US20100148813A1 (en) | Apparatus and method for combined micro-scale and nano-scale c-v, q-v, and i-v testing of semiconductor materials | |
| US20070069759A1 (en) | Systems and Methods for Controlling Deposition of a Charge on a Wafer for Measurement of One or More Electrical Properties of the Wafer | |
| US6614250B1 (en) | Sensor probe for use in board inspection and manufacturing method thereof | |
| Doukkali et al. | Surface potential mapping of biased pn junction with kelvin probe force microscopy: application to cross-section devices | |
| You et al. | Subsurface imaging of metal lines embedded in a dielectric with a scanning microwave microscope | |
| US8749057B2 (en) | Methods of forming structures with a focused ion beam for use in atomic force probing and structures for use in atomic force probing | |
| JPH0831575B2 (ja) | 半導体記憶装置 | |
| Altvater et al. | Electrostatic imaging of encapsulated graphene | |
| CN108231615A (zh) | 确定集成芯片上的受监测层的特性的方法 | |
| US20050127926A1 (en) | Method using conductive atomic force microscopy to measure contact leakage current | |
| TWI223370B (en) | Method of piping defect detection | |
| Virojanadara et al. | High energy photoemission investigations of SiO2/SiC samples | |
| US6822472B1 (en) | Detection of hard mask remaining on a surface of an insulating layer | |
| KR20060119189A (ko) | 반도체 소자의 검사 방법 | |
| US6710888B1 (en) | Method of measuring dishing | |
| US6943055B2 (en) | Method and apparatus for detecting backside contamination during fabrication of a semiconductor wafer | |
| Peyne et al. | Test structures for characterising a damascene CMP interconnect process | |
| Blaschke et al. | Integration aspects for damascene copper interconnect in low K dielectric | |
| US20200225169A1 (en) | Systems and methods for monitoring copper corrosion in an integrated circuit device | |
| CN115020264A (zh) | 一种大尺寸晶圆中深能级缺陷态的检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |