TW399286B - Method for manufacturing flash memory - Google Patents
Method for manufacturing flash memory Download PDFInfo
- Publication number
- TW399286B TW399286B TW087121152A TW87121152A TW399286B TW 399286 B TW399286 B TW 399286B TW 087121152 A TW087121152 A TW 087121152A TW 87121152 A TW87121152 A TW 87121152A TW 399286 B TW399286 B TW 399286B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- flash memory
- oxide layer
- patent application
- silicon
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
3837twf.doc/008 A7 B7 五、發明説明(I ) 本發明是有關於一種快閃(flash)可抹除可程式唯讀記 憶體(Erasable Programmable ROM,EPROM),且特別是一 種有關於利用淺溝渠隔離技術之快閃記憶體的製造方法。 EPROM是電腦和電子產品所經常使用的記憶體電 路,其優點是其中所儲存的程式和資料,在正常情況下是 不會消失的,但若要抹除該些程式和資訊,則可利用紫外 線(Ultraviolet ; UV)照射一段時間,以前所儲存的資料便 會消失,接著即可再重新燒寫新的程式和資訊。然而 EPROM進行資料刪改時,將把所有存於EPROM的程式 或數據淸除,這使得EPROM進行刪改時,都要重頭來過, 非常耗時。後來,一種由Intel公司所發展,稱爲快閃(Flash) 的EPROM已獲得市場熱烈的迴響,快閃EPROM並不會 使資料完全消失,而是以一塊一塊(Block by Block)的方式 讓資料可以局部修改,上述Intel公司所提出的快閃記憶 體記億胞被稱爲 ETOX 胞(EPROM with Tunnel Oxide Cell)。 第1A圖係繪示習知一種快閃記憶體的佈局圖;第1B 圖係繪示沿第1A圖中I - I線方向之剖面圖;第1C圖係 繪示沿第1A圖中Π-Π線方向之剖面圖。 請參照第1A圖與第1B圖,使用區域氧化法(L〇cos) 所形成的場氧化物(Field Oxide)將基底100區分爲主動區 105(Active Area)與場氧化層 104(Field Oxide Layer)。請同 時參照第1A,IB,1C圖,由於利用微影蝕刻技術形成多 晶矽層110與介電層108之後,暴露出未被多晶矽層1〇6 3 木紙張尺度iij川十阈K丨枕彳((,NS ) Λ4规招(210Χ 297公f ) "~" --------I -1 f^先时讀^5之注意事項再场'寫本頁} -* 3837twf.doc/008 B7 五、發明説明(^) 所覆蓋之部份主動區l〇5a(如第1A圖中網底之部位),而 隨後接著以多晶矽層110爲罩幕進一步蝕刻多晶矽層106 以形成多晶矽層l〇6a時,亦會同時蝕刻所暴露出之部份 主動區105a,而使得部份主動區105a受到侵蝕而形成溝 渠118,後續完成離子植入步驟後,所形成導電部份之源 極線120會因爲溝渠118的存在而使其接續性不良,造成 源極線的電阻値升高。此外,以習知技術中因爲場氧化層 104所佔面積過大,記憶體之積集度難以提升。 有鑑於此,本發明提出一種快閃記憶體的製造方法, 得以簡化製程,以使主動區之源極線不會有接續性不良的 問題,避免了源極線產生高電阻値。 本發明之目的爲提出一種快閃記憶體的製造方法。首 先,提供一基底,基底上形成一層穿隧氧化層、一層第一 多晶矽層及一層氮化矽層。之後,形成用以隔離主動區的 淺溝渠隔離,並於淺溝渠隔離與第一多晶矽層上,依序形 成一層介電層與一層第二多晶矽層,定義第二多晶層、介 電層與第一多晶矽層,再進行離子植入步驟以形成源極區 與汲極區。而定義上層之第二多晶矽物質外,並往下蝕刻 多晶矽介電物質,下層之第一多晶矽層,使下層之第一多 晶矽層形成浮動閘極結構,上層之之第二多晶矽物質形成 閘極導電層。 由本發明使用淺溝渠隔離來定義出主動區,相較於習 知使用場氧化層來定義主動區,可提高積集度。且形成的 多晶矽層之過程中,下層的多晶矽層之圖案隨著主動區的 4 (誚先&之注意事項再瑣寫本頁)
,1T 川屮1¾¾¾.:標彳(('NS )八4規秸(210X 297公漦) 3837twf.doc/008 A7 B7 it f- Λ 11 卬 五、發明説明(s) 定義而同時形成,因此製程上比習知少了一道罩幕,可節 省成本。再者,所形成的源極線不會有習知製程中爲定義 出兩層多晶矽層,而使得部份主動區受到侵蝕而形成溝 渠,造成主動區之源極線接續性不良的問題,避免了源極 線產生高電阻値。 圖式之簡單說明: 第1A圖係繪示習知一種快閃記憶體的佈局圖; 第1B圖係繪示沿第1A圖中I - I線方向之剖面圖; 第1C圖係繪示沿第1A圖中Π-Π線方向之剖面圖; 第2A圖〜第2B圖係繪示本發明一較佳實施例,一種 快閃記憶體的佈局俯視圖; 第2C圖係繪示沿第2B圖中I - I線方向之剖面圖; 以及 第2D圖係繪示周邊區之剖面圖。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳 細說明如下: 圖式之標記說明: 100、200 :基底 102、202 :穿隧氧化層 104 :場氧化層 105、260 :主動區 l〇5a :部份主動區 108、208、210 :介電層 5 木尺度这川中國阄家枕碑((’奶)ΛΜ見梠(210X 297公釐) _~ t/i 先 閱
意 寫 本 頁 訂 3837twf.doc/008 Λ/ _______ B7_ 五、發明説明(α ) 110、106、106a、203、203a :多晶砂層 118 :溝渠 1?〇 :源極線 201a :記憶胞區 201b :周邊區 203a :浮動閘極結構 206 :淺溝渠 211 :閘氧化層 214 :多晶矽層 214a、214b :閘極導電層 250 :淺溝渠隔離 實施例 第2A圖〜第2B圖係繪示本發明一較佳實施例,一種 快閃記憶體的佈局俯視圖、第2C圖係繪示沿第2B圖中I -I線方向之剖面圖’以及第2D圖係繪示周邊區之剖面圖。 請參照第2C圖。首先,提供一基底200,基底200分 爲記憶胞區201a與周邊區201b(第2D圖)接著,於基底200 上形成一層穿隧氧化層(Tunnel Oxide Layer)202,例如使 用熱氧化法,再於穿隧氧化層202上形成一層多晶矽物質 和一層氮化矽(Si3N4)層(圖中未顯示),例如使用化學氣相 沉積法沉積,氮化矽層(圖中未顯示)厚度約1500 A〜2500 A 左右。接著,定義此氮化矽層(圖中未顯示)、多晶矽物質 和基底200,例如使用微影蝕刻技術,於記憶胞區201a定 義出主動區260與淺溝渠206,而主動區260最上層即爲 6 ~~-—-____ 本紙张尺度埯川中國改家榡蜱(rN,S ) Λ4現指(210X297公釐) 一 I ----— -- (对先""·背^之注項再填寫本頁} -* 3837twf.doc/008 A7 B7_ __ 五、發明説明(尤) 圖案化之多晶矽層203,溝渠之深度約3000 A〜6000 A。 然後於淺溝渠206中形成一層厚度約300 A〜600 A之 共形的襯氧化層(Liner Oxide)(圖中未顯示),再回塡一層 氧化矽層210,使氧化矽層210塡滿淺溝渠206而形成淺 溝渠隔離250。其後,去除部份氧化矽層210,例如以氮 化矽層(圖中未顯示)爲終止層,進行化學機械硏磨或進行 氧化矽層之回蝕,再去除氮化矽層(圖中未顯示)。完成如 第2A圖所示,基底200表面暴露出多晶矽層203和氧化 砂層210。 接著,於氧化矽層210及多晶矽層203上形成一層內 多晶矽介電物質212,例如一層氧化矽-氮化矽-氧化矽(ΟΝΟ) 材質。此時,於周邊區201b部份,則另外用一層罩幕, 利用蝕刻製程去除位於周邊區201b之內多晶矽介電物質, 多晶砂層203與穿隧氧化層202。而後於罩幕光阻去除後, 形成如第2D圖所示,基底上具有一層閘氧化層(Gate Oxide)2li 〇 請同時參照第2C圖與第2D圖,再以一層多晶矽層 214(圖中未顯示),例如使用化學氣相沈積法,沈積於記憶 胞區2〇la之內多晶矽介電物質212與周邊區201b之閘氧 化層211之上。 然後利用二層不同之罩幕定義多晶矽層214,分別於 記憶胞區201a與周邊區201b形成閘極導電層214a、214b。 此定義步驟所使用之技術於記憶胞區201a與周邊區201b 並不相同。定義周邊區201之閘極導電層214b僅單純移 7 本紙认尺/mH1 _ ( rNS ) ( 210X297^ )—一 3837twf.doc/008 A7 B7 五、發明説明(< ) 除不要之多晶矽物質’而定義記憶胞區201a內之閘極導 電層214a時’除蝕刻上層之多晶矽物質外,並往下蝕刻 內多晶矽介電物質212 ’下層之多晶矽層203。完成如第2A 圖所示之佈局。如此一來,下層之多晶矽層203即可正確 形成浮動閘極結構203a ’且因記憶胞區201a之主動區260 於蝕刻前皆覆蓋著下層多晶矽層203,於蝕刻完後並無習 知第1C圖所示之淺溝渠118 ’可改善接續性不良之問題。 然後,進行摻雜離子步驟以形成源極區與汲極區(圖中 未顯示)。再進行後續的製程以完成可程式唯讀記憶體之 製造。由於後續製程爲習知技藝者所熟知故此處不另贅 述。 綜上所述,本發明的優點在於: (1) 使用淺溝渠隔離來定義出主動區,相較於習知使用 場氧化層來定義主動區,可提高積集度。 (2) 本發明形成多晶矽層之過程中,下層的多晶矽層之 圖案隨著主動區的定義而同時形成,因此製程上比習知少 了一道罩幕,可節省成本。 (3) 本發明所形成的源極線不會有習知爲定義出兩層多 晶矽層,而使得部份主動區受到侵蝕而形成溝渠,造成主 動區之源極線接續性不良的問題,避免了源極線產生高電 阻値。 雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作各種之更動與潤飾,因此本發明之保 8 i紙张尺度诗川屮阈內家標呤((,NS ) Mim ( 210 x 297/^ ™ (¾先'閱讀背恐之注意事項再4寫本頁)
、1T A7 3837twf.doc/008 妗,·'1'"··邓+^:":Trr,-?m 1-消肾 A"朽.^ήκ
n m· ^—^1 —^ϋ ml nn In ^ nn n^i in TJ -su (誚讀f行之注意Ϋ項再填寫本頁) 本紙仏尺度这川中國Him ( ) Λ4规梠(2丨OX297公f )
Claims (1)
- 3837twf.d〇c/008 六、申請專利範圍經濟部中央楳率局β;工消费合作社印装 l —種快閃記憶體的製造方法,包括: 於-基底上,依序形成〜穿險氧化層、一第一多晶砂 層與一氮化矽層; 於該基底內’形成-淺溝渠隔離,以定義出一主動區 並使δ亥弟~多晶砍層具一圖案; 去除該氮化砂層; 於該淺溝渠隔離麵第〜多晶砂層上,依序形成1 電層與一第二多晶矽層;定義該第—多晶砂層 '該介電顧該第一多晶砂層, 使該第一多晶砂層形成一浮動«極結構 ,該第二多晶矽層 形成-閘極職層’其中該軸導電層完全覆蓋該浮動鬧 極結構;以及 進行離子佈値,於該基底內形成-_/汲極。 如申請專利範圍第丨处快_憶體_造方法, 其中形顏穿關化_方_應法。 3·如申g靑專利範圍第i項之快閃記憶體的製造方法, 其中形贿m晶龍㈣法包括化學氣藝積法及微 影蝕刻技術。 4. 如申請專利範圍第丨項之快閃記億體的製造方法, 其中形成該介電層與該第二多晶矽層的方法包括化學氣相 沉積法及微影蝕刻技術。 5. 如申請專利範圍第1項之快閃記憶體的製造方法, 其中該介電層的材質包括氧化砂-氮化砂-氧化砂。 6_如申請專利範圍第1項之快閃記憶體的製造方法, 10 本紙張尺度通用中國國家揉丰(CNS ) Α4規格(21〇Χ297公釐) 請 先 讀 項 再 f / I 寫t 本表 頁 訂 η I I A8 B8 C8 D8 3837twf.doc/008 六、申請專利範圍 其中形成該些淺溝渠隔離的方法包括: 定義該氮化矽層、該多晶矽層、該穿隧氧化層與該基 底,以形成一淺溝渠; 於該淺溝渠上形成一共形的襯氧化層; 於該淺溝渠上方形成一氧化矽層,並塡滿該淺溝渠; 以及 I 去除部份該氧化矽層,以暴露出該氮化矽層。 7. 如申請專利範圍第6項之快閃記憶體的製造方法, 其中去除部份該氧化矽層的方祛包括以該氮化矽層當終止 層,進行化學機械硏磨。 訂 8. 如申請專利範圍第7項之快閃記憶體的製造方法, 其中去除部份該氧化矽層的方法包括進一步回蝕該氧化 9. 如申請專利範圍第6項之快閃記憶體的製造方法, 其中去除部份該氧化矽層的方法包括回蝕該氧化矽層。 10. —種快閃記憶體的製造方法,包括: 經濟部中央標率局貝工消费合作社印装 提供一基底,該基底包括一記憶胞區與一周邊區: 於該基底上,依序形成一穿隧氧化層、一第一多晶矽 層與一氮化砍層; 於該基底內,形成一淺溝渠隔離,以定義出一主動區, 並同時使該第一多晶砂具有一圖案; 去除該氮化矽層; 於該淺溝渠隔離與該第一多晶砂層上’形成一介電 本紙張尺度適用中國國家榡率(CNS ) Μ規格(210X297公釐) A8 B8 C8 3837twf.doc/008 D8 六、申請專利範圍 去除該周邊區之該介電層、該第一多晶矽層與該穿隧 氧化層; 於該周邊區表面形成一閘氧化層; 於該基底上,形成一第二多晶矽層; 於該記憶胞區之中,定義該第二多晶矽層、該介電層 與該第一多晶矽層,使該第一多晶矽層形成一浮動閘極結 構,該第二多晶矽層形成一閘極導電層,其中該閘極導電 層完全覆蓋該浮動閘極結構; 於該周邊區之中,去除部份該第二多晶矽層;以及 進行離子佈値,於該基底內,形成一源極/汲極。 11. 如申請專利範圍第10項之快閃記憶體的製造方 法,其中形成該穿隧氧化層的方法包括熱氧化法。 12. 如申請專利範圍第10項之快閃記憶體的製造方 法,其中形成該第一多晶矽層的方法包括化學氣相沉積法 及微影蝕刻技術。 13. 如申請專利範圍第10項之快閃記憶體的製造方 法,其中形成該介電層與該第二多晶矽層的方法包括化學 氣相沉積法及微影蝕刻技術。 14. 如申請專利範圍第10項之快閃記憶體的製造方 法,其中該介電層的材質包括氧化矽·氮化矽-氧化矽。 15. 如申請專利範圍第10項之快閃記憶體的製造方 法,其中形成該淺溝渠隔離的方法包括: 定義該氮化矽層、該多晶矽層、該穿隧氧化層與該基 底,以形成一淺溝渠; 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) -> 1- --------J裝-- /:\ (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央揉率局負工消費合作社印裝 3837twf. doc/008 A8 B8 C8 D8 六、申請專利範圍 於該淺溝渠上形成一共形的襯氧化層; 於該淺溝渠上方形成一氧化矽層,並塡滿該淺溝渠; 以及 去除部份該氧化矽層,以暴露出該氮化矽層。 16. 如申請專利範圍第15項之快閃記憶體的製造方 法,其中去除部份該氧化矽層的方法包括以該氮化矽層當 終止層,進行化學機械硏磨。 17. 如申請專利範圍第16項之快閃記憶體的製造方 法,其中去除部份該氧化矽層的方法進一步包括回蝕該氧 化層。 18. 如申請專利範圍第15項之快閃記憶體的製造方 法,其中去除部份該氧化矽層的方法包括回蝕該氧化矽 層。 請 先 •閲 背 再 旁 裝 訂 經濟部中央標率局負工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW087121152A TW399286B (en) | 1998-12-18 | 1998-12-18 | Method for manufacturing flash memory |
US09/227,974 US6180459B1 (en) | 1998-12-18 | 1999-01-08 | Method for fabricating a flash memory with shallow trench isolation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW087121152A TW399286B (en) | 1998-12-18 | 1998-12-18 | Method for manufacturing flash memory |
Publications (1)
Publication Number | Publication Date |
---|---|
TW399286B true TW399286B (en) | 2000-07-21 |
Family
ID=21632357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087121152A TW399286B (en) | 1998-12-18 | 1998-12-18 | Method for manufacturing flash memory |
Country Status (2)
Country | Link |
---|---|
US (1) | US6180459B1 (zh) |
TW (1) | TW399286B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6677224B2 (en) * | 2001-10-12 | 2004-01-13 | Horng-Huei Tseng | Method of forming stacked gate for flash memories |
KR100843244B1 (ko) | 2007-04-19 | 2008-07-02 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
CN112992666B (zh) * | 2019-12-16 | 2023-10-03 | 株洲中车时代半导体有限公司 | 一种用于沟槽栅igbt结构的cmp工艺方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5387534A (en) * | 1994-05-05 | 1995-02-07 | Micron Semiconductor, Inc. | Method of forming an array of non-volatile sonos memory cells and array of non-violatile sonos memory cells |
US5696019A (en) * | 1996-06-24 | 1997-12-09 | Macronix International Co., Ltd. | Self-aligned trench isolation for memory array using sidewall spacers |
-
1998
- 1998-12-18 TW TW087121152A patent/TW399286B/zh not_active IP Right Cessation
-
1999
- 1999-01-08 US US09/227,974 patent/US6180459B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6180459B1 (en) | 2001-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW407381B (en) | Manufacture of the flash memory cell | |
TW459397B (en) | Semiconductor memory device and method for manufacturing the same | |
TW560044B (en) | Semiconductor memory device having floating gate and manufacturing method of the same | |
TW497224B (en) | Split-gate flash memory and method of manufacturing the same | |
US6403494B1 (en) | Method of forming a floating gate self-aligned to STI on EEPROM | |
TW406378B (en) | The structure of read-only memory (ROM) and its manufacture method | |
US6660589B2 (en) | Semiconductor devices and methods for fabricating the same | |
TW380318B (en) | Manufacturing method for flash erasable programmable ROM | |
TWI249185B (en) | Semiconductor device and method of manufacturing the same | |
US6521941B2 (en) | Non-volatile memory device and fabrication method thereof | |
TW523881B (en) | Non-volatile memory device and method of manufacturing the same | |
TW381344B (en) | Manufacturing method for flash memory | |
TW405265B (en) | Flash memory structure and its manufacture method | |
JP5266672B2 (ja) | 半導体装置の製造方法 | |
TW399286B (en) | Method for manufacturing flash memory | |
TW452973B (en) | Method for manufacturing floating gate of split-gate flash memory | |
TW451325B (en) | Process for making mask ROM using a salicide process and mask ROM | |
TW432512B (en) | Manufacturing of split-gate flash memory | |
TW406424B (en) | Manufacture of the flash memory | |
TW557497B (en) | Method for fabricating a silicide layer of flat cell memory | |
US6943119B2 (en) | Flash process for stacking poly etching | |
TW400609B (en) | The structure of flash memory and its manufacturing method | |
TW399331B (en) | Flash memory | |
TW471169B (en) | Structure and manufacture of flash memory | |
TW495930B (en) | Manufacturing method for flash memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |