TW396379B - Integrated circuit layout synthesis tool - Google Patents

Integrated circuit layout synthesis tool Download PDF

Info

Publication number
TW396379B
TW396379B TW087108669A TW87108669A TW396379B TW 396379 B TW396379 B TW 396379B TW 087108669 A TW087108669 A TW 087108669A TW 87108669 A TW87108669 A TW 87108669A TW 396379 B TW396379 B TW 396379B
Authority
TW
Taiwan
Prior art keywords
layout
group
device group
data
solution
Prior art date
Application number
TW087108669A
Other languages
English (en)
Inventor
David C Chapman
Original Assignee
David C Chapman
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by David C Chapman filed Critical David C Chapman
Application granted granted Critical
Publication of TW396379B publication Critical patent/TW396379B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

經濟部中央標隼局負工消费合作社印聚 A7 _____B7 五、發明説明() 發明領域: 本發明係關於積體電路之設計,更明白地說,係關於 一用以產生積體電路佈局之方法與設備。 發明背景: 於積嫌電路(1C)設計之情況中,一,,伟局"是一組幾何 圖案,典型係由多角形,其指明用以創造半導禮裝置及於 製造一 1C時裝置間之電氣連接及不同材料位置及大小。 例如,在一 1C上之擴散窗可以於一佈局中為一或多數多 角形所代表,諸多角形係被製造廠表示為"擴散層幾何"。 其他層之材料及特性,例如,接點及通孔可以類似地被表 示於一 1C佈局中。於一 1(:佈局中之多角形必須符合一组 設計規則,其定義用於某類型材料之最小尺寸,以及,於 不同材料間之最小間隔需求。設計規則同時指明用於其他 佈局特性’例如,接點之大小及間隔需求。 考慮例示於第1囷之1C佈局,佈局100係由若干多 角形組成,其化表不同層材料及其他特性。明白地說,佈 局100包含多角形’其代表一擴散層1〇2,其有時被稱為" 擴教島"。佈局100同時包含多角形,其代表一多晶矽層 104,其與擴散層102相交,以形成電晶體,同時,多角 形代表一金屬層106。最後,接點108提供於金屬層1〇6 及擴散層102間之電氣連接。為了簡單起見,佈局1〇〇並 不例示出所有之特性,諸等性係典型地被包含一 ic体局 中者’例如佈植選擇層或井束,但是反而代表一傳統佈局 ______ —4 頁 本紙張尺度刺巾關家縣(CNS ) (210 X2仰—" ---------於-- - /i (請先閲饋背面之注意事項存填寫本頁) 訂 A7 B7 經濟部中央標隼局負工消費合作社印氧 五、發明説明( 模式 佈局100例示一傳統CMOS佈局,其包含一電晶體 109之上列,被安排接近一正供給電壓Vdd,以及在一列 電晶體Π0之上,電晶體no係被安排接近一負供給電壓 GND。輸出Z!是輸入(Ug)之函數β該用以安排電晶體之 方法可以是一组織一佈局之有效率方式,特別是當電晶鱧 109之上列具有與下列電晶體u〇相同之閘連接(多晶矽層 104之垂直多角形),因為電晶體可以連接,而沒有層改變 或交叉,因為所有之閘極連接均垂直排列。剩下之唯^一路 徑是連接電晶體源極及汲極節點在一起,或許可連接電晶 體源極及汲極節點至閘極節點。應注意的是,典型地,於 上列電晶體109中之P型電晶體(具有顯影擴散層1〇2之 多晶矽層104之大區域)將會較下列電晶體11〇中之N型 電晶體大很多,因為"P"型裝置並不若N型裝置強壯。然 而,為了簡單起見,所有之電晶禮係、以相同大小加以緣 出。 傳統上,例如伟局100之1C佈局已經藉由手使用一 電腦輔助設計(CAD)系統加以繪出,一設計者典型藉由設 計想要電路之片單元開始,於電路中每一片單元佈局唆常 包含由兩個至幾百個電晶體並執行一特定功能,例如邏輯 NAND運算或者错存_位元之資料。片單元然後被組合並 互連以完成一 1C佈局。 設計脅試著至使1C佈局儘可能地小,同時符合設 規則,因料長度對於1(:性能有直接料及總尺寸影 ----:------Ά------訂------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標導(CNS ) Λ4丨見格 第5頁 (210x 247A 灯 經濟部中央標準局貝工消费合作社印焚 A7 ___ B7 — 五、發明説明() 響每一 1C之製作成本。一般來說’ 1C佈局愈小,則由佈 局作成?C愈快》為了降低1C佈局之大小,設計者調整多 角形之形狀及位置,以降低於不同多角形間之自由空間之 數i。例如’一設計者可以以交替曲折之電晶體來替代直 線電晶嫌’以降低一片單元中之寬度。另外,一設計者可 以由擴散島修剪過量之材料0使用這類型之客戶化設計" 技巧"’一設計者可以創造合理之小體積IC佈局。 雖然,精巧1C佈局是很小要的,但藉由手來續圖IC 佈局有以下缺點。首先,由手創造一 1C佈局是非常花人 工的’並花費一長時間,即使當標準單元庫被使用時也是 如此。再者,任何於設計中之改變,或更槽的是於設計中 之限制可能需要大部份之1C佈局被重新燴製》這問題是 為現代製造技術所加重,現代技術允許幾百萬個電晶禮被 放置於單一矽基板上。由於當代積體電路之薄小尺寸及複 雜性之結果’所以各種電腦為主1C体局設計工具已經加 以開發。兩種佈局設計工具類型包含片單元縮小工具及片 單元合成工具。片單元縮小工具係用以降低一現行IC体 局之大小。多數片單元縮小工具不是垂直就是水平之方向 中收縮一佈局,藉以消除於多角形間之過量空間。"滿"收 縮係有時被首先壓縮於水平方向,然後,再被於垂直方向 壓縮該佈局β同時,部份片收縮工具調整於—Ic佈局中 之多角形點之座標,直到其符合用於一特定製程之設計規 則。使得它們能有用以作為一現行组設計規則之埠至一新 組設計規則。然而’收縮通常導致一佈局其係大於手繪 ____________第 6頁 本紙張尺度適用中國國家標準(CNS ) Λ4规格(210X ' --- tmv —Bn il^F t^ml m^i ^—^1* I ^nn (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標Ϊ?-局貝工消费合作社印装 A7 ______ B7 五、發明説明() 者’因為收縮係大致為一唯處理。 除了由片單元收縮器所提供之優點外,其有一些重大 之限制。再明白地說,片單元收縮器大致不能改變一佈局 之拓撲,結果,係被限制它們係如何降低一佈局之大小。 例如’片單元收缩器並不外加其他多角形,以形成於線中 之跳躍。同時,若一片單元之想要高度為一新程序而增 加,則多數收缩器並不藉由於多列中堆疊電晶體而利用額 外空間。相反地,若標準單元之想要高度降低,則收縮器 不能再設計該單元,以收納藉由分離寬裝置或安排束接點 之需要緊密度,使得它們與電晶體呈線性。部份片單元收 缩器允許使用者手動地插入曲折點,以協助收縮,但多數 收缩器並不自動地加入它們,因為它導致更多等式需要被 解決。最後,收缩佈局有時包含違反設計規則,其必須以 手加以固定。 相反於片單兀收縮工具,片單元合成工具具有基於一 電晶體層網而產生一新片單元佈局,該網指明電晶體之大 小及於電晶體間之電氣連接。結果,一些片單元合成工具 可以產生更較其收縮工具相對件為精巧之佈局。然而,多 數合成王具只使用單正交幾何,表#所有多角㈣被故置 彼此相對90度。 第1圖之佈局刚是-正交体局之例子。正交幾何可 以對於某類型標準單元,例如記憶體單元係工作良好。再 者,純正交幾何已經較用於非正交幾何之佈局為少之多角 形。較少之多角形計數對於一較 子乂同多角形计數係較佳的, _ 第71 本紙伕尺度適州中國國家#準(CNS ) Λ4规袼(210x297,------ (請先閲讀背面之注意事項再填寫本頁) 、1Τ 經濟部中央標準局貞工消费合作社印聚 A7 _____ B7 五、發明説明() ~"~" 因為一具有較大多角形計數之佈局取更長為佈局設計製 程設備所處理,並使IC對於晶圓處理不良品更是易受損 的•然而,一純非正交實現經常導致一佈局,其係大於使 用正交幾何之佈局,因為所有之電晶體及連接線係直線或 彆90度。 第1圈之佈局100是一正交体局之例子β正交幾何可 以對於某些類型之標準單元動作相當良好,例如?憶體單 元。再者,純正交幾何有較一使用非正交幾何体局為少之 多角形。對於一較高多角形數量而言,較少之多角形是較 佳的,因為具有較多多角形之佈局使佈局製造設備使用較 長之時間來處理,同時,使得1C更易受晶圓處理之缺陷。 然而,一純正實行法經常導致一佈局,該佈局係大於使用 非正交幾何之佈局,因為所有之電晶鳢及接線均是直線或 90度彎角。再者,由合成工具所產生之很多佈局並不是袖 珍型,經常必須以一收縮工具加以收縮β 只使用正交幾何之負面結果是為了對準電晶體列,而 浪費於多晶矽層列之相鄰部份間之空間β例如,於第1圖 中,於閘Ιι及h間之擴散接合點112並不包含一接點, 但每一個均佔有一空間,因為一接點丨丨4係位於下列電晶 體1 1 0之閘I!及閘la之間,同樣地,於下列電晶體u 〇 之閘I5及閘“間之擴散接合點丨丨6中沒有接點,雖然每 一個給有空間,因為於上列電晶體丨〇9中之閘l5及閘“ 間之接點1 1 8之故。 相反於第1囷中之佈局1〇〇,參考例示於第2圖中之 __________第 8頁 本紙張尺度適用中國國家標準(CNS ) Λ4規枯(210><297公^^ ---------衣------訂------^ L. - - (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明() 体局200,其係相同於第i囷中之佈局1〇〇,除了 一如虚 線框202所例示之佈局變化外,明白地說,佈局2〇〇包含 一於上列電晶體206及下列電晶體2〇8間之閘l之曲折 204’這允許閘1丨及閘匕可以於上列電晶髏2〇6中更靠近, 降低擴散接合點210之大小,結果使得佈局2〇〇較第i圈 中之佈局100為小。以一 IC佈局之情況說,一"曲折"開是 -電晶體閘極’具有兩弩曲,使得閘之上及下部份係平 行。雖然,此改變可以並不需要改變閘L之路徑長度,但 它可以允許佈局200更靠近另一佈局(未示出)或可以允許 行進路線更接近佈局綱。不幸的丨,現在佈局合成工具 並不支援使用非正交幾何。 以手來產生1C佈局之時間及於現行片單元收缩及合 成工具之限制看來,係非常想要—支援使㈣正交幾何之 設計規則驅動單元佈局合成工具。 發明目的及概诚: 經濟部中央標準局負工消费合作社印聚 依據本發明之一方面,提供了 一用以產生一資料代 1C佈局之方法。於緒電腦可行步驟中之第—步中包含基 1C裝置間之預定電氣連接,纟決定—组予以包含於該 佈局中之IC裝置之順序。然後,一或多數10裝置群係 於該組1C裝置之預定順序加以創建。一代表一 IC裝置 佈局之資料係基於預定設計準則而產生給—或多數創 1C裝置群之每一個。然後’肖IC裝置群佈局之相關實 配置係基於預定路徑準則加以決定β於Ic裝置群佈局 第9頁 (21 Ox 297.:,) (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CMS ) Λ4ΜΙ枋 經濟部中央標隼局員工消费合作社印奴 A7 -—______B7 五、發明説明() — 之電氣連接係基於裝置及IC裝置群佈局之相關實體配置 間之預定電氣連接而加以決定。最後,反映ic裝置群佈 局之相關實想配置與於IC裝置群佈局間之決定電氣連接 之ic佈局之資料被產生β 依據本發明之另一方面,一用以產生代表IC裝置佈 局資料之方法。IC裝置体局之第一及第二资料代表係基於 7组設計準則產生。然後,第一資料代表或第二資料代表 被基於一第二組成本函數準則,選為IC裝置佈局之資料, 該成本函數準則包含一 Ic裝置体局之整個大小。依據本 發明之其他方面,其他成本函數準則包含多角形計數及供 給接點接近電源供給線。 依據本發明之另一方面’一電腦系統被提供以自動產 生一代表1C佈局之資料,該IC佈局包含非多角形幾何# 電腦系統包含一記憶體,其包含有一組1C裝置資料,其 用以指明予以被包含於該IC佈局中之電氣連接。該電腦 系統同時包含一組設計準則,指示包含於該1C佈局中之 =或多數1C裝置群之用以代表一 IC裝置群佈局之想要資 料。最後,電腦系統包含一組行進準則,指示用於一或多 數1C裝置群之想要實髏配置佈局。 圖式簡單i»昍: 本發明之實施例係以例子方式加以示出,而非限制 用’於附圖中’相似標號被指示於相類似之元件,圖中: 第1圖例示一正友1C佈局。 (婧先閲讀背面之注意事項#填寫本頁) 訂 哝- 五、發明説明( 第2囷為—正交 „ ,Α 佈局,其包含一曲折電晶體架構。 第3Α及3Β圖句各 上 - » —流程圖,示出一用以產生一依篇本 明之一會#, ^ 賞施例之1C佈局之方法。 第4圖為一流哲 、 阖,示出用以決定依據本發明之一實袍例 又最佳侔局解答之〜方法β 第5圖為一依據本發 ^ 贷明尤一實施例之擴散島佈局。 第6圖為—类,- 不出考量於依據本發明之一實施例之選擇 電晶體架構之因素.。 第8例不用於依據本發明之一實施例之兩相鄰擴教岛之 佈局》 第8Α®例示出依據本發明之一實施例之擴散島佈局。 第8Β圖例示出第8Α圖之擴散島被反依據本發明之—實施 知之不同供給限制加以重繪。 第9圈為一電腦系統方塊圖,本發明可以實施於其上。 囷號對照i» BH : -''請先閱讀背面之注^^項再填^本頁) ,π 經濟部中央標隼局貝工消费合作社印製 100 佈局 109 電晶趙 110 電晶體 112 擴散接合點 114 接點 116 擴散接合點 118 接點 200 佈局 204 曲折 206 電晶體 208 電晶體 210 擴散接合點 500 佈局 502 擴散層 504 多晶硬層 506 接點 笫11頁 本紙張尺度適财關幻HW ) Λ4<0 ( 2lGx297':M>)
五、發明説明() 507 格 508 直線電晶體 510 大曲折電晶體 512 大曲折電晶體 514 小曲折電晶體 516 小曲折電晶禮 518 單一彎曲電晶體 570 大曲折電晶髏 900 電腦系統 902 匯流排 904 處理機 906 主記憶體 908 唯讀記憶體 910 儲存裝置 912 顯示器 914 輸入裝置 916 游標控制 曼· ·明-詳細說明: 一使用非正交幾何 而產生積體電路(1C)佈局之計設驅 動1C佈局合成工具係加以說明 。於以下說明中,為了說 明目 的’特定細節係加 以說明, 以提供對本發明之完全了 解。 然而’明類地’本發明可以沒有這些特定細節下加以 實施 。於諸例子中,已 *知結構及裝置係以方塊圖方式描 燴, 以防止對本發明之 不需要細節阻礙本發明。 (請先閲讀背面之注意ί項再填寫本頁) 訂 經濟部中央標準局貝工消費合作社印¾ 功能總結 用以依據本發明之一實施例之產生一 1C單元佈局之 上層万法係例示於第3A及3B圖中之流程圖中。在開始步 驟3 00之後,於步驟3〇2,一電晶體連接列,一組設計規 貝j ’及一组設計限制係被本發明之1C佈局合成工具所接 收。於步驟304中’於電晶體連接列中之電晶體之相對實 本紐尺度 經濟部中央標準局貝工消费合作讧印^ A7 B7 五、發明説明() 體順序係基於電晶體間之預定連接而被決定。然後,於步 驟306中,電晶體係被组成擴散島。 於步驟308中’第一擴散島係基於設計規則及設計限 制加以構建。於步驟310中,完成決定,以決定是否任何 擴散島需要被構建。若是,則下一擴散島於步驟30S中被 構建。步驃308及310係被重覆,直到所有之擴散島均被 構建為止。 一旦於步驟310中決定所有之擴散島已經被構建,則 於步312中,一致始擴散島放置被決定。於步騍314中, 换散島放置係基於用以行進於擴散岛間所需之間距而加 以調整9 於步驟316中’於擴散島間進行電氣連接.於步辑318 中’基於步驟316中執行之路徑,決定是否有任何擴散島 需要被重新構建。若有,則於步驟32〇中,設計限制係被 調整並於步坶322中,一或多數擴散島係基於所調整之設 計限制加以重新構建,步驟3 1 2-3 1 6係被重覆,以重新建 立擴散島放置與擴散島之路徑。此處理持續,直到於步驟 318中決定沒有擴散島需要再重建。然後,處理完成於步 雄3 24。於第3圖中之流程圖中之步驟以以下之詳細說明 加以描述。 詳細說明 I.接收電晶體連接列’設計規則及設計限制 依據本發明之一實施例’電晶體連接列區別出被包含 (請先聞請背面之注意事項再填艿本頁) -、tr 線 經濟部中央橾準局員工消费合作社印装 A7 ______B7 五、發明説明() ' 於該佈局中之電晶體,每一電晶體之大小及於電晶體間之 電氣連接。設計規則指明最小及最大大小及於佈局中之多 角形間之間距。例如,設計規則典型指明用於多内連線之 最小宽度及於多内連線及擴散層間之最小間距。以IC佈 局設計看來,名詞••多内連線"表示一部份之多晶發層,其 並不是用以形成一電晶體,而是用以形成於一佈局中兩點 間之電氣連接。另一例子是擴散延伸規則,其指明必須延 伸超出一電晶體開極,垂直閘極之擴散最小量。有關於接 點’設計規則指明接點密封規則,其包含包固一接點之最 少擴教量’以及於一接點與另一佈局幾何,例如電晶想間 之最小間距。 最後’設計限制指佈局架構時必須考量之某些準則。 依據本發明之一實施例,設計限制包含以下之準則: 1. 在一擴散島内之裝置宽度不能改變 2. 於一些閘極或所有閘極間可能需要接點 3. 供應線下之限制:指明一電源供應線下多深處可以 繪出一多晶矽閘(及擴散層) 4. 是否一些接點被位於離開電源線一預定距離,以例 如允許於接點間之水平路徑。這使得至上或上之接點收納 路徑。這也使得接點交替於擴散島之上及下之間,強迫在 上之接點更接近電源軌並強迫於擴散島之下之接點向接 地軌。 5. —大於設計規則所需之最小間距可以被要求於兩 或多數電晶體閘之間,以允許於閘極間之垂直路徑。
----------2E14S 本紙柒尺度適用中國國家椋準(CNS ) Λ4规格(2!0x2y7.:,>i^------ (請先閲讀背面之注意事項再填寫本頁)
’1T 五、發明説明( A7 B7 經濟部中央標聿局員工消費合作社印褽 6·指明直線架構:一些電晶體被強迫繪成直線架構, 使得擴散島之進行時,接點可以上下移動於—對電晶體之 間。 7·不論於擴散島中之第一接點位置是否相對於前一 擴散島中之最後接點之位置,最佳化整個單元宽度。 8.擴散路徑限制:指明於一電晶體源/汲極區域中任何 點之最大距離及最近接點。對於具有多晶矽閘垂直定位之 佈局,這限制用於大佈局之接點間之垂直間距β這擴散路 徑限制是典型由製造廠加以決定,以確保電晶體正常地操 作。 9·多角形數量之大小,指示幾何複雜性應儘可能地最 小。這限制是導向於使用一直線電晶雅架構,除非能提供 藉由使用一曲折或單彎曲電晶體架構之特定區域利益。 Η.電晶體之順序及群组 在電晶體連接列後,設計規則及設計限制已經被收 到’電晶體連接列係被估計,以基於電晶髏連接列之電晶 鱧間之連接,決定電晶體之順序.一旦電晶體之順序被決 定’則電晶體基於電氣連接被區分為電晶體群組。理想 上’電氣連接允許所有電晶體被安排於單一擴散島中,因 為整個單元寬及連接線之長度是藉由降低於擴散幾何中 之中斷量而被減少。 例如,若電晶體Q!之汲極係電氣連接至電晶體q2之 源極,例如以一圖騰極配置,則Q i及Q2係被順序地排列, 使得它們被放置於相同擴散島上。然而,典型地,電晶體 第1S頁 ^紙張尺度適用中國國家褚準(CNS ) Λ4規格(2lOx2y7公筇 (請先閲讀背面之注意事項再填寫本頁) 訂 .,Λ.
• ml - - I 經濟部中央搮隼局負工消费合作社印掣 A7 ______B7 五、發明説明() 一 連接及電晶體類型(P,N)指出一正密集佈局可以藉由分離 電晶體成為兩或多數電晶體群組(擴散島)加以產生,諸擴 散島係於單元中安排成兩列。於本技藝中用以排列電晶嫌 之很多方式係被已知的,並可以適用於本發明之佈局合 成。 III.架構一擴散島 以本發明看來’架構一擴散島被稱為—用以產生用於 一或多數電晶體之1C佈局之處理,諸電晶體共享一擴散 共用多型形。一般而言,用以架構一依據本發明之實施例 之擴散島涉及選擇一啟始体局解答,然後,執行一徹底之 研究及致始選疋解答與其他佈局解答之比較,以指出一最 佳解答。最佳佈局解答提供最密集之佈局,其滿足設计規 則及設計限制。重要的是注意到設計限制可能需要於擴教 島中保留空間,用以作為在擴散島中或穿過其間之路徑, 最佳佈局解答不必然提供絕對之最小密集佈局。相反地, 最佳佈局解答提供最密集佈局,其滿足設計限制與設計規 則。當擴散島被安排與進行時,這方法提供一密集積趙單 元。 A.決定一最佳体局解答 用以決定依據本發明之一實施例之最佳佈局解答之 上層方法係為第4囷之流程租所例示。在開始之步驃4〇〇 之後,步驟402中,一啟始佈局解答係由可用佈局解答中 選出。於步驟404中,敌始佈局解答係被構建然後被指定 以已知之最佳佈局解答。 本紙狀度制巾 SU 賴iiM CNS ) Λ4λΰ^·( 210 x 297¾ ----„------ί------ΐτ------嗥 (請先閲讀背面之注項再填艿本頁) 經濟部中失樣準局貝工消費合作社印裝 A7 ---B7 __ 五、發明説明() 於步驟406中’一新佈局解答係基於該已知最佳佈局 解答加以選擇。依據本發明之一實施例,一新佈局解答係 基於深度第一搜尋加以選擇,該搜尋並不假設最佳解答為 一已知電晶體之左側,這係於以下作更詳細之說明。一般 而言,於擴散島中之最後電晶體(最右者)之架構係被改變 為用於該電晶體之另一可能架構之―,並且佈局是被重 建。一旦所有用於最後重晶體之可能架構被試過,則於擴 散島中足倒數第二個電晶體之架構係被改變至用於該電 晶體之可能架構之另一個。 然後,於步驟408中,新佈局解答係被建立。一佈局 解答之結構係更詳細說明如下。 於步瑯410中,新佈局解答係比較於已知最佳体局解 答,於步驟412中,基於成本函數,決定是否新佈局解答 是"較優"於已知最佳体局解答,冑成本函數考量每一体局 解答之各種特性,例如整個体局㈣,於每一伟局解答中 之多角㈣數及於每-体局解答中之金屬路錢用。依據 本發明之一實施私卜成纟函數考量以下因素之一或多個因 素: 1.整個水平寬度。已知單元高度是大致固定,一較小 擴散島大致降低單元之整體大小,使得一佈局解答具有一 較具較大水平寬度為佳之較小水平寬度。若擴散島之至本 擴散島(前一擴散島)左側之最終接點位置為已知,則—佈 局解答可以被為一較佳情形,該解答具有—第一接點其 相對於前一島交替接點之放置。 、 ______策I?耳 本紙掁尺度適用中國國家標隼(CNS ) Λ4规# ( 210X297公ϋ (請先閱讀背面之注意事項再填寫本頁)
A7 ________B7 五、發明説明() 2. 整個垂直高度。一具有較少垂直高度之佈局解答係 較具有較高垂直高度之佈局解答者為佳,因為較少之擴散 島通常降低整個單元之大小。 3. 接近電源線之供應接點之數量。若供應接點係位於 電源軌之相鄰位里’則"有效高度"降低,因為擴散島可以 位於電源軌之下·因此,令一電源接點接近一電源軌是有 利的•電源接點遠離電源軌可能阻擋水平行進路徑區域, 於多數佈局中,該區域是一重要之資源β 4. 任何種類之接點總數相近於電源線。使任何類型之 接點接近電源軌可以同時有利使得一擴散島被移動於電 源之下,雖然’不是相同角度。 5. 幾何複雜性。簡單幾何是較優於複雜幾何,因為幾 何圖案愈簡單多角形愈少。 其他之因素也可能於評估兩佈局解答時被考量,而不 會脫離本發明之範圍。 經濟部中央標嗥局負工消費合作社印裝 (請先閱讀背面之注意事項再填寫本頁) 若於步騾412中,決定一新佈局解答是優於已知最佳 解答,則於步驟414中,新佈局解答被指定為已知最佳佈 局解答。於步驟416中,決定是否有更多佈局解答可以被 嘗試。若有,則於步坶4〇6進行,基於已知最佳解答作為 一新佈局解答。另—方面,若於步驟416中,決定沒有任 何佈局可以實試,則步驟於418中完成。 依據本發明之一實施例,部份擴散島解答係被建立, 然後,再使用以降低所需以建立一擴散岛之時間。 Β.建構一佈局解答 本纸張(錢财_家榡涑(CNS.) Λ^Γ( 21〇ϋΗ 經濟部中央標隼局貝工消费合作社印裝 A7 ___^---- 五、發明説明() 依據本發明之一實施例,一佈局解答係由左至右越過 擴散島加以建立,開始由最左(第一)電晶體於最右(最後) 電晶雅結束。一般來說,一架構係被選擇給每一電晶禮’ 然後,電晶體係基於指定大小’設計規則及設計限制加以 作成大小。這討論包含:π電晶髏架構之類型:2)選擇一 電晶體架構;3)接點放置;及4)其他考量。 1.電晶體架構之類型 第5圈描燴出一例示擴散島500’其包含於格507上 之多角形所代表之一擴散層502,一多晶梦層504及接點 506。格507包含格單元,其於此被稱為"λ ",於此應用 中被使用作為,用以於各種佈局中,描述多角形之大小及 間距之量測無尺寸單元。λ之實際值係基於應用至一佈局 上之設計規則而定,其係依每處理及每一工廠而有所不 同。 多晶梦層504重疊擴散層502,以形成依據本發明之 一實施例之四個不同電晶體架構。這些包含a)直線架構; b)大曲折架構;c)小曲折架構;及d)單f曲架構,這些係 於以下作更詳細說明。 a.直線架構 直線架構係由一直線電晶體508所例示,其係六個又 宽’使知·它特別合適於需要窄之電晶趙之應用中β寬度(w) 是被定義為路徑長’其中用於直線電晶體之多晶碎交叉擴 散係被量測為六個垂直格單元或又於格507之上,其中多 晶矽層504重疊於擴散層502。 ___________第 191~ 本紙張尺度適用中國國家標萆(CNS ) Λ4規格(210Χ297Γ>$Ί '---一- (婧先Μ讀背&之注意ί項存填寫本頁) 訂 經濟部中央標2?-局負工消费合作社印裝 A7 B7 五、發明説明() 一直線架構電晶體具有八個又之最小閘至閘間距(於 此被稱為間距)。以1C佈局設計看來,間距被稱為由接點 至接點所需之水平又量,其係由在電晶髏之最左側一接點 之最右邊緣量至在電晶髏右侧之接點之右邊緣之閘之左 邊緣。參考於第5圖中之直線電晶雄508,八個λ間距(P) 包含兩又之接點至多晶發問距’兩^之多晶梦閘寬,及兩 λ之多晶矽至接點間距及兩λ之接點寬。 b. 大曲折架構 相反於直線架構’大曲折架構係藉由一大曲折左電晶 禮510及一大曲折右電晶體512所例示。大曲折架構需要 最小1 3.5· λ之電晶鱧寬,包含閘之弩曲部份,以容許用以 兩偏置接點及兩彎曲之空間。因為其大尺寸需求,所以大 曲折架構只可以當設計限制允許電晶髏佈局為13.5;1寬 或更寬時被使用。然而,除了其較大寬度外,大曲折架構 只具有六λ間距’其提供較直線架構更密集之水平佈局。 c. 小曲折架構 小曲折架構係被一左小曲折電晶體5 14及一右小曲折 電晶體5 1 6所例示。小曲折架構需要七個又最小電晶體寬 及具有七個;I間距。相較於大曲折架構,小曲折架構係相 當地密集,並且,並不需要太多擴散寬度。另外,小曲折 架構只需要一較直線架構略大之閘大小,並較直線架構密 集。 d. 單弩曲架構 單彎曲架構係由單彎曲電晶體518所例示。因為,由 第20頁 本纸張尺度適用中国國家標隼(CNS ) ΛΜΙί格(210χ2πϋ (婧先閲讀背面之注意事項再填寫本頁) 訂 線i 經濟部中央標涞局負工消t合作社印裝 A7 B7 五、發明説明() 另一擴散島連接線至單一彆曲電晶體之困難性,單一弩曲 電晶體只可被用於一擴散島之末端(第一電晶體或最後電 晶),其中,偏離角度多晶矽閘片段可以被導引離開擴散 島上之另一電晶體。單彎曲架構需要至少8.5又閘寬,其 係略大於用於小曲折電晶體之所需最小寬度,並係相當小 於小曲折電晶體所需之最小宽度。然而,用於此架構之接 點放置係相當配合用於大曲折架構者。 2.選擇一電晶體架構 如同先前所述,一擴散島佈局係由左至右建構,開始 以位於擴散島之最左邊緣之第一電晶雅進行左至右穿過 整個擴散島。架構之選擇係基於最靠近現行電晶體左方之 電晶體架構,以及,若干之選擇準則。選擇第一(最左)電 晶體架構同時涉及考量選擇準則相加,其係不適用於在一 擴散島上之其他電晶體者。 以下目標係於選擇電晶體架構時被考量: a. 大及小曲折架構係大致優於直線架構,因為經由使 用曲折架構可獲得較小之擴教島寬。 b. 簡單之幾何係優於複雜之幾何,除非複雜幾何提供 較密集佈局。這意謂著當不是直線架構被選擇時一直線 架構係被認為決定是否直線架構得到一相等或更密集之 佈局。若是的話,則一直線架構被使用。 於第6圖中之表600你丨+山& 例π出先前電晶體架構之作用, 以及,選擇電體架構之各種還撂 ^ ^ _ 分種選擇準則。該先前電晶體指向 由表600之最左上角開始夕畀士 ]始又最左電晶體,用於一特定先前 本纸張尺度適用中國國家標隼(cns ) (請先閲讀背面之注意事項再填窝本頁)
、1T 經濟部中央標準局貝工消費合作杜印裝 A7 ______B7 五、發明説明() 電晶髏架構之由上至下之選擇準則。當一大或小曲折電晶 禮被選擇時,不論是一左或右曲折係基於接點放置至現在 電晶體左接點而被使用。如於第5圖中所例示,若接點係 放置接近擴散島之底部’則一左曲折架構被使用^另一方 面’若接黠被放置更接近擴散島之上方,則一右曲折架構 係被使用。 於表600中之每一準則係被分別討論如下。 i. 設計限制需要直線架構 若設計限制指明要一直線架構用於一特定電晶鳢,則 不管電晶想架構至左或其他選擇準則,一直線架構係被 用。設計限制可能需要一直線架構被用於特定電晶體,使 得一接點可以被垂直定位,以收納路徑。這可以例如發生 於當在一佈局已經被構建之後,及當進行一擴散島時,決 定需要於擴散島中之其他空間,用於作為路徑。因此,於 擴散島間之路徑可能需要具直線架構之特定電晶體,使得 相鄰接點可以向上或下移動,以收納路徑。 另一方面,設計限制可以同時指明一直線架構係用於 特定電w體,因為想要電晶體大小指明只有直線架構可 以被使用。如上所討論,以閘寬看來,四種架構中直線架 構係最小的® ii. 左方無接點 若電晶體之左方無接點,則直線架構大致較佳的因 為一曲折或單一寶曲架構並不節省空間。 iii. 想要電晶體大小 ------- 第22 頁 本纸張尺度適用中國囷家標隼(CNS ) (210x297公)ry--——-- (請先閲讀背面之注意Ϋ項再填寫本頁)
、1T 線 經濟部中央標隼局貝工消費合作杜印¾ A7 B7 五、發明说明() 假設設計限制並不需要一直線架構被使用,以及,到 電晶體之左側有一接點,則一架構之選擇取決於想要之電 晶體大小以及先前電晶體之架構,該想要之電晶體大小係 為設計限制所指定。 若沒有先前電晶體架構,則本電晶體係於擴散島中之 第一個電晶體以及較佳架構之順序是大曲折,單彎,曲小 曲折及直線,這是取決於想要電晶體大小。大曲折架構係 較佳地,因為其提供最密集佈局之故。 若先前電晶《之架構為直線,則較佳架構之順夺為大 曲折,單彎曲(只是最後電晶體),小曲折及直線,這是取 決於想要電晶體之大小。再者’一大曲折架構因為提供最 密集体局所以為較佳的。同時,如同先前所述,單聲曲架 構只有當第一及最後電晶體於擴散島中才使用· 於先前電晶體之架構為大曲折,則較佳架構順序係為 大曲折,小曲折,單弩曲(只是最後電晶體)及直線,這係 取決於想要電晶髏大小而定。 若先前電晶體之架構為小曲折,則較佳架構順序為大 曲折,小曲折及直線,這係取決於想要電晶體大小,在小 曲折架構下一個並不使用單彎曲架構,因為,單穿曲架構 並不配合小曲折架構。結果,若於一擴散島中之最後電晶 髏架構是被選擇及先前電晶趙之架構是小曲折,則單寶曲 架構並不用於最後電晶體’因為單弩曲電晶體將不會提供 最小佈局。相反地’小曲折或直線架構係取決於是否使用 一小曲折而不是直線架構而提供了較小擴散島而決定加
___J23T 本紙張尺度適用中國國家標準(CNS ) A4ML格(210 X 297^~i - (請先閲讀背面之注意事項再填寫本頁) 訂 A7 ---------B7 五、發明説明() 以用以使用。 最後’右先前電晶體之架構係單一弯曲,則較佳架構 之順序為大曲折,單弩曲(只是最後電晶體),及直線,這 是取決於想要電晶體之大小。因為先前電晶體架構是單弯 曲’及單弩曲之架構只可以被用於擴散島中之第—及最後 電晶體’所以,當先前電晶髏之架構是單弩曲時,選擇單 弩曲架構需要該擴散島只有兩個電晶體才行。 雖然’各種之曲折架構已經大致例示於相同垂直位 置,但本發明之實施例同時提供了以一電晶體一電想地調 整曲折垂直位置之能力。同時,於此所述之本發明實施例 係同時可用於正交幾何中。 3.接點放置 一般而言’接點放置開始於在擴散島上之第一或最左 接點,並由左進行至右,經過整個擴散島.依據本發明之 一實施例,第一接點之預定位置係向擴散島之上方。然 而’有幾個因素影響一接點之放置。 經濟部中央樣準局員工消费合作社印製 (请先閲讀背面之注意事項再填寫本頁 訂 線 首先’予以連接至電源軌之接點係較佳放置於擴散島 之上或下方’基於接近電源軌之故^同樣地,連接至接地 軌之接點係較佳地放置最接近接地軌。 另一個影窨接點放置之因素是於擴散島中最後接點 之位置至現行擴散島之左方。明確地說,若於擴散島中在 現行擴散島左方之最後接點是於擴散島之上方,則島之" 有效宽度"可以被降低,若第一接點是放置在擴教島之下 方。如於第7圖所示,一第一擴散島7〇2包含一左大曲折 _______^24 頁 本紙張尺度適用中國國家標隼(CNS ) Λ4^格(210X29^T~ ---- 經濟部中央標準局負工消费合作社印製 A7 B7 五、發明説明() 電晶體704及一最後接點706,其允許擴散島7〇2之右邊 緣708作成符合設計規則之形狀。於架構擴散島71〇時, 一第一接點712被強迫至擴散島710之底部,使得擴散島 710之左邊緣714被作成配合右邊緣708。這允許擴散島 710被放置更接近擴散島702,降低了 一包含換散島7〇2 及710之單元之整體大小。 依據本發明之一實施例,於架構一体局解答時,接點 並不需實際放置。相反地,它們可以簡單地被考量於佈局 中’然後於佈局架構之後續喈段放置。同時,雖然接點被 描繪於正方形’但接點可以使用任何形狀,例如八角形接 點。 4.其他考量 於架構一擴散島時’幾個其他考量同時影響佈局及一 擴散島之大小》—考量是是否其他閘長度被加於擴散島之 上或下方。這是由下電源限制設計限制所影響,這指明當 電源在上時’最大距離是在擴散島之上接點及上邊緣上; 當電源在下時,是在底部下。這下電源限制直接影響多晶 梦閘及擴散可以在電源線下多深被繪出。因為,依據本發 明之一實施例,一擴散島之高度是只在不在電源軌下之擴 散島之部份,則若一電源接點接近電源軌,則一部份之擴 散島可以位於電源軌下,受到下電源限制。
考量於第8A囷中之例示擴散島800。擴散島800例 示用一最小下電源限制’其需要擴散島800之上邊緣8〇2 不大於兩;I,由最接近上邊緣802之接點上算起。於第8A _____第25頁 本纸張尺度適用申國國家榡·( CNS ) Λ4現格(210χ297,Γϋ"! ——~ (請先閲讀背面之注意事項再填寫本頁) 、1Τ 線 經濟部中央標萆局员工消费合作社印聚 A7 _____B7_ 五、發明説明() 圖中,接點804 ’ 806,808係最接近上逢緣802。因為上 邊緣802是直線,所以提供在擴散島800上之路徑空間是 最大,這允許多晶矽被行進於擴散島上並於其不太接近另 一擴散島或一閘延伸時,進行至電源線下。因為電晶禮 810, 812, 814, 816並不具有相同之低末端,所以電晶髏 810,812,814,816之下端於底部必須分開至少四又,以 符合擴教延伸及擴教/多晶梦間距規則。結果,電晶想812 並不曲折,因為使用一曲折架構並無好處。 於第8B圈中,下電源限制已經增加至三久並擴教島 已經被重建。增加下電源限制於作擴散島8〇〇形狀時提供 更多之彈性。明確地說,一另外末端片段818已經被增加 至擴散島800之底部,同時,另一額外末端片段82〇已經 被加至擴散島800之上端,這改變了上邊緣8〇2之形狀。 擴散島800之新形狀允許電晶想81〇,812,814,816 被作成曲折’以及原始長度被保持,因為電晶體812及gw 有相同下垂直座標。另一個考量是設計限制或一使用者參 數指明該空間被保留於一擴散島中,用於其他特性,例如 於以後所加上之井帶。 依據本發明之一實施例,一電晶體架構之選擇及放置 係以於此所述之順序加以考量。然而,本發明並不需要一 特殊順序。 IV.啟始擴散島放置 依據本發明之一實施例,一啟發式方法係基於一组準 則,而決定-致始擴散島放置,該組準則包含用以連接擴 ______第 26|_ 本紙張尺度適用中國國家標苹(CNS ) Λ4規格(210χ297.:ϋ~;~~~—------- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標隼局貝工消费合作社印¾ A7 B7____ 五、發明説明() 散島之總線長。若單元高度允許,擴散島被堆疊在彼此之 上,以減少於路徑進行階段之連接線長度。 於本技藝中各種島擴散放置方法已為已知並可以用 於本案中。 v.調整擴散島放置及擴散島之取路徑 本發明之1C佈局合成工具並不依賴一特定路徑方 法。因此,使用水平,垂直或對角金屬路徑之取路徑方法 可以加以使用,而不脫離本案之範圍。例如,通道路徑可 以使用,其中多晶矽層通常垂直行進於一單元之上及底部 之間,金屬線係水平行進。以通道路徑,路徑衝突係通常 藉由增加一佈局之高度加以解決,使得金屬可以繞過該衝 突》 取擴散島路徑時,擴散島可能需要重新對齊,以容許 多内連線或金屬線之空間。有時,這涉及垂直堆疊擴散 層,若設計限制允許一較高單元的話。這典型地發生於资 料路徑’其似乎增加包含該單元之佈局之寬度,於一些狀 況下’單元寬度可以藉由堆疊擴散島加以大量地降低。 然而’依據本發明之一實施例,若取路器成功地取一 或多數擴散島之路徑,則這些擴散島之配置/放置當島放置 被重覆時並不必改變。 VI·擴散島之重建 參考第5®,例如,路徑軟體可能希望進行一水平金 屬線於鄰接在大曲折電晶體510之左及右之接點間因 此,可以更新設計限制,以指明大曲折電晶體57〇被改變
____ ___第 27T 本纸張尺度適用中國國家樣準(CN.S ) /\4規格(.2】0X297公' -- (請先閱讀背面之注意事項再填寫本頁) 訂 A7 B7 經濟部中央標準局員工消费合作社印褽 五、發明説明( 成直線架構’以允許接點之左及古W、,& 士細松 Λ久右可以垂直調整。如前所 述,直線架構對於一已知裝置贫皮; 机且見度允許更多調整能力。 一旦處理完成,1C佈局合成τ Β加* 巧0成工具提供佈局資訊,其係 可以被模擬工具所使用,以評估該佈局之效能或者可以為 製造底所使用以於一IC上製造一佈局。依據本發明之一 實施例,IC佈局合成工具提供一輸出樓案,其包含指明楣 成想要佈局之所有多角形之资訊'然而,本發明之佈局合 成工具之輸出並不限於任何特定輸出格式或内容β因此’ 各種輸出格式及内容可以被使用,而沒脫離本發明之範 困。 硬體總結 第9圖為電腦系統900之方塊圈,該系統可以執行本 發明之一實施例。電腦系統900包含一匯流排9〇2,或其 他通訊资訊用之通訊機構,及一處理機9〇4,連接至匯流 排902,用以處理資訊。電腦系統9〇〇同時包含一主記憶 髏906 ,例如一隨機存取記憶體(RAM)或其他動態儲存裝 置,連接至匯流排902,用以儲存予以為處理機904所執 行之資訊及指令。主記憶體906同時也可於處理機9〇4執 行指令時,用以儲存為處理904暫時變數或其他中介資 訊。電腦系統900同時也包含一連接至匯流排902之唯讀 記憶鱧(ROM)908或其他靜態儲存裝置,用以儲存靜態資 訊或指令給處理904。一储存裝置910,例如一磁碟或光 碟係被提供並連接至匯流排902,用以儲存資訊及指令。 電腦系統900也可以經由匯流排902連接至一例如陰 第28頁 本紙張尺度通用中國國家標準(CNS ) Λ4規格(210Χ2Ν公筇 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消费合作社印製 A7 ____B7_ 五、發明説明() 極射線管(CRT)之顯示器912,用以顯示資訊給電腦使用 者。一輪入裝置914包含數字母及其他鍵,同時也被提供 並連接至匯流排902,用以與處理機904作資訊通訊及命 令選擇。另一類型使用者輸入裝置是一游標控制916,例 如一滑鼠’軌跡球’或游標方向鍵,用以作方向资訊通訊 並對處理機904作命令選擇,及用以控制在顯示器912上 之游標移動。這輸入裝置典型地包含於兩軸之兩角度之自 由’一第一抽(例如X)及一第二袖(例如y),其允許裝置 指明於一平面中之位置。 本發明有關於電腦系統900之使用,以提供一使用非 正交幾何之1C体局之合成》依據本發明之一資施例,使 用非正交幾何之1C佈局之合成係反應於處理機904執行 含於主記憶體906中之指令序列而為電腦系統9〇〇所提 供。諸指令可以由另一電腦可讀媒體906,例如餘存裝置 910,被讀入主記憶體906。含於主記憶體906中之指令序 列之執行使得處理機904執行先前所述之處理步场^於其 他實施例中,硬鳢接線可以替代軟體組合來執行本發明。 因此,本發明之實施例並不限定於任何特定硬體電路及軟 雅之组合。 雖然’本發明之實施例已經以包含電晶體之1C佈局 加以說明,但本發明可以適用於包含任何類型積體電路元 件或裝置,例如電阻,電容,邏輯閘或其他類型IC裝置 之1C佈局。結果’以1C裝置看來’ 1C裝係被排列並分成 1C裝置群。 __________第 291 本紙張尺度適用中國國家標华(CNS ) Λ4規格(210x297公* ~ ^ ^ I—€J I ^ i (請先閲讀背面之注^►項再填寫本頁) 經濟部中央標嗥局員工消费合作社印褽 A7 _____ _B7 五、發明説明() 另一考量是是否設計限制或使用者參數指明空間需 被保留於一擴散島中給其他特性,例如於隨後加上之井 帶。 本發明提供幾项優於先前用以產生IC体局之方法。 首先’本發明之ic佈局合成工具產生使用非正交幾何之 密集,設計規則校正佈局,其並不需要個別壓縮,以壓縮 該佈局或確保佈局符合設計規則。 更重要的’体局係被自動地產生於電腦為主之系統 上’一片單元庫可以較用手為快之方式產生,同時,提供 較現行佈局合成工具所可能提供更密集之佈局。這允許一 設計者可藉由小部份改變設計規則及行進準則,而快速地 產生不同版本之片單元庫β不同版本可以然後被用以決定 最佳佈局,以及,更有效地決斷設計規則作用(成本)。 於前述說明書中,本發明已經藉由參考其特定實施例 加以說明。然而,可以了解的是,各種修改或改變可以在 不脫離本發明之精神及範圍下加以完成β因此,說明書及 附圖係被作為例示,而不是作限制β 例如’較快單元產生允許更多單元架構被創造(其他 邏輯閘’ ®動強度變化),協助遲輯合成。同時,選擇性 之能力允許很多佈局可能被嘗試,允許放置一標準單元放 置之高度,以及,取路徑軟體可以利用(例如使用在單元 内路徑空間得到整體較小1C(現行,,最佳"高度被估得)。 _ 第30頁 本紙張尺度適用中國國家彳轉(CNS) (210χ29ϋ (請先閲讀背面之注意書.項再填寫本頁) 、1Τ

Claims (1)

  1. 六、申請專利範圍 公告本 .k8 ;t8 <:8 Π8 經濟部中央橾準局貝工消费合作社印裝 ι·一種用以產生一代表積體電路(1(:)佈局之資科之方法, 該方法包含電腦可執行步驟有: a) 基於於1C裝置間之預定電氣速拄 4軋硬接,夬定予以包含 於該1C佈局中之1C裝置組之順序; b) 基於該组1C裝置之決定順序,創建一或多數冗 裝置群; c) 基於預定設計準則,產生一抑 厘王代表用於每一創建一 或多麩1C裝置群之1C裝置群佈局之資料; d) 基於預定路徑準則,決定 式疋裝置群佈局之相關實 體配置; e) 基於於裝置及1C裝置海德& & 广 置群佈局尤相關.實體配置間之 預定電氣連接’決定於1C —. L裝置群佈局間之電氣連接; 及 f) 產生代表1C佈馬之資料,u s * τ - 瓦科以反應1C裝置群佈局之 相關實想配置以及於Ic裝 衣夏群“佈局間之預定電氣連 接。 2.如申請毒—剎範圍第i項所 ^ ^ ^ 疋艾万法,其L中上述之基於預 定設計準則,產生代表1C襞¥B ^ ^ 裝置群体局資料給每一或多 數裝置群佈局之每一假之步 個之步费更包含用於-或多數1C 裝置群之每一群之步驟,執行步驟: a) 基於預定設計準則, ,^ 卡〜產生-第-体局解答, b) 基於該預定設計準則, 4 ^ 、甘 度生一第二佈局解答,及 c) 基於一組成本函 +則,指定第—依局解答或第 第31頁 本紙張尺度適财關家樣準(CNS } a'S (210^¾^ n n em-n · (請先閱讀背面之注意事項再填寫本頁) 訂 ή 經濟部中央揉準局貝工消費合作社印袈 A8 B8 _ ES 六、申請專利範圍 二佈局解答成為用於1C笨置群之1(:裝置群佈局,該準 則包含第一及第二佈局解答之整體大小。 3. 如申請專利範“ 2項所述之方法,其中上述之該组成 本函數準則更包含一佈局解答之整個大小以及一佈局 與答之多角形數量,及 上述之基於一組成本函數準則,指定第一佈局解答 或第二佈局解答作為用於IC裝置群之1(:裝置群佈局之 步驊更包含步驟基於該第一及第二佈局解答之整體大 小及第一及第二佈局解答之多角形計數,來指定第一佈 局解答或第二佈局解答成為用於該Ic裝置群之蛇 群佈局。 4, 如申請專利範困第3項所述之方法,其中: 該組成本函數準則更包含於一佈局解答中包含之電 源接點接近含於鼓佈局解答中之電源供給線之接近 性,及 基於該组成本函數準則來指定第一佈局解答或第二 佈局解答成為用於該1C裝置群之1(:裝置群佈局之步嗶 更包含步驟基於第一及第二佈局之整體大小,第一及第 二佈局解答之多角形數量及電源接點接近包含於第— 及第二佈局解答中之電源線之接近性,而指定第—佈局 解答或第二佈局解答作為用於該IC裝置群之化裝置 侑局。 第32頁 本紙張尺度適用中國國家標準(CNS ) Λ4現格(27^7:^7公續 (請先閱讀背面之注意事項存填寫本頁) 訂 線 六、申請專利範圍 5·如申請專利範圍第3項所述 万法,其中· 該組成本函數準則更包含包 · 點接近包含於該佈局解答中' 佈局解答中之接 * ,.. .薄緣之接近性,及 基於該組成本函數準則來 久 Jtt e. Λη 定第一佈局解答成S- 佈局解答成為用於該1C裝^数、 成第一 <IC裝置群佈局之步驟 更包含步驟基於第一及第二姑a、 b 佈局之整體大小,第一及第 一佈局解答之多角形數量及 %览^a4 電源哉點接近包含於第— 組定Λ笼从 又接近性,而指定第一佈局 佈局第-佈局解答作為用於該1C裝置群之1(:裝置群 6·如申請專利範圍第1項所述之方法,其中: 上述之1C佈局包含非正交幾何,及 產生代表ic佈局之資料,以反映IC裝置群佈局之 相關實體配置及於1(:裝置群佈局間之敎電氣連接之 步嗶更包含產生代表包含非正交幾何之IC佈局之資 料,以反應1C裝置群佈局之相關實趙配置及於IC裝置 .群間之預定電氣連接。 經濟部中央橾準局貝工消費合作社印製 人如申請專利範圍第1項所述之方法,其中上述之基於預 疋設計準則’產生一代表用於一或多數1C裝置群之每 一群1C裝置群佈局之資料步驟更包含基於一組選 擇、準則,而由一组架構中選擇一架構,用於該裝置群中 之每—1C裝置,及 第33頁 Λ4規格(21 OX 297公净 本紙張从適用tasii^TcNsT 經濟部中央揉準局貝工消費合作社印製 A8 B8 C8 D8 ' ------------ 六、申請專利範圍 其中上述之該組架構包含至少—直線架構,一大曲 折架構及一小曲折架構及一單一弩曲架構。 8. 如申請專利範圍第7項所述之方法,其中: 上述之選擇準則包含是否需要一直線架構,至1(:裝 置之接點之附近,想要ic裝置大小及於IC裝置群中之 .相鄰1C裝置之架構,及 7基於一组選擇準則,選擇用於裳置群中,每一 裝 置,之架構更包含基於是.否々要直線架構,至ic裝置接 點之附近,想要1C裝置大小及於Ic裝置群中之相^lc 裝置之架構,而選擇一架構,绛每一包含於該裝置群中 之裝置。 , 9. 如申請專利範圍第1項所述之方法,更包含步驟: a) 更新預定設計準則,及 b) 基於預定設計準則’再產生一代表一…裝置群佈 局之資料給一或多數1C裝置群之至少_個。 10. 如申請專利範圍第1項所述之方法,其中· 該方法更包含接收1C裝置資料之步驟,該資料指明 於1C裝置,設計準則資料及路徑準則資料間之預定電 氣連接, 基於1C裝置間預定電氣連接’而決定予以包含於該 1C佈局内之一組1C裝置順序之步驟更包含基於該1C 第34頁 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210 X 3 7公漦 (請先W讀背面之注意事項再填寫本頁) 订 線 申請專利範圍 A8 B8 C8 D8
    裝置資料’決定予以包含於該佈局中 中之順序, 基於^設計準則,而產生me裝置群佈 之資料給-或多數Ic裝置群之每一群之步驟更包含 於該設計準則資料,產生—代表1C裝里群佈局之資' 給一或多數IC裝置群之每__—群之步雄,及 ;基於預定路徑準則,而決定一 IC装置群佈局之相 實際配置(步辑更包含基於路#準則資料而決定Ic 置群体局之相關實際配置之步驟。 之 紐 1C裝j (請先Μ讀背面之注$項再填寫本頁) M濟部中央標準局貞工消费合作社印袈 I.種用以產生一代表一積體電路(IC)佈局之資料之方 法,該方法包含電腦可執行之步羝: a) 基於一組設計準則,產生一代表該1(:佈局之 資料, b) 4於該组計設準則,產生一代表該1(:佈 資料, 第一 Ο基於一組包含一 1(:裝置体局整體大小之成本函數 準則’而選擇第-資料代.表或第二資料代表作為用於該 iC佈局之資料代表。 12.如申請專利範圍第η項所述之方法,其中上 、 逆之該組 成本函數準則更包含包含於一 1C裝置体局φ 』T C多角形 數量,及 其中上述之基於一組成本函數準則,選輝第 資料 訂 線 第351 一 I 適用t國國家標準(CNS ) \4见格(210x297公趦
    申請專利範園 代表或第二資料代表作為用於1C裝置群之資料 步螺更包含步驟基於-1C裝置体局之整趙大小及:: 形計數,來選擇第一資料裨类 ..L 多角 ^艽种代表或第二資料代表成為用.λ 該1C裝置件局之資料代表β ; 13.如申請專利範圍第12項所述之方法,其中: 該組成本函數準則更包含電源接龙接近含於— 置佈局中之電源供給線之接近性,及 其中,基於-复成本函數準則來選擇第_資料 或第二資料代表成為用於該1C裝置佈局之資料代表、 步踢更包含步想基於-Ic裝置佈局之整雅大小,多7 形數量及電源接點接近電源線之接近性,來選擇第―, 料代表或第二資料代表作為用於1(:裝置佈局之資料: 表。 1(4.如申請專利範圍第1丨項所述之方法,其中: 上述之1C佈局包含非正交幾何,及 基於一組設計準則,產生代表1C佈局之資料之步雄 更包含基於一組設計準則,產生—第—代表包含非正交 幾何1C佈局之資料,及 該基於該組設計準則而產生一第二代表10体局之資 料之步驟更包含步驟基於該組設計準則,而產生代表包 含非正交幾何之第二資料。 第36頁 本紙張尺度適用中國國家標準(CNS ) Λ4現格(210X ϋ97公埯 - - - II · f詩先闻讀背面之注意事¾再填鸾本頁) -訂· 經濟部中央揉隼局貝工消费合作社印裝 經濟部中央標準局負工消费合作社印裝 A8 B8 C8 ______D8 六、申請專利範圍 15. —種電腦可讀取媒體,具有多數指令序列儲存於其上, 用以產生代表一積體電路(IC)佈局之资料,該多數指令 序列包含指令序列,當被一或多數處理機執行時,其使 得一或多數處理執行步驟: a) 基於1C裝置間之預定電氣連接,而決定予以包含 於該1C佈局中之一组1C裝置之順序; b) 基於該组1C裝置之順序,創建一或多Jt 1C裝置 群; C)基於預定設計準則’產生一代表裝置群佈局之 資料,給該一或多數創建1C裝置群; d) 基於預定取路徑準則,夹定該ic裝置群佈局之相 關實體配置; e) 基於裝置間之預定電氣連接,及iC裝置群佈局之 相關實雄配置,決定殄Ic裝置群佈局間之電氣連接; 及 f) 產生代表1C佈局之資料,以尽映1C裝置群佈局之 相蘭實趙配置及於1C裝置群佈局間之預定電氣連接9 16. 如申請專利範園第15項所述之電腦可讀取媒體,其中 上述之基於預定設計準則,產生__代表1C裝置群佈局 資料給一或多數1C蓼置群之每一群之步驟匙包含以下 步驟’給一或多數丄裝夏群之每一群: a)基於預定設計準則,產生一第一佈局解答, •b)基於預定設計準則,產生一第二佈局解答,及 第37頁 ^紙張尺度適^中國國家標準(CNS ) .&格(2丨οχ%公趁;-------------------- (請先閲讀背面之注意事項再填寫本頁) .W- 订 A8 B8 C8 D8 申請專利範圍 发〇基於-组成本函數準則,包含第一1第;佈局解 二後大小’而減第佈局解答或第二伟局解答成為 裝置群佈局,給該1C裝置群。 17’如申請牟利範圍第16項所述之電腦可讀取媒體其中 上述之該组成本函數準則更包含一体局解答之整體大 小以及一佈局解答之多角形數量,及 上述之基於一組成本函數準則,指定第一佈局解答 或第一佈局解答作為用於1C裝置群之1C裝置群佈局之 步想更包含步嗶基於—該第一及第二俊局解答之整體大 小及第一及第二佈局解答之多角形數量,來指定第一佈 局解答或第二佈局解答成為用於該IC裝置群之1(:裝置 群佈局。 18.如申請專利範圍第15項所述之電腦可讀取媒體,其 中: 上述之ις佈局包含非正交幾何,及 產生代表ic佈局之資料,以反映ic装置群佈局之 相關實韓把置及於ic裝置:群体肩間之預定電氣連接之 步蝎更包.含產生代表包含非正交幾何之ic佈局之資 料,以反映裝置群佈局之相闞實體配置及於1C装置 群#之-韻氣連接。 1 9.如申請專利範圍第1 5項所述之電腦可讀取媒體,其中 第38頁 本紙張尺度適用中國國家標導(CNS ) Λ4現格U10X297公t I.;--------r------訂------線 (請先閱讀背面之注f項再填寫本頁) 經濟部中央樣準局員工消費合作社印装 B8 C8
    六、申請專利範圍 上述之基於預定設計準則,產生.一代表用於一或多數1(: 裝置群之每一群之一 裝置群体局之资料步驟更包含 基於.一組選擇.準..則......而..由.,一.組架構中選擇一架構,用於 該裝置群中之每.一 ic裝置,及 其.中..上.迷之該组架構_包含至少一直線架構,一大曲 鉀架構及一小曲折架構及一單,彎曲架構。 20、如申請專利範15項所述之電腦可讀取媒體更包含步 驟: a) 更新預定設計準則,及 b) 基於預定設計準則,再產生一代表^裝置群佈局 之資料—給一或多數1C裝置群之每一群。 21· 一種電腦系統’用以自動產生代表一積體電路(IC)佈局 尤資料,該佈局包含非正幾何,該電腦系統包含一或多 數處理機以及一記憶體包含: a) —组1C裝置資料,其指定被包含於IC裝置中之 IC裝置間之電氣連接; 經濟部中夬搮準局員工消费合作社印装 (請先閱讀背面之注$項再填寫本頁) 订 線 b) —組設計準則,指示一代表ic裝置群之想要資 料’用於包含於1C佈局之一或多數1C裝置群; c) 一組取路徑準則,指示佈局之相要實體配置,用 於—或多數1C裝置群,及 d) —組電腦可讀取指令,當其被一或多數處理機所 執行時,使得一或多數處理機,以執行產生包含非正交 第39頁 >紙張尺度用中標準(CN; ) Λ4規格d〇x m公趫 -—- A8 B8 C8 D8 申請專利範圍 幾何1C饰局之資料代表 22·如申請專利範圍第21嚷所述 电猫系統,其中上诚Jr 該組電腦可讀取指令更包 〒上迷疋 、替 匕含指令,用以執行步驟: a) 基於該组1C裝置资料,執 士、 执行予以包含於該1C佈局 中 < 一組1C裝置之順序: b) 基於該組1C裝置之箱今# + 衣夏疋預疋順序,創建一或多數IC 裝置群; 〇基於該組設計準則,產生—IC裝置群佈局之資料 代表,用於一或多數創建Ic裝置群之每一群; d) 基於該組取路徑準則,決定丨仁笨囂群佈局之相關 實-禮配置〔及 e) 基於該組1C裝置資料及1(:裝置群佈局之相關實體 配置,而決定於1C裝置群佈局間之電氣連接。 (請先聞讀背面之注意事項存填寫本貰) ίτ 經濟部中央棣準局負工消費合作社印製 第40頁 本纸張尺度適闲中國國家標準(CNS ) \4規格(210X冗公苓
TW087108669A 1997-06-06 1998-06-02 Integrated circuit layout synthesis tool TW396379B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US87047397A 1997-06-06 1997-06-06

Publications (1)

Publication Number Publication Date
TW396379B true TW396379B (en) 2000-07-01

Family

ID=25355452

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087108669A TW396379B (en) 1997-06-06 1998-06-02 Integrated circuit layout synthesis tool

Country Status (2)

Country Link
TW (1) TW396379B (zh)
WO (1) WO1998055950A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587164B (zh) * 2015-12-30 2017-06-11 台灣積體電路製造股份有限公司 積體電路元件之多重圖案化方法
US10170579B2 (en) 2015-10-09 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment and passivation for high electron mobility transistors
US20210350062A1 (en) * 2018-10-31 2021-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Power rail with non-linear edge
US11983475B2 (en) * 2018-10-31 2024-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a cell having pins and semiconductor device based on same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922161B2 (en) 2013-02-27 2018-03-20 The Regents Of The University Of California IC layout adjustment method and tool for improving dielectric reliability at interconnects

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4627152A (en) * 1985-05-24 1986-12-09 International Business Machines Corporation Automatic layout for cascode voltage switch logic
US5097422A (en) * 1986-10-10 1992-03-17 Cascade Design Automation Corporation Method and apparatus for designing integrated circuits
US4745084A (en) * 1986-11-12 1988-05-17 Vlsi Technology, Inc. Method of making a customized semiconductor integrated device
US5633807A (en) * 1995-05-01 1997-05-27 Lucent Technologies Inc. System and method for generating mask layouts

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170579B2 (en) 2015-10-09 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment and passivation for high electron mobility transistors
US10522645B2 (en) 2015-10-09 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment and passivation for high electron mobility transistors
US11575021B2 (en) 2015-10-09 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment and passivation for high electron mobility transistors
TWI587164B (zh) * 2015-12-30 2017-06-11 台灣積體電路製造股份有限公司 積體電路元件之多重圖案化方法
US10078718B2 (en) 2015-12-30 2018-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple patterning method for semiconductor devices
US10817635B2 (en) 2015-12-30 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple patterning method for semiconductor devices
US20210350062A1 (en) * 2018-10-31 2021-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Power rail with non-linear edge
US11983475B2 (en) * 2018-10-31 2024-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a cell having pins and semiconductor device based on same
US12019969B2 (en) * 2018-10-31 2024-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Power rail with non-linear edge

Also Published As

Publication number Publication date
WO1998055950A1 (en) 1998-12-10

Similar Documents

Publication Publication Date Title
TW515066B (en) Polygon representation in an integrated circuit layout
US5764533A (en) Apparatus and methods for generating cell layouts
US7739627B2 (en) System and method of maximizing integrated circuit manufacturing yield with context-dependent yield cells
US5625568A (en) Method and apparatus for compacting integrated circuits with standard cell architectures
US8759985B2 (en) Methods for multi-wire routing and apparatus implementing same
JP3202490B2 (ja) 集積回路のレイアウト方法及び集積回路のレイアウト装置
US6480995B1 (en) Algorithm and methodology for the polygonalization of sparse circuit schematics
JP3024593B2 (ja) レイアウト設計方法およびレイアウト設計装置
US5689432A (en) Integrated circuit design and manufacturing method and an apparatus for designing an integrated circuit in accordance with the method
TW486821B (en) Method and system for constructing and manipulating a physical integrated circuit layout of a multiple-gate semiconductor device
US8935639B1 (en) Natively color-aware double patterning technology (DPT) compliant routing
JP2016225648A (ja) 集積回路デバイス
TW541473B (en) Database for electronic design automation applications
US20220180037A1 (en) Adaptive row patterns for custom-tiled placement fabrics for mixed height cell libraries
TW396379B (en) Integrated circuit layout synthesis tool
CN106663594B (zh) 具有含不同数量的纳米线或2d材料带的晶体管的存储单元和逻辑单元
US20140245251A1 (en) Design Optimization for Circuit Migration
Ziesemer Jr et al. Physical design automation of transistor networks
CN108205602A (zh) 集成电路、以及用于设计集成电路的计算系统和方法
US6470477B1 (en) Methods for converting features to a uniform micron technology in an integrated circuit design and apparatus for doing the same
Sham et al. Congestion estimation with buffer planning in floorplan design
JP2000068488A (ja) 半導体集積回路のレイアウト方法
Baek et al. CSyn-fp: Standard Cell Synthesis of Advanced Nodes With Simultaneous Transistor Folding and Placement
JPS62226641A (ja) 半導体論理集積回路装置のレイアウト方法
US20240203461A1 (en) Header circuit placement in memory device