TW393846B - Single-cycle, soft decision, compare-select operation using dual-add processor - Google Patents

Description

五、發明說明（1) 技術範_ 本發明通常和維特比解碼並特別和利兩具有至少二個加 法器之處理器之單一週期軟性決定比較選擇運作有關。 發明背景 維特比解碼器是最可能具有順向更誤之解碼器。維特比 解碼用於將如一位元流之編碼符號串列解碼。該位元流可 代表系統中之編碼資訊，經由一系統中各種媒體傳送，以 各位元組代表一符號瞬間。維特比解碼用於經過如衛星對 地球、細胞電話、微處理器對磁碟、調變解調對調變解調 及其它之通訊通道之數位通訊。維特比解碼器已實施於硬 < 體微處理器、微控制器及數位信號處理器。維特比解碼很 著名及可於 US 專利：5,4 9 0,1 7 8 ;5,454,0 1 4 ; 5,559,837 ;5,465,275 ;5,471，500 ;5，144,644 ;及 4，4 9 3，0 8 2中查詢其應用。該後三個專利揭示使用軟式符 號解碼之維特比解碼。 一維特比實施包含四個步驟：分支及路徑量測計算；一 比較選擇運作；一最小或最大狀態值決定；及一反推運作 以決定一解碼符號。在該解碼處理，一維特比解碼器在各 符號瞬間經由可能位元串列中之一串列回溯工作以決定最 可能傳送之位元串列。由一符號瞬間之狀態或目前狀態對 1 下一接著之符號瞬間或下一狀態之可能轉換是受限制。由 目前狀態至下一狀態之各可能轉換可用圖示並定義為一分 支。一互連結分支串列定義為一路徑。當收到該位元流下 靣之位元時，各狀態只可轉換i有限數目之下一狀態。因

苐6頁 五、發明說明（2) 此，一些分支存活成為路徑之一部份而其它分支無法存活 成為路徑之一部份。利用清除不允許之轉換或分支，可達 到決定最可能存活路徑之計算精力。維特比解碼器通常定 義及計算和各分支有關之分支矩陣及使用該分支矩陣來決 定存活之路徑及不存活之路徑。 在各符號瞬間計算各可能分支之分支矩陣。各路徑有一 在各符號瞬間更新之相關矩陣或累積值。對各可能之轉 換，下一狀態之累積值計算為該分支矩陣及該分支矩陣目 前狀態起源之路徑累積值和。可選擇最大或最小極值。 當幾個分支及幾個路徑在由一符號瞬間轉換至下一符號 丨 瞬間存活時，使用經由該存活路徑之反推運作，以選擇最 可能傳送之位元或位元串列。該串列符號瞬間可由一視為 格子之矩陣代表。找出由一既定符號瞬間開始之該極值累 積值路徑視為一反推運作。回經該極值累積值路徑所達格 子之符號瞬.間數目為該反推運作之長或深。在該反推運，作 之結尾，和源自一極值累積值該存活路徑有關之該格子之 個別狀態轉換為在該符號瞬間最可能傳送之位元。該位元 或位元組視為一解碼符號。 在使用維特比解碼於各符號瞬間傳送單一位元之通訊應 用中，二個可能之目前狀態可轉換或分支至單一下個狀 態，而單一之位元足以獨一決定在二個可能分支中何者轉 移至下一決定狀態。 所需的是產生一用於將一接收數位信號解碼之軟性符 號，同時執行比較選擇運作以我出一目前狀態累積值之有

第7頁 五'發明說明（3) 效方法。 發明概論 依照本發明，一種產生軟性符號信任程度供解碼一接收 之數位信號之方法，包含計算二個可能下一狀態累積值間 之差，以提供一軟性符號信任程度。在於一管線流通環境 計算二個可能下一狀態累積值之同時，執行比較選擇運作 以在該二個可能下一狀態累積值找一做為該二目前狀態累 積值之極值。本發明亦使一電路（如一解碼器）產生軟性符 號信任程度。該電路包含第一及第二加法器接收第一.及第 二個可能下一狀態累積值。同時，該可能下一狀態累積值 （ 在該加法器之一比較，而該差在另一加法器做為一軟性符 號信任程度。一選擇器根據該加法器之一所設定旗標選擇 該第一及第二個可能下一狀態累積值之一做為極值。該電 路亦可提供一暫存器以儲存一或多個反推位元及一位移暫 存器組合多個反推位元至一暫存器或字元。 圖式簡述 圖1是一目前狀態、下一狀態圖之一部份，說明一 1 6位 態範例維特比蝶式，其中二個可能之目前狀態可轉換至單 一下一狀態； 圖2是可使用本發明之資料運算單元一部份之概園；及 圖3是該資料運算單元之簡化概圖，包含最大/最小選擇 電路及反推位元儲存電路。 圖1說明之目前狀態、下一狀圖說明一範例中之維特

苐8頁 五、發明說明（4) 比蝶式，約束長度為5，導致1 6個狀態，其中二個可能之 目前狀態可轉換至一既定下一狀態。圖1中該狀態以十進 位及二進位表示，在本文狀態可用任一方式表示。對單一 位元輸入0之向右位移，因該目前狀態之最後位元移出， 該前二目前狀態PSQ : 0 0 0 0或PSi : 0 0 0 1將轉換至下一狀態 NSfl : 0 0 0 0。雖未說明所有可能轉換，該1 6個下一狀態在收 到單一位元輸入所有組合時各有二個目前狀態可轉換至各 下一狀態。以不同方式表示，當收到所有單一位元輸入之

I 所有組合時，各可有二個目前狀態轉換為該1 6個下一狀 態。因此對圖1所示之1 6狀態範例，由目前狀態至下一狀 態有3 2個可能之分支轉換。在該3 2個可能分支中只對有限 數目說明a 各分支有一相關分支矩陣以mu.表示，其中1表示目前狀 態及」表示在該分支個別终端之下一狀態：各目前狀態有 —累積值PS,和第1個目前狀態有關，其中1 =0，1，2,...， 1 5。累積值P 是和至該目前狀態一路徑中所有分支之存 活分支有關之分支矩陣和。該下一狀態N S」之累積成本矩 陣是和第1目前狀態有關該目前狀態累積值PSt及可如根據 歐氏或漢明，有時為M a n h a 11 a η距離之一分支矩陣m;」之 和。 將在一既定下一狀態如下一狀態N S(3终止該二分支矩陣 mu計算及和該目前狀態累積值相加，以產生二個相較之可 能下一狀態值。在該相較運作選擇一極值可能下一狀態值 (最大或最小）做為和該極值可罷下一狀態值矩陣終止之下

第9頁 五、發明說明（5) ' *- 一狀態有關之下一狀態值《和該極值矩陣有關之該目前狀 態至下一狀態轉換是一存活路徑之分支。該極值矩陣是和 該存活分支結尾之下一狀態有關之下一狀態值。可储存由 該目前狀態移出之位元做為用於將存活分支反推路徑重新 組合之反推位元。關於所有目前狀態之類似計算可^新所 有下一狀態累積值及儲存和各下一狀態有關之反推位元。 因此當矩陣、構成部份之極值時可儲存〇做為單—位元反 推，當矩陣^構成部份之極值時可儲存}倣為反推位=。 將和-既定下-狀態有關之該二分支矩陣計算及和該分 支矩陣源起有關之個別目前狀態值相加以產生二個可.能 -狀態值PNSJPNSiq。該：個可能下—狀態值矩陣在^ 所示如一微處理器、微控制器或數位信號處理哭之一 運算單元2嶋’以選擇該二個可能下一狀態值之極值'。 圖2顯示一可為一積體電路一部份之資料 2。之-部份概圖1積體電路可為一通訊系統中一二) 之一部份或如一行動數“胞電話之一通訊之一部份， DAU 20是如微控制器、微處理器或數位信 器22之一部份。DAU 2〇包含至少二個倍增累積路徑。^ 為24及加法存26提供弟一倍增累積路徑，乘法 器30提供-，二倍增累積路徑。多工器32可有輸入和一： uxir斜匯〜排衣不之弟一資料匯流排16，及 合。多工器32由多個輸入選擇 34。輪入暫存器34可分為高及 低部份’以Xh及Xi表示。該高反低部份通常各包含η位元 五、發明說明（6) ，其中η為任意數目。在一較佳實施例，η為1 6。第一輸入 暫存器34是一 2η_位元暫存器，具有高及低部份。一η位元 字元可多工化為該高部份xh及低部份xl。該2η -位元表示 是要為一字元長度η位元之二倍加上適當保護位元。 多工器38由該等輸入選擇一輸入做為亦以y暫存器表示 之第二輸入暫存器40之輸入。第二輸入暫存器40可分為高 及低部份，包含yh及y 1。該高及低部份通常包含η位元。 類似地，第二輸入暫存器40是一 2η -位元暫存器具有高及 低部份。多工器3 8可和亦以Υ資料匯流排表示之一第二資 料匯流排1 8及來自加法器2 6及3 0輸出之回授路徑3 6耦合。 來自第一輸入暫存器34 xh及xl部份之位元及來自第二 輸入暫存器40 yh及yl部份之位元利用交越多工器42獨立 提供至各多工器24及28。交越多工器42提供各乘法器24及 28二個輸入。輸入44及46提供給乘法器24，輸入48及50提 供給乘法器28 = —η位元字元可多工至各暫存器34及40之 高及低部份。經由交越多工器4 2，第一輸入暫存器3 4或第 二輸入暫存器4 0之高部份或低部份輸出可提供乘法器24及 28任一輸入44、46、48或50。乘法器24及28各乘上其接收 之輸入及提供一乘積輸出。乘法器24之乘積輸出健存於一 第一乘積暫存器5 2，及提供做為多工器5 6及5 8之輸入。類 似地，乘法器2 8之乘積輸出儲存於一第二乘積暫存器5 4， 及提供做為多工器56及多工器58之輸入。多工器56及58亦 有第二輸入暫存器4 0之内容做為一輸入。 累積檔案62甴多個暫存器64 ,€成。構成累積檔案62之暫

第11頁 五、發明說明（7) 存器6 4亦為2 η -位元暫存器，可由高及低部份存取。累積 器檔案62之輸出由線66耦合做為多工器56及加法器26—輸 入，及由線68福合做為多工器58及加法器30 —輸入。 該多工器56之輸出提供加法器26 —輸入。加法器26之和 輸出經過飽和方塊7 0，以在滿溢時限制該輸出為一極值， 並做為一輸入和多工器3 2、3 8及6 0耦合。類似地，多工器 5 8之輸出提供加法器3 0 —輸入。加法器3 0之和輸出經過飽 和方塊7 2，以在滿溢時限制該輸出為一極值，及做為一輸 入和多工器3 2、3 8及6 0耦合。多工器6 0可將加法器2 6或3 0 之輸出供至累積器檔案6 2之任一暫存器64。 各多工器之選擇輸入是由該處理器架構控制部份一，未 顯示之指令解碼器設定，以選擇適當之輸入做為一輸出。 在一較佳實施例，加法器3 0是一三輸入加法器，而加法 器26至少有二個輸入。加法器26及30各提供一為該加法器 輸入組合之和輸出。另外該二加法器均或任一可分離加法 器。分離加法器可由如組合該二運算元高階位元及二運算 元低階位元執行二加法或二減法。當加法器2 6特性為加法 器時，加法器2 6可為一能執行邏輯運算以及加及減運算之 算術邏輯運算單元。 加法器2 6可利周乘積暫存器5 2及5 4及多工器5 6，由乘法 器2 4或乘法器2 8之輸出接收其一輸入。類似地，加法器3 0 可利闬乘積暫存器52及54甴乘法器24及乘法器28，及在由 乘法器2 4、多工器5 8輸出時接收一或二個輸入。以此方 式，在第一資料珞徑之乘法器輸出可做為第一資料路徑

第Γ2頁 五、發明說明（8) 之加法器2 6或第二資料路徑之加法器3 0或二者之一輸入。 類似地，在第二資料路徑之乘法器2 8翰出可做為第二資料 路徑之加法器30或第一資料路徑之加法器26或二者之輸 入。 利用線6 6加法器2 6之二個輸入可為累積器檔案6 2之暫存 器64之輸出。當加法器26之一輸入可直接由暫存器檔案62 之輸出提供時，另一輸入可經由多工器5 6提供。類似地， 利用線6 8加法器3 0之二個輸入可由累積器檔案6 2之暫存器 6 4輸出提供。當加法器之一輸—入可直接和累積器檔案6 2之 暫存器6 4輸出耦合時，加法器3 0之一第二輸入利用線6 8經 ί 多工器5 8耦合。 圖2說明之D A U可達到如於一收送器實施部份之該信號處 理。該信號處理包含以下步驟（1 )分支及路徑矩陣計算； (2 )比較選擇運算；（3 )極值（最大或最小）決定；以及（4 ) 反推運作。DAU 20在以管線流通方式運作執行維特比解碼 (如為一收送器之部份）時，依照本發明在單一時鐘週期執 行以下步驟：（1 )得到二個可能下一狀態累積值間差，做 為一軟性決定信任程度，以及（2 )在得到該差之同時，於 一管線流通環境執行比較選擇運作以在二個可能下一狀態 累積值找出一個做為該二個可能下一狀態累積值之極值。 在討論一實施時會造成D A U 2 0同時執行一維特比解碼運 作之上列步驟之指令前，先解釋填充該管線流通之指令。 由在以一先前之資料組完成計算前，以一新的資料組開始 計算來達成管線流通。在管線流通中使用越多閂則管線流

第13頁 五'發明說明（9) 通之深度越大。管線流通造成在填充該管線流通所需計算 時間之起始延遲，但使如加法器之資源利用最大化。等式 (1 )至（4 )說明該管線流通填充。一旦該管線流通.填滿，可 重覆執行等式（5 )至（7 )以進行該矩陣計算及維特比解碼之 加比較選.擇運作。如所需依照等式（1 )載入一新接收之符 號 a5 : =1十十 (1) y = *r0 + + (2) xh = a5h -yh x I = a5l - yl y =*r0 + + (3) xh = a5h - yh xl = a5l - yl p0 = xh"2 = **2 y = *rO十十 a4h = *pt〇 +十 xh = a5h - yh xl = a5l — yl aO二十 p〇 + pl p0 = xh**2 pi二 xl * *2 y = *rO++ a4h =本 ptO + + (5) (4) xh = a5h - yh xl = a5l - yl al=a4 + pO + p I p0=xh**2 ρ1 = χ|**2 y = *rO + + a4ii = *pt0 + + (6) aO = cmpl(al, aO) al=aO-al (7) 等式（1)將指標r丨所指之接收符號載入累積器62，檔案 暫存器a 5以進行處理。等式（2 )將一估計符號載入亦以y暫 存器表示之該第二輸入暫存器4 0 = 等式（3 )由左至右計算等式（1 )_所載入該接收符號及等式 (2 )所載入一估計符號間該俣相及正交差。等式（4 )亦將一

第14頁 五、發明說明（10) 新估計符號載入第二輸入暫存器40。 等式（4)由左至右計算等式（1)該接收符號及 估計符號之共相及正交差。將等式（3)計首工 交差平方及儲存☆亦以暫存器p〇而姜°共相及正 以暫存HP1而知之乘積暫存器54。—=暫存器52及亦 二輸入暫存器H一目前狀態 符號載入第 器a4h。此串列填充該管線流通 入:積器樓案62暫存 之互動式計算。一旦該管線 ^寺式（5)至⑺代表 一個時鐘週期完成矩陣計首。具/兩’由等式（5)及（6)在 式（1)至（4 )執行以重新啟Z f新接收符號之發生迫使等 較/選擇指令’將由等式 该=線流通。等式（7)是一比 個可能下一狀態值比軔 計算及由等式（6 )計算之該二 4亍如技銜所知進行處理 ^ 極值（最大或最小）以再 二個可能下一累積值間差亚同時計算等式（5 )及（6 )所算該 儲存該軟性決定。 散為—軟性決定，及在暫存器a 1 一當實施時造成DAU2〇sdt 及（6)代表之指令，示於J"1時執行上列步驟及由等式（5) 、兮式（8 )。 xh = a5h - yh xI = η51 Υ! fr〇 + a4h： pl p〇 = xh**2 pl = xl**2 cpt〇 + + (8) 專式（8)使DAD 20在〜— 期執行等式（8)所有函數言線流通環境同時於單一時鐘週 以下描述假設該管線户、、 一目ΐΐ Ui.自& # P1彳i l -¾滿设==由等式（8 )右側開始， s刖狀悲值m 1)由該γ :之 ~ 识 八貝料匯流排1 6撷取，及載入一累

_ $ 15頁 五、發明說明（12) 和儲存於累積器暫存器檔案6 2暫存器a4之目前狀態值相 加，將該目前狀態值更新以產生一下一狀態值。累積器暫 存器檔案62之暫存器a4利用線68提供加法器30第一輸入。 乘積暫存器52及第二輸入暫存器40利闬多工器58提供加法 器30二輸入。第二輸入暫存器40直接對加法器30提供另一 輸入。加法器3 0將該平方差和該目前狀態值相加，以產生 一第一可能下一狀態值NSCO、。所算該量為： r ^ ζ . 2 PNS〇〇 = PS(0) ^ X',(n)-ei(0) ' + XQ(n)-eQ(0) l J L > 該第一可能下一狀態值是加法器3 0之和輸出。儲存於累 積器檔案6 2暫存器a 0。 該處理過之所收符號儲存於累積器6 2暫存器a 5 =該所收 符號之共相部份儲存於暫存器a 5之高部份及該所收符號之 正交部份儲存於暫存i a 5之低部份。利用線6 6提供該所收 符號做為加法器2 6之一輸入。加法器2 6能執行二分開之η 位元加或減運算，一在該較低結尾位元及一在該較高結尾 位元。加法II 2 6做為一分離加法器在該低部份計算該接收 及估計符號正交部份之差，及在該高部份計算該接收及估 計符號之共相部份差。 在另一矩陣計算之準備，有時.視為一分支矩陣計算，該 接收及估計符號間差經由回授路徑3 6利用多工器3 2做為該 第一翰入暫存器3 4之一翰入。回授路徑3 6容許加法器2 6或 30之輸出視所需閂於第一或第三輸入暫存器34或40之高或

第17頁 五、發明說明（13) 低部份。以此方式，利甩加法器26及3〇之回授路徑36來同 時計算二分支矩陣》加法器3 〇利用將該二分支矩陣和該目 前狀態值相加來計算該路徑矩陣。 狀態值做為以算銜邏輯運异單兀運作之加 狀‘綠值之極值’在此範例 / #擇 為較大或較小’田5叉火—伐’且’叫70多積器檔案62之暫存器 下一狀態做為下一狀態值及儲存於/式（5 )至（7 )在具有终 。如圖1該雉特比蝶式所代表之各對目前狀態重 之分支矩陣之符號瞬~ 等式（5)於其它量中計算一第一可能下，狀態值及將該 第一可能下一狀態值儲存於累積器檔案6 2之暫存器a 0。等 式（6)於其它量中算出一第二個可能下·^狀態值及將該第 二個彳能下一狀態值儲存於累積器檔案6 2之暫存器a 1。等 式（7)之指令在實施時成DAU 20同時執行計算軟性決定信 任程度及執行一比較選擇運作，以在等式（5)及（6)算出之 该二個可能下一狀態值中找出一做為極值下一狀態值之步 驟。在等式（5)算出之該第一可能下一狀態值做為加法器 3 0之第一輸入，及在等式（6 )算出之第二個可能下一狀態 值做為加法器3 0之一第二輸入。加法器3 0之第三輸入設為 。加法器3 〇計算及輸出之該二個可能下一狀態值間差是 一妒性決定信任程度，儲存於累積器檔案62之暫存器31。 Γ、>哭？ 〇之軟性決定信任程度計算同時，等式（5)及（6 和加& σσ 0 . > . μ運笪輩亓.運作之4 算出之可能下 法器2 6二輸入。忒一個可把下擇。選擇該極值可 a 狀 止於下' 覆。 和既疋下 狀態有關之該三分 夫矩陣計算及和該分支

五、發明說明（14) 矩陣源起有關之個別目前狀態值相加，以在& . 產生二個可能下一狀態值PNSflQ及PNSfll及德产％'式（5)及（6) 6 2之暫存器a 1及a 1 »該二個可能下—狀餘子於矛、積器稽案 運算單元（圖3以簡化概圖顯示）系統性地"' 值矩陣在一資料 二個可能下一狀態值之極值。 較’以選擇該 來自暫存器aO之可能下一狀態值 PNSm經線8 0及線82做為算術邏輯運算單元专存Sal之 器92及加法器30之輸入。ALU 26如以計^ ^LU) 26、多工 入。該差之ALU设疋旗標經線84做為互斥二、。^ 輸 入。該互斥或問86之第二輸入是—單位斥：問86-第-輸 第一及第二狀態中取一以在該AL ^-入選擇器，在 …平乂 <咏二輪Α φ g挥 卓交小或較大 <。若it擇ALU 26之較小輪入則對 心 小矩陣做為極*，_擇ALU 26<較大輸 最大矩陣做為極值。視數字代表之方式，如邏輯丨_ 狀 態之nun/㈣X選擇器可選擇較小輪入，而如邏'輯〇_苐二狀 悲之min/max選擇|§’可選擇較大輪入至該ALlj ^該互斥或閘 86之输出倣為多工1§92之一選擇輪入9〇。多工器92*alu 26接收相同輸入，在該二矩障PN、或㈣、擇一做為該二個 可能下一狀恕值之極值，及在暫存器a 〇儲存該所選極值。 以此方式該第一及第二個可能下—狀態值彼此比較及選擇 一極值。加法器30計算該二個可能下一狀態值間差及在暫 存器al儲存該差做為一軟性決定信任程度。當一字元可保 留及組合Ιχ访k任权度之所有位元少時，最好保留該差之 一 η位元部份通常是最高有效位~元3以此方式可避免將位

第19頁 五、發明說明（15) 元對字元之組合或拆出之額外週期。 在如圖1所說明於各符號瞬間傳送單一位元之通訊系統 中，有二個可能之目前狀態可轉換為單一下一狀態。由二 個可能下一狀態值選擇該極值下一狀態值。單一反推位元 足以獨一決定原始分支至下一狀態之目前狀態。在此情 形，於接收一傳送符號時移出之該目前狀態二進位表示位 元，儲存做為一反推位元3此反推位元可由邏輯9 6組合於 位移暫存器9 4。在每符號瞬間傳送不只一個位元之通訊系 統中，四或多個目前狀態‘可轉換至單一下一狀態。一極值 下一狀態值之選擇將需儲存不只一個位元做為反推位元， 以獨一找出一存活分支之源起。暫時儲存暫存器9 8可用於 儲存中間結果。邏輯9 6接收儲存之反推位元數目，及任何 必要之其它輸入。位移暫存器9 4可組合多個反推位元為單 一字元以利用匯流排1 8儲存於記憶體。 利周重覆執行等式（5 )及（6 )，接著一比較選擇運作及軟 性決定計算（如等式（7 ))，一旦該管線流通滿溢可完成整 個維特比加比較選擇運作。 本發明對賞施使用此技柄·之積體電路之通訊乐統及設f有 特別有用。此通訊系統及設備在利用雙加處理器於單一時 鐘週期提供比較選擇時有3。如技術上所知，和執行該比 較運作之同時，可儲存一或多個反推位元以於反推運作及 軟性決定使用。本發明亦有分開儲存反推位元及軟性決定 資訊之優點。因為利用符號瞬間反推解碼於符號瞬間無需 軟性決定資訊，則完成反推解病運作所需處理器時鐘週期

苐20頁 五、發明說明（16) 較未將軟性決定及反推位元分開儲存時少。

Claims (1)

1. 六、申請專利範圍 1. 一種產生軟性符號信任程度供解碼一接收之信號之方 法，包括： 決定二個可能下一狀態累積值（PNSQQ, PNSh )間之差，以 提供一軟性符號信任程度；以及 在決定該二個可能下一狀態累積值間之差時，執行比較 選擇運作以在該二個可能下一狀態累積值找一做為該二個 可能下一狀態累積值之極值。 2. 根據申請專利範圍第1項之方法，其中該極值是最大 值。 3. 根據申請專利範圍第1項之方法，其中該極值是最小 值° 4. 根據申請專利範圍第1項之方法，其中該軟性符號信 任程度在一管線流通計算。 5. 根據申請專利範圍第1項之方法，另外包含在計算該 信任程度之同時，在一暫存器儲存至少一個反推位元之步 驟。 6. 根據申請專利範圍第1項之方法，另外包含在一暫存 器儲存該軟性符號信任程度之步驟。 7. —種產生軟性符號信任程度供解碼一接收之信號之方 法，包括以下步驟： 同時提供一第一可能下一狀態累積值PNSQQ至一第一加法 器（2 6 )及第二加法器（3 0 ); 同時提供一第二個可能下一狀態累積值PNSfll至一第一加 法器（2 6 )及第二加法器（3 0);

   第22頁 六、申請專利範圍 在該第一加法器（26)比較該第一（PNSQG)及第二（PNSQI )可 能第一狀態累積值； 在該第一加法器（2 6 )比較該值時，找出該第一（PNSQQ)及 第二（PNSQl )可能下一狀態累積值間之差做為該第二加法器 (3 0 )之軟性符號信任程度；以及 根據該第一加法器（2 6 )之比較所設定旗標，在該第一可 能下一狀態累積值（PNSDQ)及第二個可能下一狀態累積值 (PNSQl )擇一做為極值。 8. 根據申請專利範圍第7項之方法，其中該極值是最大 值。 9. 根據申請專利範圍第7項之方法，其中該極值是最小 值。 1 0.根據申請專利範圍第7項之方法，另外包含在計算該 軟性符號信任程度同時，儲存至少一反推位元（9 4，9 6， 1 8 )之步螺。 1 1.根據申請專利範圍第7項之方法，另外包含儲存該軟 性符號信任程度之步驟。 1 2.根據申請專利範圍第7項之方法，其中該第一加法器 (26)是一運算邏輯算術單元。 1 3. —種在一解碼器產生軟性符號信任程度之電路，包 含 第一（2 6 )及第二（3 0)加法器，接收第一（P NSflQ)及第二個 (PNSQ1 )可能下一狀態累積值，該第一加法器（26 )比較該第 一及第二個可能下一狀態累積ίϊ，第二加法器（3 0 )在該第

   第23頁 六'申請專利範圍 一加法器比較該值時找出該第一及第二個可能下一狀態累 積值間之差做為一軟性符號信任程度；以及 一選擇器（92)，根據該第一加法器比較設定之旗標 (84 )，在該第一可能下一狀態值及第二個可能下一狀態值 擇一做為極值。 1 4.根據申請專利範圍第1 3項之電路，另外包含一暫存 器（9 8 )儲存至少一反推位元。 1 5.根據申請專利範圍第1 4項之電路，另外包含一位移 暫存器（9 4 )，在每暫存器組合不只一個反推位元。 1 6.根據申請專利範圍第1 3項之電路，其中該第一加法 器（26)是一算術邏輯運算單元。 1 7.根據申請專利範圍第1 3項之電·路係於一積體電路製 成。 1 8.根據申請專利範圍第1 7項之電路，其中該積體電路 是一數位信號處理器。 1 9.根據申請專利範圍第1 7項之電路，其中該積體電路 是一微處理器。 2 0.根據申請專利範圍第1 7項之電路，其中該積體電路 是一微控制器。

   第24頁