TW315524B - Dynamic random access memory cell with roughened polysilicon electrode - Google Patents

Description

315524 A7 B7 五、發明説明（） 發明觸域： 本發明與一種半導體製程之動態隨機存取記憶胞 (DRAM)有關，'特别是一種利用粗糙化複晶矽做爲動態隨 機存取記憶胞之電極之方法。 發明背景： 經濟部中央榡準局工消費合作社印製 DRAM記憶胞通常由電容器與電晶體所構成之 汲極或源極與電容之一端連接，電容之另一端則.與參、考電 位連接，因此製造DRAM記憶胞包含了電晶體輿電容之 製程，一般平板電容器爲最常用之電容結構，爲了增達晶 圓元件之密度，DRAM技術傾向於將尺寸降低，因爲尺 寸之降低相對的電容面積也下降而造成電容儲存能力之 減少，電容之再補充（refresh)嬪率也會增加，另外也會造 成電容亦受α粒子之干擾。 爲了解決上述之問題發展了溝渠式電容（如Us Patent No. 5,374,580)與堆疊式電容，溝渠式電容有時會有漏· 電流之現象，其次降低電容介電層之厚廑氺可以秘丄 儲存能力，但是基於良率及穩定性之考量此方法也 ^ 限 制。 capacito： 種具有半球增晶粒之複晶砂之C〇g雷、 r-over-bit-line [COB] 容（ J cel1 with a (請先閲讀背面之注意事項再填寫本頁) -裝— «HI·— nw «fuf nn ’?τ • >^^—1· nn —ornfl mu If a mu mf If—— it 冬紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 3 邡524 A7 __ _B7_ 五、發明説明（） hemispherical-grain (HSG) poiysilicon storage node) 也已發表在文獻中，如"A Capacitor -.Over- Bit-Line Cell With Hemispherical-Grain Storge Node F or 64Mb DramsM. Sakao etc. nvicroelectr research laboratories, NEC Corporation).該半球形晶粒之複晶矽是以化學氣 相沈積法於非晶形轉變至晶形之相變溫度下沈積（at the transition temperature from amorphotis-Si to poIycrystalline-Si>。另外一種爲具有半球形晶粒複晶矽 之圓柱形電容（a cylindrical capacitor using Hemispherical-Grained Si)參閲"A New Cylindrical Capacitor Using Hemispherical Grained Si For 256 Mb Drams”，H. Watanabe et al·, Tech Dig'Dec. 1992, pp.259-262 〇 另外一種形成半球形晶粒複晶矽之方法可以參閲文 獻 M. Yoshimaru (IEEE IEDM-90, p.659)及 Η· Watanabe et al. ( "J· Appl. Phys. 71 ⑺ ρ.3538, 1992).此 HSG-Si是以低壓化學氣相沈積法於溫度约560-600 °C 之間形成。其次，一種皇.冠形（crown shape ca.pacitor) 或十空柱狀結構（cylindrical structure)之電容亦已被發 表，然而上述之電容型態製程非常之複雜以及有穩定性之 問題必須克服。還有一種多孔複晶石夕可以利用複晶石夕在溫 度150 C以熱鱗酸姓刻而得（H. Watanabe et al,

Symposium on VLSI Technology p.17,19.93) 〇 (請先閲讀背面之注意事項再填寫本頁) -裝— 訂--- 線--- 經濟部中央揉準局員工消費合作社印衷 • I n 3 A7 B7 五、發明説明（） | Bfl目的及概述： 本發明之目的爲一種動想随機存取記憶胞（DRam) 之形成方法。 本發明之另一目的爲提供一種製作動態随機存取記 憶胞之重容方法。 本發明之再一目的爲利用增加電容電極之表面積以 提昇其性能。 (請先聞讀背面之注意事項再填窝本頁) 岽· 經濟部中央梯準局真工消费合作社印装 一介電層形成於閘極結構、場氧化層及基板之上，一 接觸洞利用微影以及钱刻製程形成於該介電層之中，一雙 層複晶矽利用CVD沈猜於該介電層及回填進入該接觸洞 之中’此雙層複晶矽可以矣择雜之複晶發(d〇ped polysilicon)或是同步摻雜之複晶矽（in_situ d()ped poly silicon)。利用溼蝕刻技術蝕刻上述之複晶矽廣形成 多孔之複晶石夕層’以較佳實施例而言，此港姓刻爲使用熱 磷酸（hot phosphoric acid)在溫度60至165 ·〇之間處理约 3-200分鐘，熱嶙酸（hot phosphoric acid)之淚度約爲 30-90 %。再利用SC-1溶液將多孔複晶矽層形成粗糙化之 複晶矽（roughened polysilicon〉，該粗糙化之複晶石夕之表 面爲許多B9凸不平之微小島嶁狀之結構，以較佳實施例而 言 SC-1 溶液成份爲 NH4OH : H202 : Η2〇0.ι_5 : 〇Λ_5 : 本纸張又度逋用中國國家標準（CNS ) Α4规格（210X297公釐） 絲 經濟部中央橾準局貝工消費合作社印製 3l5S24 A7 _B7 _ 五、發明説明（） 1-20之雅積比例混合而成。多孔複晶矽層在SC-1溶液之中以 溫度50至100亡之間處理5至30分鐘後形成粗糙化之複 晶矽，因此複晶矽之表面積因爲粗糙化後而增加。下一步 驟爲沿著粗糙化之複晶矽之表面沈積一介電薄膜做爲電 容之介電層，一般此介電層可以利用N/O、O/N/O之複 合薄膜或是利用高介電常數之薄膜如Ta2〇5、 BST 、 PZT，接著一導電層形成於該介電薄膜之上完成動態随機 存取記憶胞。 _式簡箪説明： 第一圈爲本發明之形成閘極結構之截面圖； 第二圈爲本發明之形成令雹層以及複晶矽層之截面圈； 第三圈爲本發明之形成多孔複晶矽之截面圈； 第四圈爲本發明之形成粗糙化複晶矽之截面»; 第五圈爲本發明之形成介電薄膜於粗糙化複晶矽上之截 面圈； 第六«爲本發明之形成一導電層於介電薄膜上之截面 第七圈爲本發明之蝕刻該導電層、介電薄膜以及粗糙化複 晶砂之截面圈； 第八圈爲本發明與傳統之電流-電壓特性圖；及 第九圖爲本發明與傳統之TZDB特性圏。 本紙張尺度逋用中國困家標準（CNS ) A4规格（210X297公漦） (請先閲讀背面之注意事項再填寫本頁) .裝· 訂 經濟部中央梂準局貝工消费合作社印装 A7 _______ B7_ 五、發明説明（） 發明詳鈿致.昍： 本發明所要揭示的爲一種高密度動態随機存取記憶 胞之製作方法，本發明可以增加電容電極之表面積以提昇 電容儲存載子之電容量，特别是本發明利用一種技術可以 將電容雹極表面粗糙化以利於表面積之增加，該項方法將 於下述之。 參閲第一圈，一 P型晶向爲< 100>之單晶石夕做爲基 板2，一厚度約爲3000-8000埃之場氡化層4可以使用 LOCOS或是其他梱關之場氧化絶緣區域技術形成於該基 板之上做爲元件間之絶緣作用，一般而言，可以藉由微影 與蝕刻技術蝕刻氮化矽及氧化矽複合層後再以氧化製程 形成場氡化層4於基板2之上，完成之後去除上述之氮化 矽/氡化矽複合層。 一二氧化矽層6形成於基板2之上做爲閘極氧化層， 此二氧化矽層一般爲利用熱氧化法形成，製程溫度約爲 850至1000 °C之間形成厚度約50至200埃，當然一般普 知之技術亦可以形成此閘極氧化層6,如化學氣相沈積法 (chemical vapor deposition)以 TEOS 爲反應物，製程溫 度介於650至750 eC，氣壓1至10托耳之間也可以形成二 氧化矽層6。 (請先聞讀背面之注意事項再填寫本頁) -装· 訂 線 本紙張尺度逋用中困國家揉準（CNS ) A4规格（2丨0X297公釐） 經濟部中央梂準局貝工消费合作社印裝 A7 ____B7_ 五、發明説明（） 仍請麥閲第一圈，第一複晶矽層8沈積於二氧化矽層 6、場氧化層4以及基板2之上，以一實施例而言此第一 複晶矽層8利用化學氣相沈積法（CVD)形成，厚度约爲 2000至4000埃之間，接著字語線（word line>10、位元線 (bit Iine)12、具有保護層（cap layer)14之閘極結構以及 側壁間陳（sidewall spacers)16利用昔知之技術製作而在 此非本發明之重點因此不加以詳述。 如第二國所示，一做爲绝緣層之介電層18形成於上 述之埘極結構、場氧化層4以及基板2之上，以較佳實施 例而言該介贫層18爲厚度约爲3000至8000埃之二氡化 矽所组成，爲了後續之重容可以輿雹晶髖做重性接觸，其 中方法之一爲利用一接觸洞（contact hole)做爲連接，一 接觸洞利用微影以及蝕刻製程形成於該介電層18之中， 一第二複晶矽層20利用CVD沈積於該介電層18及回填 進入該接觸洞之中，以最佳實施例而言本發明之第二複晶 矽層20爲由第一複晶矽子層20a與第二複晶矽子層20b 组成，第一複晶矽子層20a之厚度约爲1000埃，植入離 子爲碑，劑量爲4E15-lE16atoms/cm2，接著以溫度約爲 6〇0-1000 ·〇予以活化（activation)，然後緊接著第二複晶 矽子層20b沈積厚度约爲2000埃，植入離子爲磷，劑量 約爲 4E15-1.2E16 atoms/cm2，同理以溫度約爲 600-1000 •C予以活化（activation)。此第二複晶矽層20可以爲摻雜 之複晶矽（doped polysilicon)或是同步掺雜之複晶矽 (請先閲讀背面之注$項再填寫本頁) 裝· -訂 線 本紙張尺度遑用中國國家揉準（CNS ) A4规格（2ΐ〇·χ297公簸） ^15524 A7 B7 經濟部中央橾準局貝工消費合作社印製 五、發明説明（） (in-situ doped polysilicon) » 第二複晶矽層 2〇 爲雙層複 晶矽結構之主要原因爲避免複晶矽20於後續之姓刻製程 如轉酸或SC-1姑刻時被姓斷’施行姓刻時仕刻剩將會沿 著發之晶粒邊界仕刻，囡爲雙層複晶發間之晶粒邊界爲不 連續所以可以延長被蝕斷之時間增加製程之視窗，另外兩 層複晶矽子層20a、20b之間會有自然氧化形成之氧化梦 (native oxide)，磷酸對氡化矽之蝕刻速率較慢與氮化矽 之蝕刻比约爲1比50，因此也可以増加製程視窗。 如第三圈所示，利用溼蝕刻技術蝕刻上述之第二複晶 梦層20形成多孔之複晶夕層20c。以較佳實施例而言， 此溼蝕刻爲使用熱導酸（hot phosphoric acid)在溫度60 至165亡之間處理約3-200分鐘，經過上述製程之處理矽 晶（silicon grain)間會產生多孔狀（porous)，矽晶邊界 (silicon grain boundary)間會產生溝狀結構（engraved structure)，任何適合之處理時間均適用於本發明端視所 需仕刻之程度，熱鱗酸（hot phosphoric acid)之濃度約爲 30-90 % 。 參閲第四圈，利用溼蝕刻技術將多孔複晶矽層20c形 成粗糖化之複晶珍（roughenedpolysilicon)20d，該粗棱 化之複晶矽20d之表面爲許多凹凸不平之微小島嶼狀之 結構，此步驟之關鍵爲使用SC-1溶液予以蝕刻，以較佳 實施例而言其成份爲NH4OH : H202: H20= 0.1-5 : 0.1-5 : ----------澤-- (請先鬩讀背面之注$項再填寫本頁) 本纸張尺度通用中國國家標準（CNS ) A4规格（210X297公釐） 經濟部中央棣準扃舅工消費合作社印¾ A7 _B7_ 五、發明説明（） 1-20之雅積比例混合而成。多孔複晶矽層20c在SC-1溶液之 中以溫度50至100 1〇之間處理5至30分鐘後形成粗糙化 之複晶矽20d，因此複晶矽之表面積因爲粗糙化後而增 加。同理，一種稱做RCA清理程序之方法亦可應用於此 將多孔複晶矽層20c粗糙化，此RC A清理程序具有三步 驟之清理程序分别爲H2S04水溶液（H2S04: H202=3 : 1), SC-1 以及 SC-2。SC-1 之成份爲 NH4OH : H202 : H20 = 1 :1 : 5 而SC-2之組成則爲HC1 ·· H202 : H20 = 1:1:6。將多孔複晶 矽層20c粗糙化爲使用112504水溶液溫度介於80-130'C之間處 理約5-30分鐘，以SC-1於50-100 ·〇；之間處理5-30分鐘以及在SC-2 中利用溫度50-100 TC間處理5-30分鐘。另外上述之將多孔複晶 矽層20c粗糙化之三個清理程序的次序可以任意變更。此 粗糙化之複晶矽20d將做爲電容之底部電極。 如第五圈所示，下一步驟爲沿著粗糙化之複晶矽20d 之表面沈積一介電薄膜22做爲電容之介電層，一般此介 電層22可以利用M/O、O/N/O之複合薄膜或是利用高 介電常數之薄膜如Ta205、BST、PZT。 參閲第六囷，一導電層24随著沈锖於上述之介電薄 膜22之上用以做爲電容之頂部電極，導電層24可以利用 捧雜複晶矽（doped polysilicon)、同步捧雜複晶矽（in-situ doped polysilicon)、铜、鋁、鈦、鎢等。第七圈爲 本發明之蝕刻該導電層、介電薄膜以及粗棱化複晶梦完成 (請先閱讀背面之注f項再填寫本頁) -裝· 訂 線 本紙張尺度逍用中國國家梯準（CNS ) A4規格（210X297公簸） 經 央 樣 準 局 貝 工 消 费 合 作 社 A7 B7 五、發明説明（） 雹容之製作。 電容之特性可以藉由C-V之量測得到，本發明粗糙 化後之重容之容量爲18.17 μΡ/cm2，而原先未經過粗糙 化後之電容之容量爲5.77 pF/cm 2，電容之等效氧化層厚 度則分别爲18.9埃以及59.5埃。換言之，本發明之電容 電極表面積爲未經粗糙化之3.15倍，第八圈爲粗糙化輿 未經粗糙化之電流霓壓特性，81爲本發明正偏蜃測試結 果，82爲本發明負偏壓測試結果，83爲未經粗糙化電容 正偏壓測試結果，84爲未經粗糙化電容負偏壓測試結 果。第九圈爲粗糙化與未經粗糙化之舆時間無關之介重層 崩溃（time-zero-dielectric-breakdown ; TZDB》特性， 91爲本發明正偏屬測試結果，92爲本發明負偏签測試結 果’ 93爲未經粗糙化電容正偏豢測試結果，94爲未經粗 链化電容負偏麼測試結果’當偏磨爲1.65V與-1.65V時本 發明之漏電流分别爲7·24Ε_8 A/cm2及-3.31E.8 A/em2 » 本發明以較佳實施例説明如上，而熟悉此領域技藝 者，在不脱離本發明之精神範園内’當可作洛許更動满 飾，其專利保護範面更當視後附之申請專利範面及其等同 領域而定。 • 1··— —>^i i_aw · # II (請先聞讀背面之注意事項再填寫本頁) 訂 線

Claims (1)

1. 經濟部中央標準局炅工消費合作社印袈 A8 B8 C8 D8 六、申請專利範圍 - 1. 一種積體電路電容之製作方法，該方法包含： 形成一複晶矽於一半導體之基板之上； 杜刻該複晶梦以形成多孔之複晶梦； 妹刻該多孔之複晶梦以形成粗糙化之複晶石夕·， 形成一介電層於該粗糙化之複晶矽之上； 形成一導電層於該介電層之上；及 蝕刻該導電層、該介電層以及該粗糙化之複晶矽。 2. 如申請專利範固第1項之方法，更包含以下之步驟以形 成該複晶梦： 形成第一複晶矽子層於該基板之上；及 形成第二複晶矽子層於該第.一複晶矽子層之上。 3. 如申請專利範園第2項之方法，其中上述之第一複晶矽 子層之植入離子爲磷，劑量約爲4E15-1E16 atoms/cm2。 4. 如申請專利範圍第2項之方法，其中、上述之第一複晶矽 子層之活化溫度約爲600至1000 "C。 5. 如申請專利範園第2項之方法，其中上述之第二複晶矽 子層之植入離子爲磷，劑量約爲4E15-1.2E16 atoms/ cm 2 ° 本紙張尺度適用中國國家榡準（CNS ) A4规格（2iOX297公釐） ---------t.— (請先閣讀背面之注意事項再填寫本頁) 、tT 象

   經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8々、申請專利範圍 . 6 ‘如申請專利範圍第2項之方法，其中上述之第二複晶 矽子層之活化溫度约爲600至1000 °C。 7. 如申請專利範圍第2項之方法’其中上述之第一複晶 矽子層之厚度约爲1〇〇〇埃。 8. 如申請專利範圍第2項之方法，其中上述之第二複晶 矽子層之厚度约爲2000埃。 9. 如申請專利範園第1項之方法’其中上述之蝕刻該複 晶矽以形成該多孔之複晶矽之蝕刻劑爲熱磷酸。 10. 如申請專利範圍第9項之方法’其中上述之熱磷酸之 製程溫度約爲60至165 °C處理3至200分鐘。 11. 如申請專利範園第9項之方法，其中上述之熱璘酸之 濃度约爲30至90 %。 12. 如申請專利範園第1項之方法，其中上遽多蝕刻該多 孔之複晶矽以形成該粗糙化複晶矽之蚀刻劑爲SC_1溶 液。 一 13. 如申請專利範圍第12項之方法，其中上述之SC-1溶 液成份爲NH4OH、H2〇2、以及h2o。 « —m —HI— (請先H讀背面之注意事項再填寫本頁) 裝丨 '11 nn mu vm ml I wnn* 線--- 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） S^524 A8 B8 C8 D8 經濟部中央梯率局員工消費合作社印製 六、申請專利範圍 14'如申請專利範圍第13項之方法，其中上述之5匕1溶 液成份爲NH4OH : H2〇2 : HWHs : 〇1_5 :㈣之體 積比例混合而成。U，、如申請專利範園第12項之方法，其中上述之5匸_1溶 液之製程溫度约爲50至1〇〇 ic處理5至3〇分鐘。 16. 如申請專利範圍第！項之方法，其中上述之敍刻該多 孔之複晶矽以形成該粗糙化複晶矽之蝕刻劑爲h 2 s〇*水溶 液（H2S〇4+ H2〇2)，（而4〇沿;^2〇2+1^〇)以及（狀_2〇2 + H^O)，上述三個蝕刻劑處理程序之次序可以任意。 17. 如申請專利範团第16項之方法，其中上述之 Ηζ〇2)之製程溫度介於80-130 °C之間處理約5-30分鐘, (nh4oh+h2〇2+h2o)之製程溫度约50_100 t之間處理5_30分 鐘’（HCl+H2〇2+H2〇)製程溫度約50-100 1〇間處理5-30分鐘。 18. 如申請專利範園第1項之方法，其中上述之介電層爲 N / Ο複合薄膜。 19. 如申請專利範圍第}項之方法，其中上述之介電層爲 ◦ /N/O之複合薄膜。 20.如申請專利範圍第1項之方法，其中上述之介電層 13 本紙張尺度適用中國國家棣準（CNS ) A4規格（210X297公釐） (請先閣讀背面之注意事項再填寫本頁) mu I nn d^n —HI— t-^ιβ m - · -裝丨 訂-- 線—· l^fl I nn ml 經濟部中央標準局員工消費合作社印製 Αδ Β8 C8 _____ D8六、申請專利範圍 ^~'~ - Ta205 。 21·如申請專利範固第1項之方法，其中上逑之導電層爲 摻雜複晶矽（doped p〇IySilicon)、同步摻雜複晶矽（in_ situ doped polysilicon)、鋼、鋁、鈦、鎢或上述之任意 组合。 22‘一種積鱧電路電容之製作方法，該方法包含： 形成一複晶發於一半導體之基板之上，該複晶矽包含第一 複晶矽子層於該基板之上及第二複晶矽子層於該第一複 晶石夕子層之上’該第一複晶梦子層之植入離子爲轉，劑量 約爲 4E15-1E16 atoms/cm2’ 活化溫度约爲 600_1000 亡， 該第二複晶矽子層之植入離子爲磷，劑量约爲4£15-1.2E16 atoms/cm2 ，活化盡度約爲 6〇〇_1〇()() ^ ; 蝕刻該複晶矽以形成多孔之複晶梦，蝕刻齊{爲熱嶙酸，製 程溫度约爲6〇至165 1〇處理3至200分鐘，該熱磷酸之濃 度约爲3 0至9 0 % ; 独刻該多孔之複晶矽以形成粗糙化之複晶矽，蝕刻劑爲 SC-1溶液（NH4Ori、H202、以及H20)，SC-1溶液成份爲 ΝΉ4ΟΗ： : H2〇2 : 0=0.1-5 : 0.1-5 : 1-20 之禮積比例混合而 成’製程溫度约爲50至1〇〇七處理5至30分鐘； 形成一介電層於該粗糙化之複晶矽之上； 形成一導電層於該介電層之上；及 钱刻該導電層、該介電層以及該粗糙化之複晶矽。 本紙張跋適用f CNS) (請先閱讀背面之注意事項再填寫本頁) •裝--- 訂--- 線丨- I I - - II- II ί - I 經濟部中央標準局負工消費合作社印製 A8 B8 C8 ------P8 _ 六、申請賴 ：' —- 23‘如申請專利範園第22項之方法，其中蝕刻該多孔複 晶矽之該蝕刻劑更包含H；iS〇4水溶液（H2S04+ h2o2),以及 (HCl+H2〇2 + H2〇) ’上述三個蝕刻劑處理程序之次序可以任意，該 (HzS04 + H2〇2)^製程溫度介於80_130-c之間處理約5_3〇分鐘，該 (hci+h2o2+h2o)製程溫度约50_100亡間處理5_30分鐘。 24. 如申請專利範圍第22項之方法’其中上述之介電層 爲N/〇複合薄膜。 / 25. 如申請專利範团第22項之方法，其中上述之介電層 爲O/N/O之複合薄膜。 26. 如申請專利範圍第22項之方法，其中上述之介電層 爲 Ta 2〇 5 〇 27. —種形成粗糙複晶矽之方珐，該方珐包含： 形成一複晶矽於一基板之上； 姓刻該複晶石夕以形成多孔之複晶發，触刻劑爲熱嶙酸，製 程溫度約爲60至165 處理3至200分鐘，該熱轉酸之濃 度約爲30至90 % ;及 餘刻該該多孔之複晶矽以形成粗糙化之複晶矽，蝕刻劑爲 氣水（nh4oh、 h2o2、以及h2o)，SC-1溶液成份爲 NH4OH : H202 : H2O=0.1-5 : 0.1-5 : 1-20 之體積比例混合而 成，製程溫度約爲50至100 處理5至30分鐘。 本纸承尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本!} -裳丨 nn If -ml— ml 訂- f mi m ! ......I ml nn xm nn fni