312833 at _ ____ B7 五、發明説明（） 發明領娀： 本發明與一種半導體之動態随機存取記憶體（dram) 有關’特别是一種利用非常態介電質（non_conformal dielectric)製作動態隨機存取記憶胞電容之方法。 發明背景： 動態隨機存取記憶鱧（dynamic random access memories ; DRAM)只能短暫儲存資料因此DRAM記憶 體必須經常再補充（refresh)， DRAM記憶胞通常由電容 器與電晶體所構成，電容之汲極或源極與電容之一端連 接，電容之另一端則舆參考電位連接，因此製造dram 記憶胞包含了電晶體與電容之製程，一般平板電容器爲最 常用之電容結構’而一般單一電晶體DRAM之平板型電 容器結構可達至256 kbit。 經濟部中央樣準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) —般典型之動態隨機存取記憶體是於半導體之基板 上製造金氧半場效電晶體（M〇SFET)與電容器，利用接觸 窗來連接電容器之電荷儲存電極（st〇rage n〇de)與金氧 半場效電晶體之源極作電性之接觸。藉由電容器與源極區 之電性接觸，數位資訊儲存在電容器並藉金氧半場效電晶 體、仅元線（bitline)、字語線（word line)陣列來取得電容 器之數位資料。所謂的單一電晶體DRAM胞（I%丨e 本紙·適用中( CNS ) A4W2l〇x297^ 經濟部中央標準局貝工消費合作社印製 312833 at B7 五、發明説明（） transister DRAM cell)事實上是由一個DRAM電晶體與電 容器（capacitor>K構成的，電容器是DRAM胞藉以儲存訊 號之心臟部份，若電容器所儲存之電荷越多，讀出放大器 在讀取資料時受雜質之影響如α粒子所產生之軟記錯 (soft errors)將大大降低，更可減低“再捕充”之頻率積集 度（packing density)之提昇爲半導體製程之傾向，但是爲 了增進晶圓元件之密度，DRAM技術傾向於將尺寸降 低，爲了達到高密度之DRAM記憶體之尺寸必須降至次 微米，因爲尺寸之降低相對的電容面精也下降而造成電容 儲存能力之減少，再補充之頻率也會增加，另外也會造成 電容易受α粒子之干擾。 爲了解決上述之問題因此發展了溝渠式電容（例如U.S. PatentNo. 5,374,580)與堆疊式（stacked)電容，溝渠式電容 若製程不當有時會有漏電流之現象發生，其次降低電容介 電層之厚度也可以增加電容儲存能力，但是基於良率及穩 定性之考量此方法也有其限制。 一種具有半球形晶粒之複晶矽之COB電容（a capacitor-over-bit-line [COB] cell with a hemispherical-grain (HSG) polysilicon storage node) 也已發表在文獻中，如"ACapacitor-Over-Bit-LineCell With Hemispherical-Grain Storge Node For 64Mb Drams", M. Sakao etc. microelectronics research laboratories, NEC Corporation).此 HSG-Si 是以低麼 化學氣相沈積法在非晶形轉換至晶形相變點沈積而成。另 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X29*7公釐） ::ο ο ----------裝------訂------線丨 (請先聞讀背面之注意事項再填寫本頁) 312833 at B7 五、發明説明（) 外一種爲具有半球形晶粒複晶矽之圓柱形電容器（a cylindrical capacitor using Hemispherical-Grained Si) 例如參閲 "A New Cylindrical Capacitor Using Hemispherical Grained Si For 256 Mb Drams", H. Watanabe et al., Tech Dig,Dec· 1992, pp.259-262).另夕卜 一種電容之形式可以參閲U. S. Patent No· 5,302,540此 電容之結構具有複數個中空圓柱體做爲電容之電極。其 次，一種皇冠形（crownshapecapacitor)之電容亦已被發 表，然而上述之中空圓柱體或皇冠形電容製程非常之複 雜。 ,;' ο I---------^-- (請先聞讀背面之注意事項再填寫本頁) 訂 ο 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 312833 at B7五、發明説明（） 备明目的及概述： 本發明之目的爲一種勤態隨機存取記憶胞（DrAM cell)之形成方法。 本發明之另一目的爲提供一種製作動態隨機存取記 憶胞之電容方法。 本發明之再一目的爲利用非常態介電質（n〇n_ conformal dielectric)製作電容以増加電容之表面積以提 昇其性能。 一厚度約爲4000-6000埃之場氧化層形成於基板之 上做爲元件間之絶緣作用。然後一二氧化矽層形成於基板 之上做爲閘極氧化層，一般爲利用熱氧化法形成，製程溫 度約爲850至1000 °C之間形成厚度約50至200埃之二氧 化發層，第一複晶石夕層沈積於二氧化發廣、場氧化層以及 基板之上，接著以習知之技術形成一保護層（caplayer)、 字語線（word line)、閘極結構、側壁間隙（sidewall spacers) 以及掺雜區。 一金屬層形成於閘極結構與基板之上，一金屬矽化物 形成於金屬層之上，接著以微影與蝕刻技術形成位元線， 一做爲絶緣層之第一介電層形成於上述之閘極結構、場氧 化層以及基板之上，接觸洞（contact hole)利用微影以及 本紙張尺度適用中國國家標準（CNS ) ( 210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 -線· ο 經濟部中央棣準局貝工消費合作社印製 A7 —'—-E_一 五、發明説明（） 蚀刻製程形成於該第一介電層之中。 第二複晶矽層利用CVD沈積於該第一介電層及回填 進入該接觸洞之中，然後一光阻形成於該第二複晶矽層之 上，蝕刻該第二複晶矽層，然後去除光阻。一非常態介電 質（non-conformal dielectric)沈積於上 述之第二複晶矽 層以及第一介電質之上。以較佳實施例而言，此非常態介 電質可以利用電漿增強式化學氣相沈積（PECVD)沈積一 厚度約500-3000埃之氧化物層。 利用鼠氣酸蚀刻該非常態介電質（non-conformal dielec trie)以曝露第二複晶矽層之底部。下一步驟爲沿著 非常態介電質（non-conformal dielectric)與第二複晶石夕 層底部之表面沈積一第三複晶矽層，利用蝕刻技術以非常 態之介電層突出部份爲蝕刻之罩幕蝕刻第二複晶梦廣以 分離電極並將非常態之介電層頂部之第二複晶梦層去 除。以選擇性蝕刻將上述之非常態之介電層去除留下由複 晶矽形成之結構，此結構將做爲電容底部電極。一第二介 電層做爲電容之介電層沿著第二複晶矽及第三複晶矽之 表面沈積，最後，第四複晶矽層以低壓化學氣相沈積法形 成於該第二介電層之上做爲電容頂部之電極完成本發明 記億胞（memory cell)之製作。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (请先閱讀背面之注意事項再填寫本頁) 裝· ο 訂 〇線— 經濟部中央標準局員工消費合作社印製 312833 A7 B7五、發明説明（) 圖式簡單説明： 第一圖爲本發明之形成閘極結構之截面圖； 第二圖爲本發明之形成接觸洞於介電層中之截面圖； 第三圖爲本發明之形成第二複晶矽之截面圖； 第四圖爲本發明之形成非常態界電層之截面圖； 第五圖爲本發明之蝕刻該非常態界電層以曝露第二複晶 層之底部之截面圖； 第六圖爲本發明之形成第三複晶矽層之截面圖； 第七圖爲本發明之蝕刻該第三複晶矽層之上部份之截面闽 ， 第八圖爲本發明之去除非常態介電層之截面圖；及 第九圖爲本發明之形成介電薄膜與第四複晶矽層之截面 圖》 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 --- B7 ___ 五、發明説明（） 登明詳la説昍： 本發明所要揭示的爲一種高密皮動態随機存取記憶 雜之製作方法，本發明可以增加電容之表面積以提弄電容 错存載子之電容量，特别是本發明利用一種非常態介電質 爲蝕刻之罩幕（mask)可以將増加複晶矽之表面積以利電 容性能之提昇，本發明之方法將於下述之。 參閲第一圏，一 P型晶向爲<1〇〇 >之單晶矽做爲基 板2，一厚度約爲4000-6000埃之場氧化層4可以使用 LOCOS或是其他相關之場氧化絶緣區域技術形成於該基 板之上做爲元件間之絶緣作用，一般而言，可以藉由微影 與蝕刻技術蚀刻氮化矽及氧化矽複合層後再以氧化製程 於溫度850至1050 ·〇之間形成場氧化層4於基板2之上， 完成之後以熱磷酸去除上述之氮化矽以氫氟酸去除氧化 矽層。 經濟部中央標準局員工消費合作社印製 然後一二氧化矽層6形成於基板2之上做爲閘極氧化 層’此二氧化矽層一般爲利用熱氧化法形成，製程溫度约 爲850至1000 eC之間形成厚度約50至200埃，當然一般 昔知之技術亦可以形成此閘極氧化層6，如化學氣相沈積 法（chemical vapor deposition)以 TEOS 爲反應物，製程 溫度介於650至750 1〇 ’氣壓1至10托耳之間也可以形成 二氧化矽層6。 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 五、發明説明（） A7 B7 仍請參閲第一圈，第一複晶矽層8沈猜於二氧化矽層 6、場氧化層4以及基板2之上，以一實施例而言此第一 複晶石夕層8利用低墨化學氣相沈積法（LPCVD)於溫度600 至800 t；形成厚度約爲500至3500埃之間，以磷或坤捧 雜，摻雜濃度約爲1E20-1E21 atoms/cm3，亦可以使用同 步捧雜製程（in-situ doped)形成此複晶層，一保護層（cap lay er)10接著以習知之技術形成於第一複晶矽層8之上， 接著字語線（word line)14、具有保護層（cap layer)l〇之 閘極結構、側壁間陳（sidewall spacers)12以及以離子植 入形成摻雜區16之製程均爲利用昔知之技術製作，在此 非本發明之重點因此不加以詳述。 一金屬層18形成於閘極結構與基板2之上，一金屬 矽化物20例如矽化鎢形成於金屬層18之上，接著以微影 與蝕刻技術形成位元線，以最佳實施例而言金屬層18與 金屬矽化物20之厚度分别介於500至2000埃、1〇〇〇至 3000埃之間。一做爲絶緣層之第一介電層24形成於上述 之閘極結構、場氧化層4以及基板2之上，以較佳實施例 而言該第一介電層24爲厚度約爲3000-6000埃之二氧化 梦所組成。 (請先閲讀背面之注意事項再填寫本頁) -、δτ 經濟部中央梂準局貝工消費合作社印裝 參閲第二圖，接觸洞（contact hole)26做爲連接，一 接觸洞利用微影以及蝕刻製程形成於該第一介電層24之 中。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 312833 A7 _____ B7 _；_ 五、發明説明（） 如第三圈所示’一第二複晶矽層28利用CVD沈積於 該第一介電層24及回填進入該接觸洞26之中，以最佳實 施例而言本發明之第二複晶矽層28利用低壓化學氣相沈 積法（LPCVD)於溫度600至8〇〇艺形成厚度约爲4000至 8000埃之間，以磷或坤摻雜，植入劑量爲1E20-1E21 atoms /cm2 »亦可以使用同步掺雜製程（in-situ doped) 形成此第二複晶矽層28。然後一光阻形成於該第二複晶 石夕層28之上，以活性離子ϋ刻（reactive ion etching)該 未被光阻遮蓋之第二複晶矽層28至第一介電層24表面， 然後去除光阻。 如·第四圈.所示’一非常態介電質（non-conformal dielectric)30沈積於上述之第二複晶矽層28以及第一介 電質24之上。以較佳實施例而言，此非常態介電質30可 以利用電漿增強式化學氣相沈積（PECVD)沈積一厚度约 500-3000埃之氧化物層。 參閲第五圖，以氫氟酸蝕刻該非常態介電質（non-conformaldielectric)30，因覆蓋於第二複晶石夕層28底 部之氧化物較薄，故可以藉由控制蝕刻時間將第二複晶矽 層28之底部完全曝露。 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 如第六圖所示，下一步驟爲沿著非常態介電質（11〇11-conf or mal dielec trie) 30與第二複晶矽層28底部之表面 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 〜 _B7_ ---〜------------------ 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 沈锖一第三複晶矽層32，以最佳實施例而言本發明之第 三複晶矽層32利用低壓化學氣梱沈積法（LPCVD)於溫度 600至800 ·〇形成厚度約爲至1〇〇〇埃之間，以磷或砷 摻雜，植入劑量爲1E20-1E21 atoms/cm2，第三複晶矽層 32之植入離子與劑量最好與第二複晶矽層28 —致。 如第七圖所示，利用蝕刻技術以非常態之介電層30 突出部份爲蝕刻之軍幕蝕刻第二複晶矽層28以分離電極 並將非常態之介電層30頂部之第二複晶矽層28去除，蝕 刻劑爲 SF 6, HBr+O 2 或 HBr+O 2 +C12。 參閲第八圖，以選擇性蝕刻將上述之非常態之介電層 30去除留下由複晶矽形成之結構，此結構將做爲電容底 部電極，例如可以使用氫氟酸可以將非常態之介電層30 去除而留下複晶矽結構。另外，此複晶矽結構可以大量增 加電容之表面積以提昇電容之電性。 經濟部中央標準局員工消费合作社印装 參閲第九圖’ 一第二介電層34做爲電容之介電層沿 著第二複晶矽28及第三複晶矽32之表面沈積，_般而言 此第二介電層34可以使用氧化氬/氧化矽（N/〇)、氧化石夕 /氧化氮/氧化矽（〇/N/0)之複合薄膜或是利用高介電之 薄膜如Ta205、BST等。最後’第四複晶石夕層36以低壓 化學氣相沈積法形成於該第二介電層34之上做爲電容頂 部之電極完成本發明記憶胞（memory cell)之製作。 本紙張尺度適用中國國家梂準（CNS > A4规格（210X297公釐） A7 ________________B7__ 五、發明説明（） 本發明利用非常態介電層3〇做爲蝕刻罩幕以增加複 晶發之表面積’本方法所形成之DRAM記憶胞不僅具有 較大之表面積而且製程簡單。 本發明以較佳實施例説明如上，而熟悉此領域技藝 者，在不脱離本發明之精神範团内，當可作些許更動潤 飾’如非常態介電質之製程除了本發明之PECVD外可以 利用其他適合之方法，當然任何電容介電質之變更亦不脱 離本發明之精神’故其專利保護範团更當視後附之申請專 利範圍及其等同領域而定。 (請先聞讀背面之注意事項再填寫本頁) 裝- ο 經濟部中央標準局貝工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）