TW202516632A - 半導體封裝及其形成方法 - Google Patents

Abstract

半導體封裝的形成方法包括以下操作。提供至少一積體電路結構並將至少一積體電路結構接合到中介件結構。提供光子結構並將光子結構接合到中介件結構，其中光子結構具有被罩幕層覆蓋且面向光源的凹陷特徵。於至少一積體電路結構及光子結構周圍形成包封層。從光子結構移除罩幕層的至少一部分。

Description

半導體封裝及其形成方法

本揭露實施例是關於半導體封裝及其形成方法。

近年來，由於各種電子裝置（例如電晶體、二極體、電阻器、電容器等）整合度的不斷提高，半導體產業經歷了快速增長。整合度的提高在很大程度上來自於晶粒尺寸的不斷降低。以最小的特徵尺寸，允許將更多組件整合到給定區域。儘管現有的半導體封裝通常足以滿足其預期目的，但它們並未在所有方面都完全令人滿意。

根據本揭露的一些實施例，半導體封裝包括以下操作。提供至少一積體電路結構並將至少一積體電路結構接合到中介件結構。提供光子結構並將光子結構接合到中介件結構，其中光子結構具有被罩幕層覆蓋且面向光源的凹陷特徵。於至少一積體電路結構及光子結構周圍形成包封層。從光子結構移除罩幕層的至少一部分。

根據本揭露的替代實施例，半導體封裝的形成方法包括以下操作。將記憶體裝置接合到中介件結構。將系統裝置接合到所述中介件結構。將光子裝置接合到所述中介件，其中所述光子裝置包括位於第一側處的連接件和位於與所述第一側相對的第二側處的凹陷特徵，並且在所述凹陷特徵中形成罩幕層。形成包封層，所述成包封層覆蓋所述記憶體、所述系統裝置、所述光子裝置和所述罩幕層。研磨所述包封層。

根據本揭露的另一個替代實施例，一種半導體封裝包括中介件結構、至少一積體電路結構、光子結構和包封層。至少一積體電路結構配置於所述中介件結構上。光子結構配置於所述中介件結構上及位於所述至少一積體電路結構側邊，其中所述光子結構在其頂部表面具有凹陷特徵。包封層，圍繞所述至少一積體電路結構和所述光子結構。

以下揭露提供用於實現所提供的主題的不同特徵的許多不同的實施例或示例。為了以簡化的方式傳達本揭露的目的，以下描述組件和佈置的具體示例。當然，這些僅僅是示例性的並且不旨在進行限制。例如，在下面的描述中，在第一特徵上或上方形成第二特徵可包括其中第一特徵和第二特徵形成為直接接觸的實施例，並且還可包括其中附加特徵可形成在第一特徵和第二特徵之間的實施例，使得第一特徵和第二特徵可不直接接觸。另外，在本揭露的各個示例中，相同的附圖標記和/或字母可用來指涉相同或相似的部件。重複使用附圖標記是為了簡單和清楚的目的，其本身並不旨在限制所討論的各種實施例和/或配置之間的關係。

此外，本文可使用空間相對術語，例如「下方」、「下」、「下部」、「上」、「上方」、「上部」等，描述如圖所示的一個構件或特徵與另一構件或特徵的關係。除了圖中描繪的方位之外，空間相關術語旨在涵蓋裝置在使用或操作中的不同方位。裝置可以其他方式定向（旋轉90度或以其他定向），並且本文中使用的空間相對描述可同樣被相應地解釋。

本文所述的實施例揭露了諸如光電積體電路（IC）封裝之類的半導體封裝。利用本揭露的方法，光子裝置以及其他系統裝置和記憶體裝置可輕鬆整合在晶圓級平台中。利用光子結構提供的光互連網，可輕鬆實現更高的通訊性能和更緊湊的封裝。

圖1至圖7是根據一些實施例的半導體封裝的形成方法的示意性剖面圖。應理解，本揭露不限於下述方法。對於該方法的附加實施例，可在該方法之前、期間和/或之後提供附加操作，並且可替換或消除下面描述的一些操作。儘管圖1至圖7是關於方法進行描述的，但是應當理解，圖1至圖7中揭露的結構不限於這種方法，而是可作為獨立於該方法的結構而單獨存在。

參考圖1，中介件結構100附接到載體CC1。在一些實施例中，載體CC1包括玻璃載體或適當的載體。在一些實施例中，中介件結構100通過黏合劑層AL1附接到載體CC1。黏合劑層AL1可包括氧化物層、晶粒附著膠帶（DAF）或適當的黏合劑。

在一些實施例中，中介件結構100包括基底102、基底穿孔104和導電結構106。基底102可包括元素半導體（如矽、鍺等）和/或化合物半導體（如矽鍺、碳化矽、砷化鎵、砷化銦、氮化鎵或磷化銦）。基底102可根據需要進行摻雜。基底穿孔104（在一些例子中也稱為「矽穿孔」）從基底102的第一側（例如，前側）延伸至基底102的第二側（例如，後側）。在此階段，基底穿孔104尚未貫穿基底102。

在一些實施例中，導電結構106提供在基底102的前側上並且電性連接至基底穿孔104。在一些實施例中，導電結構106包括嵌入於介電層110中的導電特徵108。導電特徵108包括金屬線、金屬通孔、金屬墊和/或金屬連接件。在一些實施例中，每個導電特徵108包括Cu、Al、Ti、Ta、W、Ru、Co、Ni、類似材料或其組合。在一些實施例中，晶種層和/或阻擋層可配置在每個導電特徵和相鄰的介電層之間。晶種層可包括Ti/Cu。阻擋層可包括Ta、TaN、Ti、TiN、CoW或其組合。在一些實施例中，每個介電層包括氧化矽、氮化矽、氮氧化矽、碳氧化矽、類似材料或其組合。蝕刻停止層可插入在兩個相鄰的介電層之間。根據需要，介電層可由聚合物層或絕緣層取代。每個聚合物層可包括聚苯並噁唑（PBO）、聚醯亞胺（PI）、苯並環丁烯（BCB）、類似材料或其組合。

在一些實施例中，靠近基底102的導電結構106的臨界尺寸（critical dimension）（例如，線寬或通孔寬度）不同於（例如，小於）遠離基底102的導電結構106的臨界尺寸（例如，線寬或通孔寬度）。在一些實施例中，導電結構106更包括金屬墊112，其配置為電性連接至上方的電性部件、半導體裝置或積體電路結構。金屬墊112可分為不同群組的金屬墊112a、112b和112c，用於連接不同的電性部件、半導體裝置或積體電路結構。

在一些實施例中，中介件結構100是主動中介件，其包括至少一功能裝置或積體電路裝置，且所述至少一功能裝置或積體電路裝置包含於導電結構106中。在一些例子中，這種主動中介件被稱為「含裝置中介件」。在一些實施例中，功能裝置包括主動裝置、被動裝置或其組合。功能裝置包括（例如但不限於）電晶體、電容器、電阻器、二極體、光電二極體、熔絲裝置和/或其他類似元件。在其他實施例中，中介件結構100為被動中介件，其缺少功能裝置或積體電路裝置。在一些例子中，這種被動中介件被稱為「無裝置中介件」。

仍參考圖1，提供積體電路結構200並接合積體電路結構200至中介件結構100。積體電路結構200可為諸如動態隨機存取記憶體（DRAM）、同步動態隨機存取記憶體（synchronous dynamic random-access memory，SDRAM）、諸如高頻寬記憶體（high bandwidth memory，HBM）立方體的晶粒堆疊等的記憶體裝置。在一些實施例中，積體電路結構200（例如，記憶體裝置）包括（例如）底部晶粒202、多個內部晶粒205和頂部晶粒207。底部晶粒202可為其中包含矽穿孔202的矽中介件。內部晶粒205可為其中包含矽穿孔204的記憶體晶粒。頂部晶粒207可為控制器晶粒或核心晶粒，可沒有矽穿孔。內部晶粒205彼此電性連接，並通過連接件206電性連接至底部晶粒202和頂部晶粒207。在一些實施例中，底部晶粒202的寬度大於內部晶粒205和頂部晶粒207的寬度。在一些實施例中，頂部晶粒207比內部晶粒205厚。

在一些實施例中，積體電路結構200（例如，記憶體）更包括底部晶粒202上方的包封層208，且包封層208橫向包封內部晶粒205和頂部晶粒207。在一些實施例中，包封層208包括模塑料、模塑底部填充劑、樹脂等。在一些實施例中，包封層208包括聚合物材料，例如聚苯並噁唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）、類似材料或其組合。包封層208可通過模塑製程並隨後進行固化製程來形成。

在一些實施例中，積體電路結構200（例如，記憶體）更包括金屬墊202，其配置為電性連接至下方的電性部件、半導體裝置或積體電路結構。具體而言，積體電路結構200（例如，記憶體裝置）通過金屬墊202、凸塊B1a和金屬墊112a接合到中介件結構100。凸塊B1a可形成在金屬墊202、金屬墊112a或兩者上。在一些實施例中，凸塊B1a包括焊料凸塊，和/或可包括金屬柱（例如，銅柱）、形成在金屬柱上的焊料帽等。在一些例子中，凸塊B1a被稱為「微型凸塊」。凸塊B1a可通過適當的製程形成，例如蒸發、電鍍、落球或網版印刷。

仍參考圖1，提供積體電路結構300並接合積體電路結構300至中介件結構100。積體電路結構300可為系統裝置，例如專用積體電路（application-specific integrated circuit，ASIC）、現場可程式閘陣列（field programmable gate array，FPGA）、中央處理單元（central processing unit，CPU）晶粒、圖形處理單元（graphics processing unit，GPU）晶粒、人工智慧（artificial intelligence，AI）引擎晶粒、收發器（transceiver，TRX）晶粒等。在一些實施例中，積體電路結構300（例如，系統裝置）包括基底301和裝置層302。基底301可包括元素半導體（如矽、鍺等）和/或化合物半導體（如矽鍺、碳化矽、砷化鎵、砷化銦、氮化鎵或磷化銦）。基底301可根據需要進行摻雜。裝置層302可包括電晶體，例如鰭式場效電晶體（FinFET）、奈米結構FET（奈米FET）（例如，奈米片電晶體、奈米線電晶體或環閘電晶體）、平面FET、類似結構或其組合。裝置層302還可包括電性連接至電晶體的互連結構。

在一些實施例中，積體電路結構300（例如，系統裝置）更包括金屬墊304，其配置為電性連接至下方的電性部件、半導體裝置或積體電路結構。具體而言，積體電路結構300（例如系統裝置）通過金屬墊304、凸塊B1b和金屬墊112b與中介件結構100接合。凸塊B1b可形成在金屬墊202、金屬墊112b或兩者上。在一些實施例中，凸塊B1b包括焊料凸塊，和/或可包括金屬柱（例如，銅柱）、形成在金屬柱上的焊料帽等。在一些例子中，凸塊B1b被稱為「微型凸塊」。凸塊B1b可通過適當的製程形成，例如蒸發、電鍍、落球或網版印刷。

仍參考圖1，提供光子結構（photonic structure）400並將光子結構接合到中介件結構100。在一些實施例中，光子結構包括彼此接合的第一基底401和第二基底408。第一基底401和第二基底408中每一者可包括元素半導體（如矽、鍺等）和/或化合物半導體（如矽鍺、碳化矽、砷化鎵、砷化銦、氮化鎵或磷化銦）。第一基底401和第二基底408中每一者可根據需要進行摻雜。在一些實施例中，第一基底401可包括摻雜矽基底，並且第二基底408可為裸矽基底（bare silicon substrate）。在一些例子中，第一基底401被稱為「光子晶粒」並且第二基底408被稱為「支撐晶粒」。

在一些實施例中，光子結構400的第一基底401可包括用於提供光子功能的光子積體電路（PIC）以及可選用於提供電功能的電積體電路（EIC），並且這樣的光子結構400在一些例子中可被稱為矽光子（SiPh）結構。在一些實施例中，第一基底401包括被配置為電性連接至光子積體電路的第一基底401的矽穿孔403和金屬墊404。在一些實施例中，第一基底401在其表面S1處更包括金屬墊402，其配置為電性連接至下方的電性部件、半導體裝置或積體電路結構。

在一些實施例中，第一基底401更包括積體光學裝置405，例如光柵耦合器或波導耦合器。光柵耦合器被配置為實現光源和另一個組件（例如光電檢測器）之間的通訊。例如，光柵耦合器可用於將來自光纖的光重新引導到光學偵測器。

在一些實施例中，第一基底401更包括覆蓋積體光學裝置405和金屬墊404的第一鈍化層406。鈍化層406包括介電層，如氧化矽、氮化矽、氮氧化矽、碳氧化矽、類似材料或其組合。根據需要，介電層可由聚合物層或絕緣層取代。聚合物層可包括聚苯並噁唑（PBO）、聚醯亞胺（PI）、苯並環丁烯（BCB）、類似材料或其組合。在一些例子中，第一鈍化層406被稱為「第一包覆層」。

在一些實施例中，光子結構400的第二基底408包括位於其表面S2處的凹陷特徵410，且凹陷特徵410面向光源（如圖6所示）。在一些例子中，凹陷特徵410可被稱為「光學凹陷特徵」。例如，凹入特徵410可為光學凹透鏡。在一些實施例中，凹陷特徵410具有實質上垂直的側壁和凸形底部。凹陷特徵410可被設計成具有用於將光束聚焦到下方的積體光學裝置405的期望曲率。在一些實施例中，凹陷特徵410與下方的積體光學裝置405對齊，但本揭露不限於此。在其他實施例中，凹陷特徵410可與下方的積體光學裝置405不對準或部分重疊。

仍然參考圖1，在此階段，罩幕層ML覆蓋和保護凹陷特徵410，並且在後期階段，將罩幕層ML完全移除，這將在下面詳細描述。罩幕層ML包括任何可移除材料，且此類可移除材料可為透明的、半透明的或不透明的。在一些實施例中，罩幕層ML包括諸如氧化矽、氮化矽、氮氧化矽、碳氧化矽等的介電層，並且通過諸如化學氣相沉積製程的合適的沉積製程來形成。在一些實施例中，罩幕層ML包括諸如聚苯並噁唑（PBO）、聚醯亞胺（PI）、苯並環丁烯（BCB）等的聚合物層，並且通過塗覆製程或層壓製程形成。在一些實施例中，罩幕層ML包括諸如環氧樹脂的模塑料，並且使用分配、注射和/或噴塗製程形成。罩幕層ML可進行平坦化，以具有平坦的表面。在一些實施例中，罩幕層ML覆蓋光子裝置400的整個表面S2並填充凹陷特徵410。然而，本揭露不限於此。在其他實施例中，罩幕層可覆蓋光子裝置400的部分表面S2並填充凹陷特徵410。

在一些實施例中，第二基底408更包括與凹陷特徵410相對的表面上的第二鈍化層407。鈍化層407包括介電層，如氧化矽、氮化矽、氮氧化矽、碳氧化矽、類似材料或其組合。根據需要，介電層可由聚合物層或絕緣層取代。聚合物層可包括聚苯並噁唑（PBO）、聚醯亞胺（PI）、苯並環丁烯（BCB）、類似材料或其組合。在一些例子中，第二鈍化層407被稱為「第二包覆層」。

在一些實施例中，具有積體光學裝置405的第一基底401通過第一鈍化層406和第二鈍化層407接合到具有凹陷特徵410的第二基底408。然而，本揭露不限於此。在其他實施例中，第一基底401可通過其他適當的接合方法接合到第二基底408。在一些實施例中，來自光源的光訊號可耦合到凹陷特徵410（例如，光學凹陷透鏡），凹陷特徵410引導光訊號穿過第二基底408、第二鈍化層407、第一鈍化層406，然後引導到積體光學裝置405（例如，光柵耦合器）。

在一些實施例中，光子結構400通過金屬墊402、凸塊B1c和金屬墊112c接合到中介件結構100。凸塊B1c可形成在金屬墊402、金屬墊112c或兩者上。在一些實施例中，凸塊B1c包括焊料凸塊，和/或可包括金屬柱（例如，銅柱）、形成在金屬柱上的焊料帽等。在一些例子中，凸塊B1c被稱為「微型凸塊」。凸塊B1c可通過適當的製程形成，例如蒸發、電鍍、落球或網版印刷。

在一些實施例中，如圖1所示，從中介件結構100的表面算起，光子結構400的高度H3與積體電路結構200的高度H1或積體電路結構300的高度H2實質上相同。然而，本揭露不限於此。在其他實施例中，從中介件結構100的表面算起，光子結構400的高度H3可不同於（例如小於）積體電路結構200的高度H1或積體電路結構300的高度H2。

參考圖2，形成底部填充劑層502以填充中介件結構100與積體電路結構200、300和光子結構400中每一者之間的空間，並且圍繞著包括凸塊B1a、B1b和B1c的凸塊B1。在一些實施例中，底部填充劑層502部分填充積體電路結構200和300之間的間隙以及積體電路結構300和光子結構400之間的間隙。在一些實施例中，底部填充劑層502包括諸如環氧樹脂的模塑料，並且使用分配、注射和/或噴塗製程形成。兩個相鄰結構之間的底部填充劑層502可有彎曲的凹面。

此後，在中介件結構100上方形成包封層504，且包封層504覆蓋積體電路結構200、300和光子結構400。在一些實施例中，包封層504形成在底部填充劑層502上方並且完全填滿積體電路結構200和300之間的間隙以及積體電路結構300和光子結構400之間的間隙。具體而言，包封層504覆蓋積體電路結構200、300的頂部、包封積體電路結構200、300和光子結構400的（未被底部填充劑層502覆蓋）的側壁，並覆蓋罩幕層ML的暴露的表面。在一些實施例中，包封層504包括模塑料、模塑底部填充劑、樹脂等。在一些實施例中，包封層504包括聚合物材料，例如聚苯並噁唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）、類似材料或其組合。包封層504可通過模塑製程隨後進行固化製程來形成。

參考圖3，載體CC2附接到包封層504。在一些實施例中，載體CC2包括玻璃載體或適當的載體。在一些實施例中，載體CC2通過黏合劑層AL2附接到包封層504。黏合劑層AL2可包括氧化物層、晶粒附著膠帶（DAF）或適當的黏合劑。

此後，將具有載體CC2的結構翻轉，並將載體CC1從結構上剝離。在一個實施例中，剝離製程是雷射剝離製程或合適的製程。黏合劑層AL1從中介件結構100移除。在一些實施例中，移除製程包括蝕刻製程和/或清潔製程。

參見圖4，對中介件結構100進行研磨製程，直到露出基底穿孔104。在一些實施例中，執行化學機械研磨（CMP）製程以薄化中介件結構100的基底102，直到露出基底穿孔104的表面。在一些實施例中，金屬墊114（或稱為球下金屬化接墊）形成在基底穿孔104上並電性連接至基底穿孔104。然後，凸塊B2形成在金屬墊114上並電性連接至金屬墊114。在一些實施例中，凸塊B2包括焊料凸塊，和/或可包括金屬柱（例如，銅柱）、形成在金屬柱上的焊料帽等。在一些例子中，凸塊B2被稱為「受控塌陷晶粒連接（controlled collapse chip connection，C4）凸塊」。凸塊B2可通過適當的製程形成，例如蒸發、電鍍、落球或網版印刷。凸塊B2的尺寸可不同於（例如，大於）凸塊B1的尺寸。

參考圖5，將圖4的結構翻轉並連接至晶圓帶T，其中凸塊B2面向晶圓帶T。在一些實施例中，晶圓帶T包括PVC、聚烯烴、聚乙烯或其他適當的材料。

此後，將載體CC2從包封層504上剝離。在一個實施例中，剝離製程是雷射剝離製程或合適的製程。然後，將黏合劑層AL2從包封層504移除。在一些實施例中，移除製程包括蝕刻製程和/或清潔製程。

接著，對包封層504進行研磨製程。在一些實施例中，研磨製程也部分移除罩幕層ML，直到露出光子裝置400的表面S2。在一些實施例中，在研磨製程中，包封層504的頂部表面與剩餘的罩幕層ML的頂部表面以及積體電路結構200、300和光子結構400的頂部表面實質上共面或齊平。

參考圖6，從光子結構400的凹陷特徵410移除罩幕層ML。在一些實施例中，通過蝕刻製程、電漿製程、雷射製程、類似製程或其組合來完全移除罩幕層ML。在移除製程中，作為光學凹透鏡的凹陷特徵410暴露於外部環境，面向光源L。

在一些實施例中，執行晶圓切割製程，以便將相鄰的結構彼此分開。此後，移除晶圓帶T，且基板基底（board substrate）600形成在中介件結構100下方並電性連接至中介件結構100。在一些實施例中，基板基底600通過凸塊B2接合到中介件結構100。

在一些實施例中，基板基底600包括芯層和位於芯層相對側上的兩個構建層。在一些實施例中，芯層包括預浸料（其含有環氧樹脂、樹脂及/或玻璃纖維）、聚醯亞胺、光影像介電質（photo image dielectric，PID）、類似材料或其組合。在一些實施例中，構建層包括預浸料（其含有環氧樹脂、樹脂和/或玻璃纖維）、聚醯亞胺、聚苯並噁唑（PBO）、苯並環丁烯（BCB）、氮化物（例如氮化矽）、氧化物（例如氧化矽）、磷矽酸鹽玻璃（PSG）、硼矽酸鹽玻璃（BSG）、摻硼磷矽酸鹽玻璃（BPSG）、類似材料或其組合。芯層的材料可不同於建構層的材料。在一些實施例中，基板基底600包括穿過核心層和構建層的佈線圖案602，用於提供不同中介件、晶粒或晶粒堆疊之間的電性佈線。佈線圖案602包括線路、通孔、接墊和/或連接件。在一些例子中，基板基底600被稱為「印刷電路板（PCB）」。在其他實施例中，可根據需要省略基板基底600的芯層，並且這樣的基板基底600被稱為「無芯基板基底」。

此後，形成底部填充劑層702以填滿中介件結構100和基板基底600之間的空間，並包圍凸塊B2。在一些實施例中，底部填充劑層702包括諸如環氧樹脂的模塑料，並且使用分配、注射和/或噴塗製程形成。

然後，凸塊B3形成在基板基底600下方並電性連接至基板基底600。在一些實施例中，凸塊B3與基板基底600的佈線圖案602電性連接。在一些實施例中，凸塊B3包括焊料凸塊，和/或可包括金屬柱（例如，銅柱）、形成在金屬柱上的焊料帽等。在一些例子中，凸塊B3被稱為「球柵陣列（BGA）球」。凸塊B3可通過適當的製程形成，例如蒸發、電鍍、落球或網版印刷。凸塊B3的尺寸可不同於（例如，大於）凸塊B2的尺寸。在一些實施例中，本發明的半導體封裝10由此完成。利用本揭露的方法，光子裝置以及其他系統裝置和記憶體裝置可輕鬆整合在晶圓級平台中。利用光子結構提供的光互連網，可輕鬆實現更高的通訊性能和更緊湊的封裝。

圖7示出了根據一些實施例的半導體封裝。圖7的半導體封裝11的形成方法與圖6的半導體封裝10的形成方法類似，其差異在於：圖2中省略了底部填充劑層502的形成，因此得到的半導體封裝11不含底部填充劑層502。具體而言，半導體封裝11的包封層504形成在中介件結構100上方並橫向包封積體電路結構200、300和光子結構400的側壁。此外，半導體封裝11的包封層504填充中介件結構100與積體電路結構200、300以及光子結構400之間的空間，並完全填充積體電路結構200與300之間的間隙以及積體電路結構300與光子結構400之間的間隙。

圖1-7的上述實施例是為了說明的目的而提供的，其中從光子結構的凹陷特徵中完全移除罩幕層，但不被解釋為限制本揭露。在其他實施例中，罩幕層可保留在光子結構的凹陷特徵中作為保護層，如圖8至圖14所示。

圖8至圖14是根據一些實施例的半導體封裝的形成方法的示意性剖面圖。應理解，本揭露不限於下述方法。對於該方法的附加實施例，可在該方法之前、期間和/或之後提供附加操作，並且可替換或消除下面描述的一些操作。儘管圖8至圖14是關於方法進行描述的，但是應當理解，圖8至圖14中揭露的結構不限於這種方法，而是可作為獨立於該方法的結構而單獨存在。

圖8至圖14的形成方法與圖1至圖7的形成方法類似，因此下面描述其區別，相同之處不再贅述。在整個說明書中，類似的部件被標記為類似的附圖標記，因此材料、構造和/或形成方法可參考上述實施例中所描述的。

參考圖8，中介件結構100通過黏合劑層AL1附接至載體CC1。此後，提供至少一積體電路結構和光子結構並將其接合到中介件結構100。

在一些實施方案中，提供積體電路結構200並將其接合到中介件結構100。積體電路結構200可為諸如動態隨機存取記憶體（DRAM）、同步動態隨機存取記憶體（SDRAM）、諸如高頻寬記憶體（HBM）立方體的晶粒堆疊等的記憶體裝置。

在一些實施方案中，提供積體電路結構300並將其接合到中介件結構100。積體電路結構300可為系統裝置，例如專用積體電路（ASIC）、現場可程式閘陣列（FPGA）、中央處理單元（CPU）晶粒、圖形處理單元（GPU）晶粒、人工智慧（AI））引擎晶粒、收發器（TRX）晶粒等。

在一些實施例中，提供光子結構400並將其接合到中介件結構100。在一些實施例中，光子結構包括通過第一鈍化層406和第二鈍化層407彼此接合的第一基底401和第二基底408。光子結構400具有面向中介件結構100的表面S1和背向中介件基底100的相對面S2。在一些實施例中，光子結構400的第一基底401包括積體光學裝置405，例如光柵耦合器或波導耦合器。光柵耦合器被配置為實現光源和另一個組件（例如光電檢測器）之間的通訊。例如，光柵耦合器可用於將來自光纖的光重新引導到光學偵測器。

在一些實施例中，光子結構400的第二基底408包括在其表面S2處的凹陷特徵410，且凹陷特徵410面向光源（如圖13所示）。例如，凹陷特徵410可為光學凹透鏡。凹陷特徵410可被設計成具有用於將光束聚焦到下方的積體光學裝置405的期望曲率。在一些實施例中，凹陷特徵410與下方的積體光學裝置405對齊，但本揭露不限於此。在其他實施例中，凹陷特徵410可與下方的積體光學裝置405不對準或部分重疊。

仍參考圖8，在此階段，罩幕層ML1覆蓋和保護凹陷特徵410，並且在後期階段，部分移除罩幕層ML，這將在下面詳細描述。在一些實施例中，罩幕層ML1包括具有約80-99%（例如，85-95%或88-92%）的透射百分比的透明材料。這種透明材料被配置為保護凹陷特徵410並允許光束從中穿過。在一些實施例中，罩幕層ML1可包括光學液體矽橡膠（optical liquid silicone rubber）、聚（甲基丙烯酸甲酯）（poly(methyl methacrylate)，PMMA）、光學環氧樹脂、類似材料或其組合。在一些實施例中，罩幕層ML1包括NA為約0.2至0.5的高數值孔徑（numerical aperture，NA）材料。在一些實施例中，罩幕層ML1使用分配、注射和/或噴塗製程形成。罩幕層ML1可具有彎曲的凸面。在一些實施例中，罩幕層ML1可覆蓋光子裝置400的部分表面S2並且填充凹陷特徵410。

在一些實施例中，如圖8所示，從中介件結構100的表面算起，光子結構400的高度H3與積體電路結構200的高度H1或積體電路結構300的高度H2實質上相同。然而，本揭露不限於此。在其他實施例中，從中介件結構100的表面算起，光子結構400的高度H3可不同於（例如小於）積體電路結構200的高度H1或積體電路結構300的高度H2。

參考圖9，形成底部填充劑層502以填充中介件結構100與積體電路結構200、300和光子結構400中每一者之間的空間，並且圍繞著包括凸塊B1a、B1b和B1c的凸塊B1。此後，在中介件結構100上方形成包封層504，且包封層504覆蓋積體電路結構200、300和光子結構400。具體而言，包封層504形成在底部填充劑層502上方、覆蓋積體電路結構200、300的頂部、包封積體電路結構200、300和光子結構400的（未被底部填充劑層502覆蓋）的側壁，並覆蓋罩幕層ML1的暴露的表面。

參考圖10，載體CC2通過黏合劑層AL2附接至包封層504。此後，將具有載體CC2的結構翻轉，並將載體CC1和黏合劑層AL1從結構上剝離。

參見圖11，對中介件結構100進行研磨製程，直到露出基底穿孔104。在一些實施例中，金屬墊114（或稱為球下金屬化接墊）形成在基底穿孔104上並且電性連接至基底穿孔104。然後，凸塊B2形成在金屬墊114上方並電性連接至金屬墊114。

參考圖12，圖11的結構被翻轉並附接到晶圓帶T，其中凸塊B2面向晶圓帶T。此後，將載體CC2和黏合劑層AL2從包封層504上剝離。

然後，對包封層504進行研磨製程。在一些實施例中，研磨製程也部分移除罩幕層ML1，直到露出光子裝置400的表面S2。在一些實施例中，在研磨製程中，包封層504的頂部表面與剩餘的罩幕層ML1的頂部表面以及積體電路結構200、300和光子結構400的頂部表面實質上共面或齊平。透明層罩幕層ML1保留在凹陷特徵410中作為保護層。

參見圖13，移除晶圓帶T，基板基底600形成在中介件結構100下方，並通過凸塊B2與中介件結構100電性連接。然後，凸塊B3形成在基板基底600下方並電性連接至基板基底600。在一些實施例中，本發明的半導體封裝12由此完成。利用本揭露的方法，光子裝置以及其他系統裝置和記憶體裝置可輕鬆整合在晶圓級平台中。利用光子結構提供的光互連網，可輕鬆實現更高的通訊性能和更緊湊的封裝。

圖14示出了根據一些實施例的半導體封裝。圖14的半導體封裝體13的形成方法與圖13的半導體封裝體12的形成方法類似，其差異在於：圖9中省略了底部填充劑層502的形成，因此得到的半導體封裝13不含底部填充劑層502。

在圖1-14的上述實施例中，從中介件結構100的表面算起，光子結構400的高度H3實質上與積體電路結構200的高度H1或積體電路結構300的高度H2相同。然而，本揭露不限於此。在其他實施例中，從中介件結構100的表面算起，光子結構400的高度H3可不同於（例如小於）積體電路結構200的高度H1或積體電路結構300的高度H2，如圖15至圖21所示。

圖15至圖21是根據一些實施例的半導體封裝的形成方法的示意性剖面圖。應理解，本揭露不限於下述方法。對於該方法的附加實施例，可在該方法之前、期間和/或之後提供附加操作，並且可替換或消除下面描述的一些操作。儘管圖15至圖21是關於方法進行描述的，但是應當理解，圖15至圖21中揭露的結構不限於這種方法，而是可作為獨立於該方法的結構而單獨存在。

圖15至圖21的形成方法與圖1至圖7的形成方法類似，因此下面描述其區別，相同之處不再贅述。在整個說明書中，類似的部件被標記為類似的附圖標記，因此材料、構造和/或形成方法可參考上述實施例中所描述的。

參考圖15，中介件結構100通過黏合劑層AL1附接至載體CC1。此後，提供至少一積體電路結構和光子結構並將其接合到中介件結構100。

在一些實施方案中，提供積體電路結構200並將其接合到中介件結構100。積體電路結構200可為諸如動態隨機存取記憶體（DRAM）、同步動態隨機存取記憶體（SDRAM）、諸如高頻寬記憶體（HBM）立方體的晶粒堆疊等的記憶體裝置。

在一些實施方案中，提供積體電路結構300並將其接合到中介件結構100。積體電路結構300可為系統裝置，例如專用積體電路（ASIC）、現場可程式閘陣列（FPGA）、中央處理單元（CPU）晶粒、圖形處理單元（GPU）晶粒、人工智慧（AI））引擎晶粒、收發器（TRX）晶粒等。

在一些實施例中，提供光子結構400並將其接合到中介件結構100。在一些實施例中，光子結構包括通過第一鈍化層406和第二鈍化層407彼此接合的第一基底401和第二基底408。光子結構400具有面向中介件結構100的表面S1和背向中介件基底100的相對面S2。在一些實施例中，光子結構400的第一基底401包括積體光學裝置405，例如光柵耦合器或波導耦合器。光柵耦合器被配置為實現光源和另一個組件（例如光電檢測器）之間的通訊。例如，光柵耦合器可用於將來自光纖的光重新引導到光學偵測器。

在一些實施例中，光子結構400的第二基底408包括在其表面S2處的凹陷特徵410，且凹陷特徵410面向光源（如圖20所示）。例如，凹陷特徵410可為光學凹透鏡。凹陷特徵410可被設計成具有用於將光束聚焦到下方的積體光學裝置405的期望曲率。在一些實施例中，凹陷特徵410與下方的積體光學裝置405對齊，但本揭露不限於此。在其他實施例中，凹陷特徵410可與下方的積體光學裝置405不對準或部分重疊。

仍參見圖15，在此階段，罩幕層ML覆蓋和保護凹陷特徵410，並且在後期階段，將罩幕層ML完全移除，這將在下面詳細描述。

罩幕層ML包括任何可移除材料，且此類可移除材料可為透明的、半透明的或不透明的。在一些實施例中，罩幕層ML包括介電層、聚合物層、模塑膠等。罩幕層ML可進行平坦化，以具有平坦的表面。在一些實施例中，罩幕層ML覆蓋光子裝置400的整個表面S2並填充凹陷特徵410。

在一些實施例中，如圖15所示，從中介件結構100的表面算起，光子結構400的高度H3不同於（例如小於）積體電路結構200的高度H1或積體電路結構300的高度H2。

參考圖16，形成底部填充劑層502以填滿中介件結構100與積體電路結構200、300和光子結構400中每一者之間的空間，並且圍繞著包括凸塊B1a、B1b和B1c的凸塊B1。在一些實施例中，底部填充劑層502與罩幕層ML接觸。然而，本揭露不限於此。在其他實施例中，底部填充劑層502與罩幕層ML分開，但與光子結構400的第二基底408接觸。

此後，在中介件結構100上方形成包封層504，且包封層504覆蓋積體電路結構200、300和光子結構400。具體而言，包封層504形成在底部填充劑層502上、覆蓋積體電路結構200、300的頂部、包封積體電路結構200、300和光子結構400的（未被底部填充劑層502覆蓋）的側壁，並覆蓋罩幕層ML的暴露的表面。

參考圖17，載體CC2通過黏合劑層AL2附接至包封層504。此後，將具有載體CC2的結構翻轉，並將載體CC1和黏合劑層AL1從結構上剝離。

參見圖18，對中介件結構100進行研磨製程，直到露出基底穿孔104。在一些實施例中，金屬墊114（或稱為球下金屬化接墊）形成在基底穿孔104上並且電性連接至基底穿孔104。然後，凸塊B2形成在金屬墊114上並電性連接至金屬墊114。

參考圖19，圖18的結構被翻轉並附接到晶圓帶T，其中凸塊B2面向晶圓帶T。此後，將載體CC2和黏合劑層AL2從包封層504上剝離。

然後，對包封層504進行研磨製程。在一些實施例中，執行研磨製程，直到露出積體電路結構200或300的表面。在一些實施例中，在研磨製程中，包封層504的頂部表面與積體電路結構200或300的頂部表面實質上共面或齊平。

參考圖20，從光子結構400的凹陷特徵410移除罩幕層ML。在一些實施例中，通過蝕刻製程、電漿製程、雷射製程、類似製程或其組合來完全移除罩幕層ML。在移除製程中，作為光學凹透鏡的凹陷特徵410暴露於外部環境，面向光源L。在移除製程時，凹陷R被提供在光子結構400的頂部上並且被光子結構400的表面S2、凹陷特徵410的表面以及包封層504的側壁包圍。

此後，移除晶圓帶T，基板基底600形成在中介件結構100下方，並通過凸塊B2電性連接至中介件結構100。然後，凸塊B3形成在基板基底600下方並電性連接至基板基底600。在一些實施例中，本發明的半導體封裝14由此完成。利用本揭露的方法，光子裝置以及其他系統裝置和記憶體裝置可輕鬆整合在晶圓級平台中。利用光子結構提供的光互連網，可輕鬆實現更高的通訊性能和更緊湊的封裝。

圖21示出了根據一些實施例的半導體封裝。圖21的半導體封裝體15的形成方法與圖20的半導體封裝體14的形成方法類似，其差異在於：圖16中省略了底部填充劑層502的形成，因此得到的半導體封裝15不含底部填充劑層502。

圖15-21的上述實施例是為了說明的目的而提供的，其中從光子結構的凹陷特徵中完全移除罩幕層，但不被解釋為限制本揭露。在其他實施例中，罩幕層可保留在光子結構的凹陷特徵中作為保護層，如圖22至圖28所示。

圖22至圖28是根據一些實施例的半導體封裝的形成方法的示意性剖面圖。應理解，本揭露不限於下述方法。對於該方法的附加實施例，可在該方法之前、期間和/或之後提供附加操作，並且可替換或消除下面描述的一些操作。儘管圖22至圖28是關於方法進行描述的，但是應當理解，圖22至圖28中揭露的結構不限於這種方法，而是可作為獨立於該方法的結構而單獨存在。

參考圖22，中介件結構100通過黏合劑層AL1附接至載體CC1。此後，提供至少一積體電路結構和光子結構並將至少一積體電路結構和光子結構接合到中介件結構100。

在一些實施方案中，提供積體電路結構200並將積體電路結構200接合到中介件結構100。積體電路結構200可為諸如動態隨機存取記憶體（DRAM）、同步動態隨機存取記憶體（SDRAM）、諸如高頻寬記憶體（HBM）立方體的晶粒堆疊等的記憶體裝置。

在一些實施方案中，提供積體電路結構300並將積體電路結構300接合到中介件結構100。積體電路結構300可為系統裝置，例如專用積體電路（ASIC）、現場可程式閘陣列（FPGA）、中央處理單元（CPU）晶粒、圖形處理單元（GPU）晶粒、人工智慧（AI））引擎晶粒、收發器（TRX）晶粒等。

在一些實施例中，提供光子結構400並將光子結構400接合到中介件結構100。在一些實施例中，光子結構包括通過第一鈍化層406和第二鈍化層407彼此接合的第一基底401和第二基底408。光子結構400具有面向中介件結構100的表面S1和背向中介件基底100的相對面S2。在一些實施例中，光子結構400的第一基底401包括積體光學裝置405，例如光柵耦合器或波導耦合器。光柵耦合器被配置為實現光源和另一個組件（例如光電檢測器）之間的通訊。例如，光柵耦合器可用於將來自光纖的光重新引導到光學偵測器。

在一些實施例中，光子結構400的第二基底408包括在其表面S2處的凹陷特徵410，且凹陷特徵410面向光源（如圖27所示）。例如，凹陷特徵410可為光學凹透鏡。凹陷特徵410可被設計成具有用於將光束聚焦到下方的積體光學裝置405的期望曲率。在一些實施例中，凹陷特徵410與下方的積體光學裝置405對齊，但本揭露不限於此。在其他實施例中，凹陷特徵410可與下方的積體光學裝置405不對準或部分重疊。

仍參見圖22，在此階段，罩幕層ML1覆蓋和保護凹陷特徵410，並且在後期階段，部分移除罩幕層ML，這將在下面詳細描述。在一些實施例中，罩幕層ML1包括具有約80-99%（例如，85-95%或88-92%）的透射百分比的透明材料。這種透明材料被配置為保護凹陷特徵410並允許光束從中穿過。在一些實施例中，罩幕層ML1可包括光學液體矽橡膠、聚（甲基丙烯酸甲酯）（PMMA）、光學環氧樹脂、類似材料或其組合。在一些實施例中，罩幕層ML1包括NA為約0.2至0.5的高數值孔徑（NA）材料。在一些實施例中，罩幕層ML1使用分配、注射和/或噴塗製程形成。罩幕層ML1可具有彎曲的凸面。在一些實施例中，罩幕層ML1可覆蓋光子裝置400的整個表面S2並填充凹陷特徵410。

在一些實施例中，如圖22所示，從中介件結構100的表面算起，光子結構400的高度H3可不同於（例如小於）積體電路結構200的高度H1或積體電路結構300的高度H2。

參考圖23，形成底部填充劑層502以填滿中介件結構100與積體電路結構200、300和光子結構400中每一者之間的空間，並且圍繞著包括凸塊B1a、B1b和B1c的凸塊B1。此後，在中介件結構100上方形成包封層504，且包封層504覆蓋積體電路結構200、300和光子結構400。具體而言，包封層504形成在底部填充劑層502上方、覆蓋積體電路結構200、300的頂部、包封積體電路結構200、300和光子結構400的（未被底部填充劑層502覆蓋）的側壁，並覆蓋罩幕層ML1的暴露的表面。

參考圖24，載體CC2通過黏合劑層AL2附接至包封層504。此後，將具有載體CC2的結構翻轉，並將載體CC1和黏合劑層AL1從結構上剝離。

參見圖25，對中介件結構100進行研磨製程，直到露出基底穿孔104。在一些實施例中，金屬墊114（或稱為球下金屬化接墊）形成在基底穿孔104上並且電性連接至基底穿孔104。然後，在金屬墊114上方形成凸塊B2並電性連接至金屬墊114。

參考圖26，圖25的結構被翻轉並附接到晶圓帶T，其中凸塊B2面向晶圓帶T。此後，將載體CC2和黏合劑層AL2從包封層504上剝離。

然後，對包封層504進行研磨製程。在一些實施例中，研磨製程進一步部分移除罩幕層ML1，直到露出積體電路結構200和300的頂部表面。在一些實施例中，在研磨製程中，包封層504的頂部表面與剩餘的罩幕層ML1的頂部表面以及積體電路結構200、300的頂部表面實質上共面或齊平。包封層504的頂部表面高於光子結構400的頂部表面S2。透明層罩幕層ML1保留在凹陷特徵410中作為保護層。

參見圖27，移除晶圓帶T，基板基底600形成在中介件結構100下方，並通過凸塊B2電性連接至中介件結構100。然後，凸塊B3形成在基板基底600下方並電性連接至基板基底600。在一些實施例中，本發明的半導體封裝16由此完成。利用本揭露的方法，光子裝置以及其他系統裝置和記憶體裝置可輕鬆整合在晶圓級平台中。利用光子結構提供的光互連網，可輕鬆實現更高的通訊性能和更緊湊的封裝。

圖28示出了根據一些實施例的半導體封裝。圖28的半導體封裝體17的形成方法與圖27的半導體封裝體16的形成方法類似，其差異在於：圖23中省略了底部填充劑層502的形成，因此得到的半導體封裝17不含底部填充劑層502。

圖29示出了根據一些實施例的半導體封裝的形成方法。儘管該方法被圖示和/或描述為一系列動作或事件，但是應理解，該方法不限於圖示的順序或動作。因此，在一些實施例中，這些動作可按照與所示的順序不同的順序來執行，和/或可同時執行。此外，在一些實施例中，所示的動作或事件可細分為多個動作或事件，這些動作或事件可在單獨的時間執行或與其他動作或子動作同時執行。在一些實施例中，可省略一些示出的動作或事件，並且可包括其他未示出的動作或事件。

在動作802，提供至少一積體電路結構並將至少一積體電路結構接合到中介件結構。圖1、圖8、圖15和圖22示出了對應於動作802的一些實施例的剖面圖。

在動作804，提供光子結構並將光子結構接合到中介件結構，其中光子結構具有被罩幕層覆蓋並面向光源的凹陷特徵。在一些實施例中，光子結構包括接合到第二基底的第一基底，第一基底面向中介件結構，並且凹陷特徵配置在第二基底的背對中介件結構的表面處。在一些實施例中，第一基底分別通過第一鈍化層和第二鈍化層接合到第二基底，且光耦合器嵌入在第一鈍化層中。圖1、圖8、圖15和圖22示出了對應於動作804的一些實施例的剖面圖。

在動作806處，形成圍繞至少一積體電路結構和光子結構的包封層。在一些實施例中，在形成包封層之後，將中介件結構薄化直至露出中介件結構內的基底穿孔的表面。圖2-4、圖9-11、圖16-18和圖23-25示出了對應於動作806的一些實施例的剖面圖。

在動作808，從光子結構移除罩幕層的至少一部分。在一些實施例中，從光子結構中完全移除罩幕層。在一些實施例中，從光子結構中部分移除罩幕層，並且剩餘的罩幕層保留在凹陷特徵中。在一些實施例中，剩餘的罩幕層的頂部表面與光子結構的頂部表面齊平。在一些實施例中，剩餘的罩幕層的頂部表面高於光子結構的頂部表面。圖5-6、圖12-13、圖19-20和圖26-27示出了對應於動作808的一些實施例的剖面圖。

圖30示出了根據一些實施例的半導體封裝的形成方法。儘管該方法被圖示和/或描述為一系列動作或事件，但是應理解，該方法不限於圖示的順序或動作。因此，在一些實施例中，這些動作可按照與所示的順序不同的順序來執行，和/或可同時執行。此外，在一些實施例中，所示的動作或事件可細分為多個動作或事件，這些動作或事件可在單獨的時間執行或與其他動作或子動作同時執行。在一些實施例中，可省略一些示出的動作或事件，並且可包括其他未示出的動作或事件。

在動作902，提供中介件結構。圖1、圖8、圖15和圖22示出了對應於動作902的一些實施例的剖面圖。

在動作904，提供記憶體裝置並將記憶體裝置接合到中介件結構。圖1、圖8、圖15和圖22示出了對應於動作904的一些實施例的剖面圖。

在動作906，提供系統裝置並將系統裝置接合到中介件結構。圖1、圖8、圖15和圖22示出了對應於動作906的一些實施例的剖面圖。

在動作908，提供光子裝置，其中光子裝置包括位在第一側處的連接件以及位在與第一側相對的第二側處的凹陷特徵，在第二側上形成罩幕層，所述罩幕層填充凹陷特徵。

在動作910，通過光子裝置的連接件將光子裝置接合到中介件，其中罩幕層背向中介件結構。圖1、圖8、圖15和圖22示出了對應於動作910的一些實施例的剖面圖。

在動作912，形成包封層以覆蓋記憶體裝置、系統裝置、光子裝置和罩幕層。圖2、圖9、圖16和圖23示出了對應於動作912的一些實施例的剖面圖。

在動作914，研磨包封層。圖3-4、圖10-11、圖17-18和圖24-25示出了對應於動作914的一些實施例的剖面圖。

在動作916，從光子結構移除罩幕層的至少一部分。在一些實施例中，罩幕層被完全移除。在一些實施例中，罩幕層被部分移除。在一些實施例中，光子裝置的高度與記憶體裝置或系統裝置的高度實質上相同。在一些實施例中，光子裝置的高度小於記憶體裝置或系統裝置的高度。圖5-6、圖12-13、圖19-20和圖26-27示出了對應於動作916的一些實施例的剖面圖。

以下接合圖1至圖28說明本發明的半導體封裝。

在一些實施例中，半導體封裝10/11/12/13/14/15/16/17包括中介件結構100、至少一積體電路結構200/300、光子結構400和包封層504。至少一積體電路結構200/300提供在中介件結構100上。光子結構400配置於中介件結構100上且位於至少一積體電路結構200/300側邊，其中光子結構400在其頂部表面S2處具有凹陷特徵410。包封層504提供在至少一積體電路結構200/300和光子結構400周圍，其中光子結構400的凹陷特徵410中沒有包封層504。

在一些實施例中，半導體封裝12/13/16/17更包括凹陷特徵410中的罩幕層ML1。在一些實施例中，罩幕層ML1包括透明材料。

在一些實施例中，罩幕層ML1的頂部表面與包封層504的頂部表面齊平，如圖13-14和27-28所示。在一些實施例中，罩幕層ML1的頂部表面與光子結構400的頂部表面齊平，如圖13-14所示。在一些實施例中，罩幕層ML1的頂部表面高於光子結構400的頂部表面，如圖27-28所示。

在一些實施例中，光子結構400包括接合到第二基底408的第一基底401，第一基底401面向中介件結構100，且凹陷特徵410提供在第二基底408的背對中介件結構100的表面處。在一些實施例中，第一基底401分別通過第一鈍化層406和第二鈍化層407接合到第二基底408，且光耦合器405嵌入在第一鈍化層406中。

鑑於前述，本文所述的實施例揭露了諸如光電積體電路（IC）封裝之類的半導體封裝。利用本揭露的方法，光子裝置以及其他系統裝置和記憶體裝置可輕鬆整合在晶圓級平台中。利用光子結構提供的光互連網，可輕鬆實現更高的通訊性能和更緊湊的封裝。

本揭露設想了上述示例的許多變型。應理解，不同的實施例可具有不同的優點，且並非所有實施例都必須具有特定的優點。

根據本揭露的一些實施例，半導體封裝包括以下操作。提供至少一積體電路結構並將至少一積體電路結構接合到中介件結構。提供光子結構並將光子結構接合到中介件結構，其中光子結構具有被罩幕層覆蓋且面向光源的凹陷特徵。於至少一積體電路結構及光子結構周圍形成包封層。從光子結構移除罩幕層的至少一部分。

根據本揭露的替代實施例，半導體封裝的形成方法包括以下操作。將記憶體裝置接合到中介件結構。將系統裝置接合到所述中介件結構。將光子裝置接合到所述中介件，其中所述光子裝置包括位於第一側處的連接件和位於與所述第一側相對的第二側處的凹陷特徵，並且在所述凹陷特徵中形成罩幕層。形成包封層，所述成包封層覆蓋所述記憶體、所述系統裝置、所述光子裝置和所述罩幕層。研磨所述包封層。

根據本揭露的另一個替代實施例，一種半導體封裝包括中介件結構、至少一積體電路結構、光子結構和包封層。至少一積體電路結構配置於所述中介件結構上。光子結構配置於所述中介件結構上及位於所述至少一積體電路結構側邊，其中所述光子結構在其頂部表面具有凹陷特徵。包封層，圍繞所述至少一積體電路結構和所述光子結構。

也可包括其他特徵和製程。例如，可包括測試結構以協助驗證測試3D封裝或3DIC裝置。測試結構可包括例如形成在再分佈層或基底上的測試接墊，其允許測試3D封裝或3DIC、探針和/或探針卡的使用等。驗證測試可在中間結構以及最終結構上執行。另外，本文所揭露的結構和方法可與併入已知良好晶粒的中間驗證的測試方法接合使用，以增加產量並降低成本。

前述概述了幾個實施例的特徵，使得本領域技術人員可更好地理解本揭露的各方面。本領域技術人員應理解，他們可輕鬆地使用本揭露作為設計或修改其他製程和結構的基礎，以實現與這裡介紹的實施例相同的目的和/或實現相同的優點。本領域技術人員也應當認識到，這樣的等同構造並不脫離本揭露的精神和範圍，並且他們可在不脫離本揭露的精神和範圍的情況下進行各種改變、替換和改變。

10、11、12、13、14、15、16、17:半導體封裝 100:中介件結構 102、301:基底 104:基底穿孔 106:導電結構 108:導電特徵 110:介電層 112、112a、112b、112c、114、304、402、404:金屬墊 200、300:積體電路結構 202:底部晶粒 205:內部晶粒 204、403:矽穿孔 207:頂部晶粒 208、504:包封層 302:裝置層 400:光子結構 401:第一基底 405:積體光學裝置 406:第一鈍化層 407:第二鈍化層 408:第二基底 410:凹陷特徵 502、702:底部填充劑層 600:基板基底 602:佈線圖案 802、804、806、808、902、904、906、908、910、912、914、916:動作 AL1、AL2:黏合劑層 B1、B1a、B1b、B1c、B2、B3:凸塊 CC1、CC2:載體 H1、H2、H3:高度 L:光源 ML1:罩幕層 R:凹陷 T:晶圓帶 S1、S2:表面

圖1至圖7是根據一些實施例的半導體封裝的形成方法的示意性剖面圖。 圖8至圖14是根據一些實施例的半導體封裝的形成方法的示意性剖面圖。 圖15至圖21是根據一些實施例的半導體封裝的形成方法的示意性剖面圖。 圖22至圖28是根據一些實施例的半導體封裝的形成方法的示意性剖面圖。 圖29示出根據一些實施例的半導體封裝的形成方法。 圖30示出根據一些實施例的半導體封裝的形成方法。

802、804、806、808:動作

Claims (1)

1. 一種半導體封裝的形成方法，包括： 將至少一積體電路結構接合到中介件結構； 將光子結構接合到所述中介件結構，其中所述光子結構具有被罩幕層覆蓋的凹陷特徵； 在所述至少一積體電路結構和所述光子結構周圍形成包封層；以及 從所述光子結構移除所述罩幕層的至少一部分。

Images