TW202425543A - 編碼方法、譯碼方法以及通信裝置 - Google Patents

編碼方法、譯碼方法以及通信裝置 Download PDF

Info

Publication number
TW202425543A
TW202425543A TW112145749A TW112145749A TW202425543A TW 202425543 A TW202425543 A TW 202425543A TW 112145749 A TW112145749 A TW 112145749A TW 112145749 A TW112145749 A TW 112145749A TW 202425543 A TW202425543 A TW 202425543A
Authority
TW
Taiwan
Prior art keywords
column
code stream
ldpc code
crc
bit
Prior art date
Application number
TW112145749A
Other languages
English (en)
Inventor
林偉
岩 辛
基多 蒙托里西
塞吉奧 貝勒迪多
淦明
Original Assignee
大陸商華為技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商華為技術有限公司 filed Critical 大陸商華為技術有限公司
Publication of TW202425543A publication Critical patent/TW202425543A/zh

Links

Images

Abstract

本申請涉及通信領域，尤其涉及編碼方法、譯碼方法以及通信裝置，該方案可以應用於WLAN系統中，例如，802.11be標準、802.11bf標準、Wi-Fi 8標準或未來的其它標準所定義的通信系統中。在該方法中，編碼端在對數據比特進行LDPC編碼，該數據比特包括信息比特和CRC比特，這樣通過引入CRC比特，可以在譯碼迭代過程中，基於該CRC比特輔助譯碼。此外，CRC比特的位置與至少一個數據比特所在位置的魯棒性相關，這樣可以盡可能地保證CRC比特的可靠性，提高譯碼端成功接收CRC比特的概率，使得譯碼端可以實現基於該CRC比特進行輔助譯碼，提高譯碼效率。

Description

編碼方法、譯碼方法以及通信裝置
本申請涉及信道編碼領域，並且更具體地，涉及一種編碼方法、譯碼方法以及通信裝置。
在信道編碼領域，低密度奇偶校驗（low density parity check，LDPC）是應用較為成熟和廣泛的一種信道編碼方案。LDPC碼不僅具有逼近香農極限的良好性能，而且譯碼複雜度低，結構靈活。因此，IEEE的 802.11n、802.11ac、802.11ax等協議提出將LDPC作為無線局域網（wireless local area network, WLAN）的標準信道編碼方案。如何提高LDPC碼的譯碼效率是值得考慮的問題。
本申請提供一種編碼方法、譯碼方法以及通信裝置，以提高譯碼效率。
第一方面，提供了一種編碼方法，該方法可以由編碼設備執行，或者，也可以由用於編碼設備中的部件（例如，芯片、電路或模塊等）執行，本申請對此不作限定。
該方法可以包括：對數據比特進行低密度奇偶校驗LDPC編碼，得到編碼後的LDPC碼流，其中，所述數據比特包括信息比特和根據信息比特生成的循環冗餘校檢CRC比特；輸出LDPC碼流。可選的，CRC比特所在的位置與LDPC碼流中數據比特位置的魯棒性相關。
第二方面，提供了一種譯碼方法，該方法可以由譯碼設備執行，或者，也可以由用於譯碼設備中的部件（例如，芯片、電路或模塊等）執行，本申請對此不作限定。
該方法可以包括：獲取待譯碼的低密度奇偶校驗LDPC碼流，LDPC碼流中包括數據比特，所述數據比特包括循環冗餘校檢CRC比特和信息比特；對LDPC碼流進行譯碼。可選的，CRC比特所在的位置與LDPC碼流中數據比特位置的魯棒性相關。
基於上述技術方案，通過在LDPC碼流中加入CRC比特，可以在譯碼迭代過程中，基於該CRC比特輔助譯碼，也即輔助譯碼端判斷譯碼是否成功。舉例來說，譯碼裝置譯碼出數據比特（或者說信息比特）後，可以進一步使用CRC比特對譯碼出的信息比特進行校驗，若CRC比特校驗正確，則認為成功譯碼出信息比特，即譯碼正確；否則可以繼續進行譯碼，直到譯碼正確。此外，CRC比特所在的位置可以與LDPC碼流中數據比特所在的位置的魯棒性相關，這樣，可以根據實際需求，選擇CRC比特所在的位置。例如，若要提高CRC比特的可靠性，可以優先選擇魯棒性較高的位置作為CRC比特的位置，也即將CRC比特置於魯棒性較高的位置，這樣可以提高CRC比特的可靠性，進而可以基於該CRC比特輔助譯碼LDPC碼流中的信息比特。
結合第一方面或第二方面，在某些實現方式中，CRC比特所在的位置與LDPC碼流中至少一個數據比特位置的魯棒性相關，包括：CRC比特所在的位置的魯棒性高於LDPC碼流中至少一個信息比特所在的位置的魯棒性。
基於上述技術方案，LDPC碼流中CRC比特所在位置的魯棒性高於至少一個信息比特所在位置的魯棒性，這樣通過優先選擇魯棒性較高的位置作為CRC比特的位置，也即將CRC比特置於魯棒性較高的位置，可以提高CRC比特的可靠性，進而可以基於該CRC比特輔助譯碼LDPC碼流中的信息比特。
結合第一方面或第二方面，在某些實現方式中，CRC比特所在的位置與LDPC碼流中至少一個數據比特位置的魯棒性相關，包括：LDPC碼流中至少兩個數據比特位置的魯棒性一致的情況下，CRC比特所在的位置位於至少兩個數據比特中位置靠前的位置。
基於上述技術方案，在至少兩個數據比特位置的魯棒性一致的情況下，通過將CRC比特置於靠前的位置，可以便於譯碼端較快地獲取到CRC比特，進而可以基於該CRC比特輔助譯碼LDPC碼流中的信息比特。
結合第一方面或第二方面，在某些實現方式中，CRC比特所在的位置與LDPC碼流中至少一個數據比特位置的魯棒性相關，包括以下任一項：
在LDPC碼流的碼長為1944，碼率為1/2的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的第1列所對應的數據比特位置；或者，
在LDPC碼流的碼長為1944，碼率為2/3的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列；或者，
在LDPC碼流的碼長為1944，碼率為3/4的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列；或者，
在LDPC碼流的碼長為1944，碼率為5/6的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列、第7列、第8列、第9列、第10列；或者，
在LDPC碼流的碼長為1296，碼率為1/2的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的第1列所對應的數據比特位置；或者，
在LDPC碼流的碼長為1296，碼率為2/3的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列；或者，
在LDPC碼流的碼長為1296，碼率為3/4的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列、第7列；或者，
在LDPC碼流的碼長為1296，碼率為5/6的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列、第7列、第8列、第9列、第10列、第11列、第12列、第13列、第14列、第15列、第16列；或者，
在LDPC碼流的碼長為648，碼率為1/2的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第5列、第9列；或者，
在LDPC碼流的碼長為648，碼率為2/3的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列；或者，
在LDPC碼流的碼長為648，碼率為3/4的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列；或者，
在LDPC碼流的碼長為648，碼率為5/6的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列、第7列、第8列、第9列、第10列、第11列、第12列、第14列、第15列、第16列、第17列、第18列、第19列、第20列。
第三方面，提供了一種譯碼方法，該方法可以由譯碼設備執行，或者，也可以由用於譯碼設備中的部件（例如，芯片、電路或模塊等）執行，本申請對此不作限定。
該方法可以包括：獲取待譯碼的低密度奇偶校驗LDPC碼；基於維度為M×N的校驗矩陣，對LDPC碼進行譯碼，得到LDPC碼字，其中，M為校驗節點數，N為變量節點數，M、N為大於1的整數；根據LDPC碼字，以及M1個校驗方程和/或N1個變量節點，判斷是否停止譯碼，基於校驗矩陣得到的M個校驗方程包括M1個校驗方程，校驗矩陣中的N個變量節點包括N1個變量節點，N1為小於N的正整數，M1為小於M的正整數。
基於上述技術方案，通過判定一定比例的校驗方程是否正確，而不是所有的校驗方程；或者，通過判定一定比例的變量節點是否滿足可靠性條件，而不是所有的變量節點，從而可以降低譯碼開銷。
結合第三方面，在第三方面的某些實現方式中，M1=M· f1， f1大於0且小於1。
結合第三方面，在第三方面的某些實現方式中，根據LDPC碼字以及M1個校驗方程判斷是否停止譯碼，包括：根據LDPC碼字，計算根據M1個校驗方程與N個變量節點得到的伴隨式向量；若伴隨式向量為全零向量，則判斷停止譯碼；或者，若伴隨式向量不為全零向量，則判斷不停止譯碼，並且繼續進行譯碼迭代；或者，若伴隨式向量不為全零向量，且達到最大譯碼迭代次數，則判斷停止譯碼，並且確定譯碼錯誤。
結合第三方面，在第三方面的某些實現方式中，若伴隨式向量為全零向量則判斷停止譯碼，方法還包括：輸出LDPC碼字。
結合第三方面，在第三方面的某些實現方式中，N1=N· f2， f2大於0且小於1。
結合第三方面，在第三方面的某些實現方式中，根據LDPC碼字以及N1個變量節點判斷是否停止譯碼，包括：根據LDPC碼字，確定N1個變量節點是否滿足可靠性條件；若N1個變量節點滿足可靠性條件，則判斷停止譯碼。
結合第三方面，在第三方面的某些實現方式中，可靠性條件為：與N1個變量節點相連的所有校驗節點上一輪譯碼迭代反饋的關於N1個變量節點的符號相同。
結合第三方面，在第三方面的某些實現方式中，LDPC碼流中包括循環冗餘校檢CRC比特。
關於LDPC碼流中CRC比特的相關設計，可參考第一方面和第二方面中的描述。
第四方面，提供一種通信裝置，該裝置用於執行上述第一方面至第三方面中任一方面提供的方法。具體地，該裝置可以包括用於執行第一方面至第三方面中任一方面的上述任一種實現方式提供的方法的單元和/或模塊，如處理單元和/或通信單元。
在一種實現方式中，該裝置為設備（如編碼設備，又如譯碼設備）。當該裝置為設備時，通信單元可以是收發器，或，輸入/輸出接口；處理單元可以是至少一個處理器。可選地，收發器可以為收發電路。可選地，輸入/輸出接口可以為輸入/輸出電路。
在另一種實現方式中，該裝置為用於設備中的芯片、電路或模塊等。當該裝置為用於終端設備中的芯片、電路或模塊時，通信單元可以是該芯片、芯片系統或電路上的輸入/輸出接口、接口電路、輸出電路、輸入電路、管腳或相關電路等；處理單元可以是至少一個處理器、處理電路或邏輯電路等。
第五方面，提供一種通信裝置，包括處理器，用於調用並運行存儲器中存儲的計算機程序，並控制收發器收發信號，以使通信裝置執行如第一方面至第三方面的任一方面，或這些方面的任一可能的實現方式中的方法。
可選地，所述通信裝置還可以包括所述存儲器，用於存儲所述計算機程序，所述通信裝置還可以包括所述收發器。
在一種實現方式中，該裝置為設備（如編碼設備，又如譯碼設備）。
在另一種實現方式中，該裝置為用於設備中的芯片、電路或模塊。
第六方面，提供一種通信裝置，包括處理器，所述處理器用於處理數據和/或信息，以使得如第一方面至第三方面的任一方面，或這些方面的任一可能的實現方式中的方法被執行。
可選地，所述通信裝置還可以包括通信接口，所述通信接口用於接收數據和/或信息，並將接收到的數據和/或信息傳輸至所述處理器。可選地，所述通信接口還用於輸出經處理器處理之後的數據和/或信息。
在一種實現方式中，該裝置為設備（如編碼設備，又如譯碼設備）。
在另一種實現方式中，該裝置為用於設備中的芯片、電路或模塊。
第七方面，提供一種芯片，包括處理器，所述處理器用於運行程序或指令，以使得所述芯片執行如第一方面至第三方面的任一方面，或這些方面的任一可能的實現方式中的方法。可選地，所述芯片還可以包括存儲器，所述存儲器用於存儲程序或指令。可選地，所述芯片還可以包括所述收發器。
第八方面，提供一種計算機可讀存儲介質，所述計算機可讀存儲介質中存儲有計算機指令，該計算機指令用於實現如第一方面至第三方面的任一方面，或這些方面的任一可能的實現方式中的方法。
第九方面，提供一種計算機程序產品，所述計算機程序產品包括計算機程序代碼，所述計算機程序代碼用於實現如第一方面至第三方面的任一方面，或這些方面中的任一方面的任一可能的實現方式中的方法。
第十方面，提供一種無線通信系統，包括編碼設備和譯碼設備。
下面將結合附圖，對本申請實施例中的技術方案進行描述。
本申請提供的技術方案可以適用於無線局域網（wireless local area network, WLAN）系統，例如，可以適用於IEEE 802.11相關標準，例如802.11ax標準、802.11be標準、802.11bf標準、Wi-Fi 8標準或未來的其它標準所定義的通信系統中。
本申請實施例主要以部署WLAN網絡，尤其是應用IEEE 802.11系統標準的網絡為例進行說明，本領域技術人員容易理解，本申請涉及的各個方面可以擴展到採用各種標準或協議的其它網絡，例如，高性能無線局域網（high performance radio local area network，HIPERLAN）、無線廣域網（wireless wide area network，WWAN）、無線個人區域網（wireless personal area network，WPAN）或其它現在已知或以後發展起來的網絡。因此，無論使用的覆蓋範圍和無線接入協議如何，本申請提供的各種方面可以適用於任何合適的無線網絡。
本申請實施例還可以適用於物聯網（internet of things，IoT）網絡或車聯網（Vehicle to X，V2X）等無線局域網系統中。當然，本申請實施例還可以適用於其他可能的通信系統，例如，長期演進（long term evolution，LTE）系統、LTE頻分雙工（frequency division duplex，FDD）系統、LTE時分雙工（time division duplex，TDD）、通用移動通信系統（universal mobile telecommunication system，UMTS）、全球互聯微波接入（worldwide interoperability for microwave access，WiMAX）通信系統、第五代（5th generation，5G）通信系統, 以及未來的第六代（6th generation, 6G）通信系統等。
上述適用本申請的通信系統僅是舉例說明，適用本申請的通信系統不限於此，在此統一說明，以下不再贅述。
參見圖1，圖1是適用於本申請實施例的系統架構的示意圖。
本申請提供的技術方案適用於接入點（access point, AP）與至少一個站點（station, STA）之間的數據通信。如圖1中的（a）所示，本申請提供的技術方案適用於AP與單個STA之間的數據通信，如AP1與STA1之間的數據通信。如圖1中的（b）所示，本申請提供的技術方案還適用於AP與多個STA之間的數據通信，如AP1與STA1、STA2、STA3之間的數據通信。作為示例，AP與多個STA之間的數據通信，可以包括：AP同時給多個STA發送信號的下行傳輸，以及多個STA同時發送信號給AP的上行傳輸。
本申請提供的技術方案還可適用於AP與AP之間的數據通信，如圖1中的（a）所示，本申請提供的技術方案適用於AP1與AP2之間的數據通信。本申請提供的技術方案還可適用於STA與STA之間的數據通信，如圖1中的（b）所示，本申請提供的技術方案適用於STA2與STA3之間的數據通信。
其中，接入點可以為終端（例如，手機）進入有線（或無線）網絡的接入點，主要部署於家庭、大樓內部以及園區內部，典型覆蓋半徑為幾十米至上百米，當然，也可以部署於戶外。接入點相當於一個連接有線網和無線網的橋樑，主要作用是將各個無線網絡客戶端連接到一起，然後將無線網絡接入以太網。
作為示例，接入點可以是帶有Wi-Fi芯片的終端或者網絡設備，該網絡設備可以為路由器、中繼站、車載設備、可穿戴設備、5G網絡中的網絡設備以及未來6G網絡中的網絡設備或者公用陸地移動通信網絡（public land mobile network，PLMN）中的網絡設備等，本申請實施例並不限定。接入點還可以為支持802.11be制式的設備。接入點也可以為支持802.11ax、802.11ac、802.11n、802.11g、802.11b、802.11a以及802.11be下一代等802.11家族的多種WLAN制式的設備。本申請中的接入點可以是高效（high efficient，HE）AP或極高吞吐量（extremely high throughput，EHT）AP，還可以是適用未來某代Wi-Fi標準的接入點。
其中，站點可以為無線通訊芯片、無線傳感器或無線通信終端等，也可稱為用戶、用戶設備（user equipment，UE）、接入終端、用戶單元、用戶站、移動站、移動台、遠方站、遠程終端、移動設備、用戶終端、終端、無線通信設備、用戶代理或用戶裝置。
作為示例，站點可以為支持Wi-Fi通訊功能的移動電話、支持Wi-Fi通訊功能的平板電腦、支持Wi-Fi通訊功能的機頂盒、支持Wi-Fi 通訊功能的智能電視、支持Wi-Fi通訊功能的智能可穿戴設備、支持Wi-Fi通訊功能的車載通信設備和支持Wi-Fi通訊功能的計算機、支持Wi-Fi通訊功能的IoT節點、傳感器等，支持Wi-Fi通訊功能的智慧家居，如智能攝像頭、智能遙控器、智能水錶電錶、以及智慧城市中的傳感器等。可選地，站點可以支持802.11be制式。站點也可以支持802.11ax、802.11ac、802.11n、802.11g、802.11b、802.11a、802.11be下一代等802.11家族的多種WLAN制式。
可以理解，圖1僅為便於理解而示例的簡化示意圖，該系統架構中還可以包括其他AP或者還可以包括其他STA，圖1中未予以畫出。
為便於理解本申請實施例，對本申請中涉及到的術語做簡單說明。
1、混合自動重傳請求（hybrid automatic repeat request，HARQ）：在傳輸數據的過程中，可能會出現傳輸比特出錯或者丟包的情況，通過HARQ機制可以提高數據傳輸的魯棒性。HARQ是一種結合前向糾錯碼（forward error correction，FEC）和自動重傳請求（automatic repeat request，ARQ）的重傳機制。FEC：是一種差錯控制方式，指信號在被送入傳輸信道之前，發送端預先按照算法進行編碼處理，加入帶有信號本身特徵的冗碼；接收端按照相應算法對接收到的信號進行解碼，從而找出在傳輸過程中產生的錯誤碼並將其糾正的技術。ARQ：是指接收端通過循環冗餘校檢（cyclic redundancy check，CRC）校驗信息來判斷接收到的數據是否正確，並將判斷結果反饋給發送端；如果接收錯誤，發送端收到反饋信息後重新發送數據，直到接收端正確接收。
接收端如果收到錯誤數據，會請求重傳。雖然這些錯誤數據包不能夠獨立地正確譯碼，但是它們依然包含一些有用的信息，因此，HARQ機制中提出了軟合併。軟合併是指：接收端將接收到的錯誤數據包保存在一個HARQ 緩存（buffer）中，並與後續接收到的重傳數據包進行合併，然後對合併後的數據包進行譯碼，如果還是譯碼失敗，則再請求重傳，再進行數據包合併，從而得到一個比單獨譯碼更可靠的數據包。通過軟合併可以獲得兩種增益：1）重傳相同編碼比特時獲得的信號能量增益，2）重傳時發送額外的校驗比特獲得的編碼增益。根據重傳的比特信息與初傳的比特信息是否相同，軟合併還可分為追逐合併（chase combining，CC）和增量冗餘（incremental redundancy，IR），其中，追逐合併中重傳的比特信息與初傳的比特信息相同，增量冗餘中重傳的比特信息不需要與初傳的比特信息相同。
在追逐合併中，發送端將原始信息比特加上CRC後通過編碼產生編碼比特集，無論初傳還是重傳都發送這個編碼比特集。每次重傳的比特信息都與初傳的比特信息相同，可以提升信噪比。
在增量冗餘中，每一次重傳的比特信息可以與初傳的比特信息不同。發送端可以生成多個編碼比特集，每個編碼比特集都攜帶相同的信息。每當需要重傳時，通常會傳輸與前一次不同的編碼比特集，接收端會把重傳的數據與前一次傳輸的數據進行合併。每次重傳的編碼比特集可稱為一個冗餘版本（redundancy version，RV）。在增量冗餘中，發送端通過重傳來發送額外的冗餘信息，隨著重傳次數的增加，冗餘信息不斷累積，從而獲得更好的譯碼效果。
2、編碼碼率：在信道編碼過程中，用於表示數據比特（如信息比特）占編碼比特的比率。例如，數據比特的長度為k，編碼比特的長度為n，則編碼碼率為k/n。編碼碼率可簡稱為碼率。
3、低密度奇偶校驗（low density parity check，LDPC）碼：一類具有稀疏校驗矩陣的線性分組碼，即校驗矩陣中零元素的個數遠遠多於非零元素的個數，或者說，校驗矩陣的行重和列重與LDPC的碼長相比是很小的數。一個[n，k]線性分組碼，可理解為將長度為k的數據比特，通過編碼得到碼長為N的編碼比特。數據比特的長度等於k、碼長等於n的LDPC碼，可以由其校驗矩陣唯一確定。
LDPC的校驗矩陣可用Tanner圖表示。Tanner圖包含兩類節點：一類節點代表碼字比特，可稱為變量節點；另一類節點代表校驗節點，代表校驗約束關係，每個校驗節點代表一個校驗約束關係。下面結合圖2和圖3進行說明。
參見圖2，圖2是LDPC的校驗矩陣的示意圖。圖2中， 表示變量節點集， 表示校驗節點集。校驗矩陣的每行代表一個校驗方程，每列代表一個碼字比特。圖2中，變量節點為8個，如 ；校驗節點為4個，如 。如果一個碼字比特包含在相應的校驗方程中，就用一條連線將所涉及的比特節點和校驗節點連起來，得到Tanner圖。
參見圖3，圖3是校驗矩陣對應的Tanner圖的示意圖。如圖3所示，Tanner圖表示的即是LDPC的校驗矩陣。例如，對於大小為m行n列的校驗矩陣H，Tanner圖中包含兩類節點，分別為n個變量節點和m個校驗節點，圖3中每個圓形節點為變量節點，每個方形節點為校驗節點。其中，n個變量節點分別和校驗矩陣H的n個列對應，m個校驗節點分別和校驗矩陣H的m個行對應。Tanner圖中的循環是由互相連接在一起的頂點組成，循環以這群頂點中的一個頂點同時作為起點和終點，且只經過每個節點一次。Tanner圖中的變量節點對應校驗矩陣H的每一列，也即對應LDPC的每一碼字比特。Tanner圖中的校驗節點分別對應校驗矩陣H的每一行，也即對應LDPC的校驗比特。兩類節點之間的連接情況對應H矩陣中元素的取值。若第i個校驗節點與第j個變量節點之間存在連接，則代表校驗矩陣H中的元素（i, j）的取值為1，若無連接，則對應的元素為0。
如上文所述，LDPC碼是一種線性分組碼，線性分組碼是將待編碼的數據比特以k個比特為單位劃分成組，再由編碼器對這k個數據比特進行線性運算，得到m個校驗比特，接著將這k個數據比特與m個校驗比特合併，得到長度n=k+m的碼組。從k比特的數據到長度為n比特的碼組的映射關係，通常由一個對應的校驗矩陣H來表示。根據校驗矩陣H可相應地生成編碼比特完成編碼過程，編碼比特通過信道傳輸之後，由接收端對接收到的信號進行相應地譯碼，判決出原有的數據比特。
在碼長較長的情況下，LDPC的校驗矩陣H會十分龐大，因此通常將H分塊表示：完整的校驗矩陣H視作由多個 的子矩陣生成。具體地，完整的校驗矩陣H可由一個基矩陣H b表示，H b中的每個元素對應一個z z的子矩陣，每個子矩陣均可以由循環移位的位數表示，由此，完整的校驗矩陣H所需的存儲空間極大減小。
作為示例，本申請實施例可以採用802.11ac或802.11ax標準中的校驗矩陣，支持碼長1944,1296以及648，這3種碼長均支持碼率為1/2，基於802.11ac或802.11ax標準給出的基矩陣H b以及擴展因子z，可以將基矩陣擴展為完整的校驗矩陣用於編碼或者譯碼。
其中，IEEE 802.11ac以及802.11ax標準中採用的LDPC為准循環低密度奇偶校驗（quasi-cyclic low density parity check，QC-LDPC）碼。QC-LDPC碼是一類結構化的LDPC。由於其校驗矩陣的獨特結構，編碼時可以利用簡單的反饋移位寄存器實現，降低LDPC的編碼複雜度。
IEEE 802.11ac和802.11ax共採納了12個LDPC的校驗矩陣，其中支持3種碼長，該3種碼長分別為648、1296和1944。每種碼長均支持4種不同的碼率，分別為1/2，2/3，3/4和5/6。其中，所述12個校驗矩陣的校驗比特部分都具有相同的結構。
例如，802.11ac中碼長為1944，碼率為5/6的LDPC的校驗矩陣H如下所示： 可以看出，校驗矩陣H的大小為4行24列，校驗矩陣H中的每個元素表示一個z=N/24階的方陣，校驗矩陣H中的元素0表示一個大小為 的全零方陣，元素 表示循環置換矩陣，i表示循環移位值，其中，0≤i≤z-1，i為整數。另外，矩陣中的“-”表示全零矩陣，“0”表示單位矩陣。
例如， 如下所示：
WLAN中進行LDPC的編碼時，發送端根據目標碼長和目標碼率，在上述12個校驗矩陣中選擇相應的校驗矩陣。其中，12個校驗矩陣互不相同。
4、 LDPC編碼：按照WLAN標準（例如，IEEE 802.11n/ac標準），由於採用正交複用（orthogonal frequency division multiplexing，OFDM）技術，LDPC編碼模塊需要將數據比特經編碼後放入整數個OFDM符號中，且這些編碼後比特可放入整數個LDPC碼字中。具體來說，首先確定本次傳輸所需的最少OFDM符號數目，如記為 ；然後根據 和當前編碼調製方案確定所有OFDM符號中可放的總編碼比特數目，即 ，其中， 表示每個OFDM符號可放的編碼比特數；最後根據以上所得結果確定當前傳輸所採用的LDPC碼長和所需的碼字數目。在上述過程中，對於大多數的待編碼數據比特長度和編碼調製方案組合，數據比特可能不能填滿LDPC碼字中的信息比特部分，因此在生成校驗比特之前，還可以進行縮短操作。縮短操作，是指在LDPC編碼生成校驗比特之前，在信息比特部分填入一定數目的0比特，編碼生成校驗比特之後再將這些0比特刪除。
參見圖4，圖4是LDPC編碼步驟的示意圖。作為示例，如圖4所示， LDPC可包括如下步驟。步驟1：確定載荷（payload）比特，也即確定待編碼的數據比特。步驟2：確定LDPC碼字的長度和碼字數目。步驟3：縮短操作，也即對數據比特進行縮短操作，添加縮短0比特（shortening zero bit）。步驟4：生成校驗比特，也即利用數據比特和縮短0比特生成校驗比特，如奇偶校驗位（parity）比特。生成校驗比特後，將步驟3中添加的縮短0比特刪除，校驗比特如為奇偶校驗位（parity）比特。
5、LDPC碼譯碼停止準則：可用於結束譯碼器的譯碼迭代，還可用於基於碼字重傳的HARQ傳輸。一般地，對LDPC碼引入譯碼停止準則的目的包括：
1）數據驗證：譯碼停止準則對傳輸的數據包提供了一個可靠性指示，該可靠性指示可用於向數據傳輸的上層反饋該數據包是否正確接收，或者用於產生HARQ傳輸的控制信息（例如，確認（acknowledgement，ACK）信息或否定（negative acknowledgement，NACK））；
2）能量和時延的節省：譯碼停止準則可通過避免不必要的冗餘迭代次數從而避免譯碼能耗及譯碼時延的浪費。其中，不必要的冗餘迭代表示：在當前碼字無法被正確譯碼的情況下，或者當前碼字已經被正確恢復的情況下，的迭代。
一般情況，譯碼停止準則可分為A型停止準則和B型停止準則。
其中，A型停止準則：用於判斷譯碼器是否正確判斷當前碼字已譯碼正確，即提供關於當前碼字是否已正確恢復的可靠性指示。
其中，B型停止準則：用於判斷當前碼字是否不可恢復，即儘早反饋錯誤不可恢復，從而避免不必要的譯碼迭代以降低能耗和節省時間。
由上可知，好的譯碼停止準則可有效地提早結束譯碼器的譯碼迭代，從而達到降低能耗和譯碼時延的目的。
6、判決事件：採用譯碼停止準則時，在譯碼過程中可能出現的判決事件。
在給出各種判決事件之前，首先介紹完美譯碼停止準則（genie aided stopping rule），也就是譯碼判斷的理想情況。該完美譯碼停止準則一般不存在，此處主要用於與本申請提出的各種譯碼停止準則進行比較。完美譯碼停止準則指：每次迭代譯碼結束後均比較本輪迭代譯碼得到的信息比特和真實傳輸的信息比特，若二者相同則停止譯碼迭代。
作為示例，表1列出了採用譯碼停止準則時可能出現的判決事件。在介紹表1之前，先進行以下說明。
1）可靠性指示：用於指示譯碼端是否正確譯碼。可靠性指示可表示為：可靠包指示（如用c表示）或不可靠包指示（如用w表示）。
例如，若正確的信息比特在n MAX次迭代內恢復，則譯碼端反饋一個可靠包指示，該可靠包指示可用於指示譯碼端成功接收數據。作為示例，譯碼端還可反饋所需的最小迭代次數。其中，n MAX表示最大迭代次數。
再例如，若當前碼字錯誤且不可恢復，則譯碼端立即停止譯碼迭代，並且反饋一個不可靠包指示，該不可靠包指示可用於指示譯碼端未成功接收數據。
為區分，用e d表示採用一般譯碼停止準則（也即完美譯碼停止準則之外的譯碼停止準則）時的可靠性指示，e g表示採用完美譯碼停止準則時的可靠性指示。e d∈[c,w]，e g∈[c,w]。
2）所需的譯碼迭代次數：表示譯碼端對接收到的碼字進行譯碼時所需要的譯碼迭代次數。
為區分，用n d表示採用一般譯碼停止準則（也即完美譯碼停止準則之外的譯碼停止準則）時所需的譯碼迭代次數，n g表示採用完美譯碼停止準則時所需的譯碼迭代次數。n d∈[0,n MAX]，n g∈[0,n MAX]。
3）‘真實’可靠指示：表示當採用一般譯碼停止準則（也即完美譯碼停止準則之外的譯碼停止準則）時，譯碼端反饋的信息比特的真實狀況。為簡潔，用true表示‘真實’可靠指示，true∈[c,w]。其中，c表示譯碼端反饋的信息比特正確，w表示譯碼端反饋的信息比特錯誤。 表1
e g e d true n d與n g 事件名稱 （name of event） HARQ 描述（description）
c c c n d≥n g 成功正確檢測 ACK 譯碼端宣告沒有錯誤發生
c w c n d≥n g 虛警 錯誤NACK 譯碼端宣告譯碼錯誤，但信息比特實際沒有錯誤
c w w n d＜n g 虛假的錯誤檢測 Not nec. NACK 譯碼端宣告存在不可恢復的錯誤，但實際該錯誤可恢復
w c w n d≥0=n g 漏檢錯誤 Wrong ACK 譯碼端宣告沒有錯誤，但實際存在不可恢復的錯誤
c c w n d＜n g 虛假的漏檢錯誤 Wrong and not nec. ACK 譯碼端宣告沒有錯誤，但實際存在可恢復的錯誤
w w w n d≥0 成功錯誤檢測 NACK 譯碼端正確地宣告不可恢復的錯誤
如表1所示，e d為c，e g為c，true為c，n d≥n g 時，判決事件的事件名稱為成功正確檢測（detected correct，DC）。成功正確檢測：譯碼端宣告沒有錯誤發生，也即採用一般譯碼停止準則（也即完美譯碼停止準則之外的譯碼停止準則）時，譯碼端反饋的HARQ是正確的。在該情況下，譯碼端反饋ACK，表示成功接收數據，其中，譯碼端反饋的ACK是正確的。在該情況下，譯碼端還可反饋一個非負的迭代次數的浪費次數（如稱為額外迭代次數）：∆=(n d-n g )。
如表1所示，e d為c，e g為w，true為c，n d≥n g 時，判決事件的事件名稱為虛警（false alarm，FA）。FA：碼字信息比特部分沒有錯誤，但譯碼端宣告譯碼錯誤，也即採用一般譯碼停止準則（也即完美譯碼停止準則之外的譯碼停止準則）時，譯碼端反饋的HARQ是錯誤的。在該情況下，譯碼端反饋一個錯誤NACK（wrong NACK），其中，譯碼端反饋的NACK是錯誤的，因此會造成不必要的重傳。
如表1所示，e d為c，e g為w，true為w，n d＜n g 時，判決事件的事件名稱為虛假的錯誤檢測（false detected error，FDE）。FDE：譯碼端宣告存在不可恢復的錯誤，但實際該錯誤可恢復（比如通過增加譯碼迭代次數可恢複錯誤）。在該情況下，譯碼端反饋非必要的NACK（not necessary NACK，Not nec. NACK），可能會增加檢測到的誤幀率（frame error rate，FER）和真實的FER。
如表1所示，e d為w，e g為c，true為w，n d≥0=n g 時，判決事件的事件名稱為漏檢錯誤（undetected error，UE）。漏檢錯誤：譯碼端宣告沒有錯誤，但實際存在不可恢復的錯誤，也即採用一般譯碼停止準則（也即完美譯碼停止準則之外的譯碼停止準則）時，譯碼端反饋的HARQ是錯誤的。在該情況下，譯碼端反饋一個錯誤ACK（wrong ACK），其中，譯碼端反饋的ACK是錯誤的，這樣可能會降低檢測到的FER，不改變真實的FER。
如表1所示，e d為c，e g為c，true為w，n d＜n g 時，判決事件的事件名稱為虛假的漏檢錯誤（false undetected error，FUE）。FUE：譯碼端宣告沒有錯誤，但實際存在可恢復的錯誤，也即採用一般譯碼停止準則（也即完美譯碼停止準則之外的譯碼停止準則）時，譯碼端反饋的HARQ是錯誤的。在該情況下，譯碼端反饋一個wrong NACK和非必要的ACK（not necessary ACK，Not nec. ACK），其中，譯碼端反饋的NACK是錯誤的。FUE相比漏檢錯誤更有害，因為FUE可能會增加真實的FER，但不改變檢測到的FER。
如表1所示，e d為w，e g為w，true為w，n d≥0時，判決事件的事件名稱為成功錯誤檢測（detected error，DE）。成功錯誤檢測：譯碼端正確地宣告不可恢復的錯誤。
可以理解，上述表1為示例性說明，對此不予限制。
現有技術中，譯碼停止準則是按照LDPC碼的校驗矩陣和當前譯碼碼字結果，計算校驗矩陣中包含的所有校驗方程是否滿足，若滿足則宣佈譯碼正確，否則進入下一次譯碼迭代。數學表達如式1。 式1
其中， H表示LDPC碼的校驗矩陣。 c表示本次譯碼迭代後的譯碼判決碼字序列， 。 s表示校驗矩陣和當前判決相乘得到的伴隨式向量， 。上角標T表示轉置，如 c T表示矩陣（或向量） c的轉置。若 s為全0向量，則當前譯碼判決正確，譯碼迭代可停止，且當前判決碼字即可作為譯碼結果輸出。
上述譯碼停止準則需要判斷校驗矩陣中包含的所有校驗方程正確，才可停止譯碼迭代，這樣可能會出現信息碼字已譯碼正確但是由於部分校驗方程不正確，導致無法及早結束譯碼，從而造成功耗的浪費以及譯碼時延的增加。此外，接收端僅需要信息比特即可，由於上述譯碼停止準則需要判斷校驗矩陣中包含的所有校驗方程正確才宣佈譯碼正確，這樣若錯誤僅存在於校驗比特部分，譯碼器也會宣告譯碼失敗，從而造成不必要的重傳。
有鑑於此，本申請提供一種方案，可以降低由於額外迭代次數和不必要重傳帶來的功耗浪費和時延增加。
上面對本申請中涉及到的術語做了簡單說明，下文實施例中不再贅述。此外，上文關於術語的說明，僅是為便於理解做的說明，其對本申請實施例的保護範圍不造成限定。
可以理解，本文中術語“和/或”，僅僅是一種描述關聯對象的關聯關係，表示可以存在三種關係，例如，A和/或B，可以表示：單獨存在A，同時存在A和B，單獨存在B這三種情況。另外，本文中字符“/”，一般表示前後關聯對象是一種“或”的關係。
下文將結合附圖詳細說明本申請實施例提供的方法。本申請提供的實施例可以適用於發送端設備（如編碼設備）和接收端設備（如譯碼設備）通信的任何通信場景，如可以應用於上述圖1所示的通信系統中。
在下文實施例中，以編碼裝置和譯碼裝置之間的交互為例進行說明。其中，編碼裝置可以是編碼設備或編碼設備的組成部件（例如芯片、電路或模塊等），譯碼裝置可以是譯碼設備或譯碼設備的組成部件（例如芯片、電路或模塊等）。
參見圖5，圖5是本申請實施例提供的一種編碼方法500的示意圖。方法500可以包括如下步驟。
510，編碼裝置對數據比特進行LDPC編碼，得到編碼後的LDPC碼流，數據比特包括信息比特和根據信息比特生成的CRC比特。
具體來說，編碼裝置對待編碼的比特（即數據比特）進行LDPC編碼，得到編碼後的LDPC碼流，其中，待編碼的比特包括待編碼的信息比特和CRC比特。CRC比特可以是根據全部或者部分信息比特生成的，因此為便於描述，該CRC比特也可稱為該信息比特的CRC比特。
可選地，CRC比特所在的位置與LDPC碼流中至少一個數據比特位置的魯棒性相關。基於此，可以根據LDPC碼流中至少一個數據比特位置的魯棒性，確定CRC比特所在的位置；或者說，CRC比特所在的位置是魯棒性滿足一定條件的位置。舉例來說，若某個位置的魯棒性滿足一定條件，則該位置可以是CRC比特的位置，也即在該位置放置CRC比特。
其中，數據比特位置的魯棒性，也就是說數據比特所在位置的魯棒性，可以反映數據比特在信道傳輸過程中受噪聲影響的程度。下文為便於簡潔，將數據比特位置的魯棒性簡稱為數據比特的魯棒性。示例性地，一個容易受到噪聲影響的數據比特的魯棒性，低於一個不容易受到噪聲影響的數據比特的魯棒性。也可以說，越容易受到噪聲影響的數據比特對噪聲越敏感，其魯棒性越低；反之，越不容易受到噪聲影響的數據比特，對噪聲越不敏感，其魯棒性越高。可替換地，魯棒性，也可稱為置信度或者可靠度等。
作為示例，對數似然比（likelihood rate，LLR）可表徵數據比特的魯棒性。具體來說，絕對值 可作為魯棒性特徵，確定數據比特的魯棒性排序，其中， 越小，則表示該 對應的比特位置越敏感，魯棒性越低。
可以理解，用LLR來表徵數據比特的魯棒性僅是一種示例性說明，對此不予限制。例如，也可以用數據比特本身的結構來表徵數據比特的魯棒性。
可選地，CRC比特所在的位置與LDPC碼流中至少一個數據比特位置的魯棒性相關，包括：CRC比特所在的位置的魯棒性高於LDPC碼流中至少一個信息比特所在位置的魯棒性。基於該方式，LDPC碼流中CRC比特所在位置的魯棒性高於至少一個信息比特所在位置的魯棒性，這樣通過優先選擇魯棒性較高的位置作為CRC比特的位置，也即將CRC比特置於魯棒性較高的位置，可以提高CRC比特的可靠性，進而可以基於該CRC比特輔助譯碼LDPC碼流中的信息比特。
舉例來說，LDPC碼流中包括X個數據比特，該X個數據比特中至少兩個信息比特的魯棒性不同，那麼CRC比特所在的位置的魯棒性高於該X個信息比特中至少一個信息比特的魯棒性，也就是說，在Ｘ個數據比特中，CRC比特所在的位置的魯棒性不是最低的。
一種可能的實現方式，CRC比特所在的位置的魯棒性最高，也即CRC比特所在的位置是LDPC碼流中數據比特的魯棒性最高的位置。可以理解，上述實現方式為示例性說明，對此不予限制。例如，CRC比特所在的位置是LDPC碼流中數據比特的魯棒性次高的位置。
可選地，CRC比特所在的位置與LDPC碼流中至少一個數據比特的魯棒性相關，包括：LDPC碼流中的至少兩個數據比特的魯棒性一致的情況下，CRC比特所在的位置位於至少兩個數據比特中位置靠前的位置。基於該方式，在至少兩個數據比特的魯棒性一致的情況下，通過將CRC比特置於靠前的位置，可以便於譯碼端較快地獲取到CRC比特，進而可以基於該CRC比特輔助譯碼LDPC碼流中的信息比特。
舉例來說，假設兩個數據比特的魯棒性一致，且第一個數據比特的位置靠前，第二個數據比特的位置靠後，如第一個數據比特位於校驗矩陣的第a1列，第二個數據比特位於校驗矩陣的第a2列，a1小於a2，那麼CRC比特可以位於第一個數據比特的位置，即CRC比特可以位於校驗矩陣的第a1列。
其中，數據比特的魯棒性一致，表示數據比特的魯棒性相同或者相似。舉例來說，若至少兩個數據比特的魯棒性相同，則可認為該至少兩個數據比特的魯棒性一致。再舉例來說，若至少兩個數據比特的魯棒性的差值位於預設範圍，則也可認為該至少兩個數據比特的魯棒性一致。其中，至少兩個數據比特的魯棒性的差值位於預設範圍，即表示至少兩個數據比特的魯棒性相差不大，如至少兩個數據比特的LLR的絕對值 的差值位於預設範圍。其中，預設範圍可以是具體的數值，或者也可以是數值範圍，對此不予限制。預設範圍可以是預定義的，如標準預定義的；或者也可以是預配置的；或者也可以是根據歷史情況估計的，不予限制。
可選地，關於CRC比特的參數不予限制。其中，CRC比特的參數例如包括：CRC比特數和/或生成多項式（generator polynomial）。作為示例，表2示出了CRC比特數的示例。 表2
CRC比特數（bits） 生成多項式（十六進制（hex））
8 0xe7
9 0x119
10 0x327
11 0x5db
12 0x8f3
13 0x12e6
14 0x2322
15 0x4306
16 0xd175
17 0x1165d
18 0x25f53
19 0x77b0f
20 0xc1acf
21 0x10df8f
22 0x2a952a
23 0x6bc0f5
24 0xbd80de
25 0x1b9189d
26 0x2186c30
27 0x6c3ff0d
28 0xd120245
29 0x1cf492f3
30 0x2ad4a56a
31 0x74f9e7cb
32 0x9960034c
可以理解，上述表2為示例性說明，對此不予限制。
520，編碼裝置向譯碼裝置發送LDPC碼流。相應地，譯碼裝置接收LDPC碼流。
可選地，方法500還包括步驟530。
530，譯碼裝置對LDPC碼進行譯碼。
譯碼裝置對LDPC進行譯碼，可以得到相應的信息比特。
在本申請實施例中，通過在LDPC碼流中加入CRC比特，可以在譯碼迭代過程中，基於該CRC比特輔助譯碼，也即輔助譯碼端判斷譯碼是否成功。舉例來說，譯碼裝置譯碼出數據比特（或者說信息比特）後，可以進一步使用CRC比特對譯碼出的信息比特進行校驗，若CRC比特校驗正確，則認為成功譯碼出信息比特，即譯碼正確；否則可以繼續進行譯碼，直到譯碼正確。此外，CRC比特所在的位置可以與LDPC碼流中數據比特的魯棒性相關，這樣，可以根據實際需求，選擇CRC比特所在的位置。例如，若要提高CRC比特的可靠性，可以優先選擇魯棒性較高的位置作為CRC比特的位置，也即將CRC比特置於魯棒性較高的位置，這樣可以提高CRC比特的可靠性，進而可以基於該CRC比特輔助譯碼LDPC碼流中的信息比特。
在不同碼長和碼率下，CRC比特所在的位置可能不同。
作為示例，下面結合表3至表14示出了在不同碼長和碼率下，CRC比特可能的位置。在下面的示例中，以LLR的絕對值 表徵魯棒性為例進行示例性說明。其中，關於計算LLR的具體方式不予限制，例如可以採用已知的或未知的方式來進行計算。
示例1，在LDPC碼流的碼長為1944，碼率為1/2的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的第1列所對應的數據比特位置。
舉例來說，碼率為1/2，數據比特的長度為972，碼長為1944的LDPC碼字對應的校驗矩陣中的數據比特的LLR的絕對值 及其可靠性排序可以如表3所示。 表3
魯棒性排序 10(3) 6(3) 8(3) 11(3) 4(3) 3(3)
35.1049 35.3955 35.3983 35.4292 35.4818 35.5749
魯棒性排序 12(3) 7(3) 2(4) 5(11) 9(11) 1(11)
35.6812 35.8946 47.0243 126.4571 126.7682 126.7955
其中，表3的第1行“魯棒性排序”，每個元素a (b) 表示校驗矩陣的第a列，且第a列的列重為b。第a列對應的 表示第a列對應的數據比特的LLR的絕對值，可以反映該列對應的數據比特的魯棒性，其中|LLR|越大，魯棒性越高；反之，|LLR|越小，魯棒性越低。
一種可能的實現方式，CRC比特位於魯棒性最高的位置。以表3所示的示例為例，CRC比特位於LLR的絕對值最大的位置，即CRC比特可位於校驗矩陣中的第1列，即1(11)的位置，作為示例該位置的LLR的絕對值為126.7955。
另一種可能的實現方式，CRC比特位於魯棒性次高的位置。以表3所示的示例為例，CRC比特可位於LLR的絕對值次大的位置，即CRC比特可位於校驗矩陣中的第9列，即9(11)的位置，作為示例該位置的LLR的絕對值為126.7682。
可以理解，上述實現方式為示例性說明，對此不予限制。例如，CRC比特也可以位於其它位置，如CRC比特也可位於校驗矩陣中的第5列，即5(11)的位置。
示例2，在LDPC碼流的碼長為1944，碼率為2/3的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列。
舉例來說，碼率為2/3，數據比特的長度為1296，碼長為1944的LDPC碼字對應的校驗矩陣中的數據比特的LLR的絕對值 及其魯棒性排序可以如表4所示。 表4
魯棒性排序 16(3) 8(3) 15(3) 12(3) 9(3) 10(3) 14(3) 6(3)
51.8303 52.7906 55.7835 55.9381 55.9510 56.0615 57.4838 58.3637
魯棒性排序 13(3) 11(3) 7(3) 5(6) 1(8) 2(8) 3(8) 4(8)
58.4436 58.5789 59.7989 110.0576 147.9562 147.9562 147.9562 147.9562
關於表4中各元素的含義可以參考表3中的描述，此處不再贅述。
一種可能的實現方式，CRC比特位於魯棒性最高的位置。以表4所示的示例為例，CRC比特位於LLR的絕對值最大的位置，如CRC比特可位於校驗矩陣中的第1列，即1(8)的位置；或者，CRC比特可位於校驗矩陣中的第2列，即2(8)的位置；或者，CRC比特可位於校驗矩陣中的第3列，即3(8)的位置；或者，CRC比特可位於校驗矩陣中的第4列，即4(8)的位置。作為示例，上述位置的LLR的絕對值為147.9562。可選地，若按照在至少兩個數據比特的魯棒性一致的情況下，CRC比特所在的位置位於至少兩個數據比特中位置靠前的位置，則CRC比特可位於校驗矩陣中的第1列，即1(8)的位置。
另一種可能的實現方式，CRC比特位於魯棒性次高的位置。以表4所示的示例為例， CRC比特可位於校驗矩陣中的第5列，即5(6)的位置。
可以理解，上述實現方式為示例性說明，對此不予限制。例如，CRC比特也可以位於其它位置。
示例3，在LDPC碼流的碼長為1944，碼率為3/4的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列。
舉例來說，碼率為3/4，數據比特的長度為1458，碼長為1944的LDPC碼字對應的校驗矩陣中的數據比特的LLR的絕對值 及其魯棒性排序可以如表5所示。 表5
魯棒性排序 12(3) 16(3) 11(3) 10(3) 14(3) 17(3) 15(3) 8(3) 13(3)
42.1947 42.1947 42.2473 42.3949 42.4339 42.4605 42.4782 42.4996 42.5079
魯棒性排序 18(3) 7(3) 9(3) 1(6) 2(6) 3(6) 4(6) 5(6) 6(6)
42.6081 42.6472 42.6998 81.8940 81.8940 81.8940 81.8940 81.8940 81.8940
關於表5中各元素的含義可以參考表3中的描述，此處不再贅述。
一種可能的實現方式，CRC比特位於魯棒性最高的位置。以表5所示的示例為例，CRC比特位於LLR的絕對值最大的位置，如CRC比特可位於校驗矩陣中的第1列，即1(6)的位置；或者，CRC比特可位於校驗矩陣中的第2列，即2(6)的位置；或者，CRC比特可位於校驗矩陣中的第3列，即3(6)的位置；或者，CRC比特可位於校驗矩陣中的第4列，即4(6)的位置；或者，CRC比特可位於校驗矩陣中的第5列，即5(6)的位置；或者，CRC比特可位於校驗矩陣中的第6列，即6(6)的位置。作為示例，上述位置的LLR的絕對值為81.8940。可選地，若按照在至少兩個數據比特的魯棒性一致的情況下，CRC比特所在的位置位於至少兩個數據比特中位置靠前的位置，則CRC比特可位於校驗矩陣中的第1列，即1(6)的位置。
可以理解，上述實現方式為示例性說明，對此不予限制。例如，CRC比特也可以位於或者其它位置。
示例4，在LDPC碼流的碼長為1944，碼率為5/6的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列、第7列、第8列、第9列、第10列。
舉例來說，碼率為5/6，數據比特的長度為1620，碼長為1944的LDPC碼字對應的校驗矩陣中的數據比特的LLR的絕對值 及其魯棒性排序可以如表6所示。 表6
魯棒性排序 12(3) 14(3) 15(3) 17(3) 19(3) 13(3) 20(3) 11(3) 16(3) 18(3)
81.7266 81.7266 81.8447 81.8447 81.8447 85.7235 85.7235 85.8668 85.8668 85.8668
魯棒性排序 1(4) 2(4) 3(4) 4(4) 5(4) 6(4) 7(4) 8(4) 9(4) 10(4)
111.6094 111.6094 111.6094 111.6094 111.6094 111.6094 111.6094 111.6094 111.6094 111.6094
關於表6中各元素的含義可以參考表3中的描述，此處不再贅述。
一種可能的實現方式，CRC比特位於魯棒性最高的位置。以表6所示的示例為例，CRC比特位於LLR的絕對值最大的位置，如CRC比特可位於校驗矩陣中的第1列，即1(4)的位置；或者，CRC比特可位於校驗矩陣中的第2列，即2(4)的位置；或者，CRC比特可位於校驗矩陣中的第3列，即3(4)的位置；或者，CRC比特可位於校驗矩陣中的第4列，即4(4)的位置；或者，CRC比特可位於校驗矩陣中的第5列，即5(4)的位置；或者，CRC比特可位於校驗矩陣中的第6列，即6(4)的位置；或者，CRC比特可位於校驗矩陣中的第7列，即7(4)的位置；或者，CRC比特可位於校驗矩陣中的第8列，即8(4)的位置；或者，CRC比特可位於校驗矩陣中的第9列，即9(4)的位置；或者，CRC比特可位於校驗矩陣中的第10列，即10(4)的位置。作為示例，上述位置的LLR的絕對值為111.6094。可選地，若按照在至少兩個數據比特的魯棒性一致的情況下，CRC比特所在的位置位於至少兩個數據比特中位置靠前的位置，則CRC比特可位於校驗矩陣中的第1列，即1(4)的位置。
可以理解，上述實現方式為示例性說明，對此不予限制。例如，CRC比特也可以位於其它位置。
示例5，在LDPC碼流的碼長為1296，碼率為1/2的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的第1列所對應的數據比特位置。
舉例來說，碼率為1/2，數據比特的長度為648，碼長為1296的LDPC碼字對應的校驗矩陣中的數據比特的LLR的絕對值 及其魯棒性排序可以如表7所示。 表7
魯棒性排序 8(3) 12(3) 7(3) 3(3) 11(3) 10(3)
39.2121 39.3214 39.7775 39.7809 40.3593 40.5239
魯棒性排序 4(3) 6(3) 2(4) 5(11) 9(11) 1(11)
40.9689 41.0671 52.9074 143.0869 144.3379 144.4487
關於表7中各元素的含義可以參考表3中的描述，此處不再贅述。
一種可能的實現方式，CRC比特位於魯棒性最高的位置。以表7所示的示例為例，CRC比特位於LLR的絕對值最大的位置，即CRC比特可位於校驗矩陣中的第1列，即1(11)的位置，作為示例該數據比特的LLR的絕對值為144.4487。
另一種可能的實現方式，CRC比特位於魯棒性次高的位置。以表7所示的示例為例，CRC比特可位於LLR的絕對值次大的位置，即CRC比特可位於校驗矩陣中的第9列，即9(11)的位置，作為示例該數據比特的LLR的絕對值為144.3379。
可以理解，上述實現方式為示例性說明，對此不予限制。例如，CRC比特也可以位於其它位置，如CRC比特也可位於校驗矩陣中的第5列，即5(11)的位置。
示例6，在LDPC碼流的碼長為1296，碼率為2/3的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列。
舉例來說，碼率為2/3，數據比特的長度為864，碼長為1296的LDPC碼字對應的校驗矩陣中的數據比特的LLR的絕對值 及其魯棒性排序可以如表8所示。 表8
魯棒性排序 16(3) 9(3) 12(3) 7(3) 10(3) 8(3) 11(3) 14(3)
51.6235 51.7664 53.0464 54.2856 57.1662 58.0598 58.0598 58.0598
魯棒性排序 13(3) 15(3) 6(3) 4(7) 5(7) 1(8) 2(8) 3(8)
58.2351 58.3730 58.9266 126.8313 130.9186 147.3210 147.3210 147.3210
關於表8中各元素的含義可以參考表3中的描述，此處不再贅述。
一種可能的實現方式，CRC比特位於魯棒性最高的位置。以表8所示的示例為例，CRC比特位於LLR的絕對值最大的位置，如CRC比特可位於校驗矩陣中的第1列，即1(8)的位置；或者，CRC比特可位於校驗矩陣中的第2列，即2(8)的位置；或者，CRC比特可位於校驗矩陣中的第3列，即3(8)的位置。作為示例，上述位置的LLR的絕對值為147.3210。可選地，若按照在至少兩個數據比特的魯棒性一致的情況下，CRC比特所在的位置位於至少兩個數據比特中位置靠前的位置，則CRC比特可位於校驗矩陣中的第1列，即1(8)的位置。
另一種可能的實現方式，CRC比特位於魯棒性次高的位置。以表8所示的示例為例，CRC比特可位於LLR的絕對值次大的位置，即CRC比特可位於校驗矩陣中的第5列，即5(7)的位置。
可以理解，上述實現方式為示例性說明，對此不予限制。例如，CRC比特也可以位於其它位置。
示例7，在LDPC碼流的碼長為1296，碼率為3/4的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列、第7列。
舉例來說，碼率為3/4，數據比特的長度為972，碼長為1296的LDPC碼字對應的校驗矩陣中的數據比特的LLR的絕對值 及其魯棒性排序可以如表9所示。 表9
魯棒性排序 9(3) 11(3) 13(3) 15(3) 17(3) 8(3) 10(3) 12(3) 14(3)
42.4009 42.4009 42.4009 42.4009 42.4009 42.5957 42.5957 42.5957 42.5957
魯棒性排序 16(3) 18(3) 1(6) 2(6) 3(6) 4(6) 5(6) 6(6) 7(6)
42.5957 42.5957 81.9962 81.9962 81.9962 81.9962 81.9962 81.9962 81.9962
關於表9中各元素的含義可以參考表3中的描述，此處不再贅述。
一種可能的實現方式，CRC比特位於魯棒性最高的位置。以表9所示的示例為例，CRC比特位於LLR的絕對值最大的位置，如CRC比特可位於校驗矩陣中的第1列，即1(6)的位置；或者，CRC比特可位於校驗矩陣中的第2列，即2(6)的位置；或者，CRC比特可位於校驗矩陣中的第3列，即3(6)的位置；或者，CRC比特可位於校驗矩陣中的第4列，即4(6)的位置；或者，CRC比特可位於校驗矩陣中的第5列，即5(6)的位置；或者，CRC比特可位於校驗矩陣中的第6列，即6(6)的位置；或者，CRC比特可位於校驗矩陣中的第7列，即7(6)的位置。作為示例，上述位置的LLR的絕對值為81.9962。可選地，若按照在至少兩個數據比特的魯棒性一致的情況下，CRC比特所在的位置位於至少兩個數據比特中位置靠前的位置，則CRC比特可位於校驗矩陣中的第1列，即1(6)的位置。
可以理解，上述實現方式為示例性說明，對此不予限制。例如，CRC比特也可以位於或者其它位置。
示例8，在LDPC碼流的碼長為1296，碼率為5/6的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列、第7列、第8列、第9列、第10列、第11列、第12列、第13列、第14列、第15列、第16列。
舉例來說，碼率為5/6，數據比特的長度為1080，碼長為1296的LDPC碼字對應的校驗矩陣中的數據比特的LLR的絕對值 及其魯棒性排序可以如表10所示。 表10
魯棒性排序 17(3) 20(3) 19(3) 18(3) 1 (3) 2(3) 3(3) 4(3) 5(3) 6(3)
40.1126 40.1137 41.5050 41.5277 53.5355 53.5355 53.5355 53.5355 53.5355 53.5355
魯棒性排序 7(4) 8(4) 9(4) 10(4) 11(4) 12(4) 13(4) 14(4) 15(4) 16(4)
53.5355 53.5355 53.5355 53.5355 53.5355 53.5355 53.5355 53.5355 53.5355 53.5355
關於表10中各元素的含義可以參考表3中的描述，此處不再贅述。
一種可能的實現方式，CRC比特位於魯棒性最高的位置。以表10所示的示例為例，CRC比特位於LLR的絕對值最大的位置，如CRC比特可位於校驗矩陣中的第1列，即1(3)的位置；或者，CRC比特可位於校驗矩陣中的第2列，即2(3)的位置；或者，CRC比特可位於校驗矩陣中的第3列，即3(3)的位置；或者，CRC比特可位於校驗矩陣中的第4列，即4(3)的位置；或者，CRC比特可位於校驗矩陣中的第5列，即5(3)的位置；或者，CRC比特可位於校驗矩陣中的第6列，即6(3)的位置；或者，CRC比特可位於校驗矩陣中的第7列，即7(4)的位置；或者，CRC比特可位於校驗矩陣中的第8列，即8(4)的位置；或者，CRC比特可位於校驗矩陣中的第9列，即9(4)的位置；或者，CRC比特可位於校驗矩陣中的第10列，即10(4)的位置；或者，CRC比特可位於校驗矩陣中的第11列，即11(4)的位置；或者，CRC比特可位於校驗矩陣中的第12列，即12(4)的位置；或者，CRC比特可位於校驗矩陣中的第13列，即13(4)的位置；或者，CRC比特可位於校驗矩陣中的第14列，即14(4)的位置；或者，CRC比特可位於校驗矩陣中的第15列，即15(4)的位置；或者，CRC比特可位於校驗矩陣中的第16列，即16(4)的位置。作為示例，上述位置的LLR的絕對值為53.5355。可選地，若按照在至少兩個數據比特的魯棒性一致的情況下，CRC比特所在的位置位於至少兩個數據比特中位置靠前的位置，則CRC比特可位於校驗矩陣中的第1列，即1(3)的位置。
可以理解，上述實現方式為示例性說明，對此不予限制。例如，CRC比特也可以位於其它位置。
示例9，在LDPC碼流的碼長為648，碼率為1/2的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第5列、第9列。
舉例來說，碼率為1/2，數據比特的長度為324，碼長為648的LDPC碼字對應的校驗矩陣中的數據比特的LLR的絕對值 及其魯棒性排序可以如表11所示。 表11
魯棒性排序 8(3) 6(3) 12(3) 11(3) 2(3) 3(3)
46.8189 48.0339 49.6489 50.3947 50.6030 50.0061
魯棒性排序 10(3) 7(3) 4(3) 1(12) 5(12) 9(12)
51.5432 52.8294 53.0404 199.0153 199.0153 199.0153
關於表11中各元素的含義可以參考表3中的描述，此處不再贅述。
一種可能的實現方式，CRC比特位於魯棒性最高的位置。以表11所示的示例為例，CRC比特位於LLR的絕對值最大的位置，如CRC比特可位於校驗矩陣中的第1列，即1(12)的位置；或者，CRC比特可位於校驗矩陣中的第5列，即5(12)的位置；或者，CRC比特可位於校驗矩陣中的第9列，即9(12)的位置。作為示例，上述位置的LLR的絕對值為199.0153。可選地，若按照在至少兩個數據比特的魯棒性一致的情況下，CRC比特所在的位置位於至少兩個數據比特中位置靠前的位置，則CRC比特可位於校驗矩陣中的第1列，即1(12)的位置。
可以理解，上述實現方式為示例性說明，對此不予限制。例如，CRC比特也可以位於其它位置。
示例10，在LDPC碼流的碼長為648，碼率為2/3的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列。
舉例來說，碼率為2/3，數據比特的長度為456，碼長為648的LDPC碼字對應的校驗矩陣中的數據比特的LLR的絕對值 及其魯棒性排序可以如表12所示。 表12
魯棒性排序 10(3) 12(3) 13(3) 15(3) 16(3) 11(3) 14(3) 6(4)
53.0034 53.0484 53.3075 53.3075 53.3728 54.2094 54.7075 71.1816
魯棒性排序 8(4) 5(4) 7(4) 9(4) 4(6) 1(8) 2(8) 3(8)
71.1816 71.1821 71.1821 71.1821 105.5303 140.6811 140.6811 140.6811
關於表12中各元素的含義可以參考表3中的描述，此處不再贅述。
一種可能的實現方式，CRC比特位於魯棒性最高的位置。以表12所示的示例為例，CRC比特位於LLR的絕對值最大的位置，如CRC比特可位於校驗矩陣中的第1列，即1(8)的位置；或者，CRC比特可位於校驗矩陣中的第2列，即2(8)的位置；或者，CRC比特可位於校驗矩陣中的第3列，即3(8)的位置。作為示例，上述位置的LLR的絕對值為140.6811。可選地，若按照在至少兩個數據比特的魯棒性一致的情況下，CRC比特所在的位置位於至少兩個數據比特中位置靠前的位置，則CRC比特可位於校驗矩陣中的第1列，即1(8)的位置。
可以理解，上述實現方式為示例性說明，對此不予限制。例如，CRC比特也可以位於其它位置。
示例11，在LDPC碼流的碼長為648，碼率為3/4的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列。
舉例來說，碼率為3/4，數據比特的長度為486，碼長為648的LDPC碼字對應的校驗矩陣中的數據比特的LLR的絕對值 及其魯棒性排序可以如表13所示。 表13
魯棒性排序 18(3) 13(3) 15(3) 16(3) 12(3) 14(3) 17(3) 10(4) 6(4)
55.6613 57.4149 57.4149 57.8154 57.9725 57.9725 59.7288 72.4135 74.3434
魯棒性排序 7(4) 8(4) 11(4) 9(4) 1(6) 2(6) 3(6) 4(6) 5(6)
74.3434 76.0379 77.7915 78.0157 113.0070 113.0070 113.0070 113.0070 113.0070
關於表13中各元素的含義可以參考表3中的描述，此處不再贅述。
一種可能的實現方式，CRC比特位於魯棒性最高的位置。以表13所示的示例為例，CRC比特位於LLR的絕對值最大的位置，如CRC比特可位於校驗矩陣中的第1列，即1(6)的位置；或者，CRC比特可位於校驗矩陣中的第2列，即2(6)的位置；或者，CRC比特可位於校驗矩陣中的第3列，即3(6)的位置；或者，CRC比特可位於校驗矩陣中的第4列，即4(6)的位置；或者，CRC比特可位於校驗矩陣中的第5列，即5(6)的位置。作為示例，上述位置的LLR的絕對值為113.0070。可選地，若按照在至少兩個數據比特的魯棒性一致的情況下，CRC比特所在的位置位於至少兩個數據比特中位置靠前的位置，則CRC比特可位於校驗矩陣中的第1列，即1(6)的位置。
可以理解，上述實現方式為示例性說明，對此不予限制。例如，CRC比特也可以位於或者其它位置。
示例12，在LDPC碼流的碼長為648，碼率為5/6的情況下，CRC比特所在的位置位於LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列、第7列、第8列、第9列、第10列、第11列、第12列、第14列、第15列、第16列、第17列、第18列、第19列、第20列。
舉例來說，碼率為5/6，數據比特的長度為540，碼長為648的LDPC碼字對應的校驗矩陣中的數據比特的LLR的絕對值 及其魯棒性排序可以如表14所示。 表14
魯棒性排序 13(3) 1(3) 2(3) 3(3) 4(3) 5(3) 6(4) 7(4) 8(4) 9(4)
53.3878 73.4420 73.4420 73.4420 73.4420 73.4420 73.4420 73.4420 73.4420 73.4420
魯棒性排序 10(4) 11(4) 12(4) 14(4) 15(4) 16(4) 17(4) 18(4) 19(4) 20(4)
73.4420 73.4420 73.4420 73.4420 73.4420 73.4420 73.4420 73.4420 73.4420 73.4420
關於表14中各元素的含義可以參考表3中的描述，此處不再贅述。
一種可能的實現方式，CRC比特位於魯棒性最高的位置。以表14所示的示例為例，CRC比特位於LLR的絕對值最大的位置，如CRC比特可位於校驗矩陣中的第1列，即1(3)的位置；或者，CRC比特可位於校驗矩陣中的第2列，即2(3)的位置；或者，CRC比特可位於校驗矩陣中的第3列，即3(3)的位置；或者，CRC比特可位於校驗矩陣中的第4列，即4(3)的位置；或者，CRC比特可位於校驗矩陣中的第5列，即5(3)的位置；或者，CRC比特可位於校驗矩陣中的第6列，即6(4)的位置；或者，CRC比特可位於校驗矩陣中的第7列，即7(4)的位置；或者，CRC比特可位於校驗矩陣中的第8列，即8(4)的位置；或者，CRC比特可位於校驗矩陣中的第9列，即9(4)的位置；或者，CRC比特可位於校驗矩陣中的第10列，即10(4)的位置；或者，CRC比特可位於校驗矩陣中的第11列，即11(4)的位置；或者，CRC比特可位於校驗矩陣中的第12列，即12(4)的位置；或者，CRC比特可位於校驗矩陣中的第14列，即14(4)的位置；或者，CRC比特可位於校驗矩陣中的第15列，即15(4)的位置；或者，CRC比特可位於校驗矩陣中的第16列，即16(4)的位置；或者，CRC比特可位於校驗矩陣中的第17列，即17(4)的位置；或者，CRC比特可位於校驗矩陣中的第18列，即18(4)的位置；或者，CRC比特可位於校驗矩陣中的第19列，即19(4)的位置；或者，CRC比特可位於校驗矩陣中的第20列，即20(4)的位置。作為示例，上述位置的LLR的絕對值為73.4420。可選地，若按照在至少兩個數據比特的魯棒性一致的情況下，CRC比特所在的位置位於至少兩個數據比特中位置靠前的位置，則CRC比特可位於校驗矩陣中的第1列，即1(3)的位置。
可以理解，上述實現方式為示例性說明，對此不予限制。例如，CRC比特也可以位於其它位置。
在上述任一示例中，通過優先選擇魯棒性較高的位置（如最高的位置或次高的位置）作為CRC比特的位置，也即將CRC比特置於魯棒性較高的位置，可以提高CRC比特的可靠性，進而可以基於該CRC比特輔助譯碼LDPC碼流中的信息比特。此外，在至少兩個數據比特的魯棒性一致的情況下，通過將CRC比特置於靠前的位置，可以便於譯碼端較快地獲取到CRC比特，進而可以基於該CRC比特輔助譯碼LDPC碼流中的信息比特。
可以理解，上述表3至表14為示例性說明，對此不予限制，屬表3至表14的變形，都適用於本申請實施例。例如，CRC比特可以位於魯棒性較高的前X個位置，X為大於1或等於1的整數。再例如，CRC比特可以位於魯棒性排序為第Y的位置，Y為大於1或等於1的整數，Y例如可以是預定義的，如標準預定義的。再例如，表3至表14中所要表達的信息也可以採用其它變化形式來記錄。再例如，表3至表14中的數據比特的LLR的絕對值可替換為能夠表徵魯棒性的其它指標。再例如，表3至表14中的數據比特的LLR的絕對值可能是其它數值。再例如，表3至表14中各列的列重可以是其它值。
可選地，在本申請實施例中，根據可能發生的判決事件，確定CRC的比特數。若CRC的比特數較小，即碼字信息比特部分加入較少數量的CRC比特，那麼在譯碼迭代中，可能會出現如表1所示的一些判決事件，影響譯碼性能；若CRC的比特數較大，即碼字信息比特部分加入較多數量的CRC比特，那麼會增加開銷。因此，可以根據採用CRC譯碼停止準則時可能發生的判決事件確定CRC的比特數，以使得盡可能地在性能以及加入CRC比特帶來的開銷之間達到平衡。為便於描述，下面將方法500提出的方法，即LDPC碼流中包括CRC比特的方法，記為CRC譯碼停止準則。
參見圖6-圖13，圖6-圖13為採用CRC譯碼停止準則時，各種判決事件的事件概率與CRC的比特數之間的關係。作為示例，圖6-圖13中以以下判決事件為例進行示例性說明：漏檢錯誤（UE）、虛假的漏檢錯誤（FUE）、成功錯誤檢測（DE）。採用CRC譯碼停止準則時，虛警（FA）和虛假的錯誤檢測（FDE）概率均趨於0，因此圖6-圖13所示的仿真曲線中沒有給出這兩條曲線。
圖6-圖13中，橫坐標為CRC的比特數，縱坐標為事件概率（event probability）和額外迭代次數（excess iterations），曲線表示各種判決事件的事件概率隨CRC的比特數的變化，以及FER和迭代次數隨CRC的比特數的變化。其中，額外迭代次數表示相比于完美譯碼停止準則，採用CRC譯碼停止準則時迭代次數的浪費次數。舉例來說，若採用完美譯碼停止準則時迭代次數為n g ，採用CRC譯碼停止準則時迭代次數為n d ，則額外迭代次數∆ it= n d-n g 。為簡潔，作為示例，事件概率的取值用帶“E”的格式表示，以1.E-05為例，其表示：1·10 -5。圖6-圖13中的曲線還表示完美譯碼停止準則時的平均迭代次數隨CRC的比特數的變化（用it GA表示）。
圖6中碼長N=648，碼率R=1/2，最大迭代次數n MAX=50，FER約為1E-1。
圖7中碼長N=648，碼率R=2/3，最大迭代次數n MAX=50，FER約為1E-1。
圖8中碼長N=648，碼率R=3/4，最大迭代次數n MAX=50，FER約為1E-1。
圖9中碼長N=648，碼率R=5/6，最大迭代次數n MAX=50，FER約為1E-1。
圖10中碼長N=648，碼率R=1/2，最大迭代次數n MAX=50，FER約為1E-2。
圖11中碼長N=648，碼率R=2/3，最大迭代次數n MAX=50，FER約為1E-2。
圖12中碼長N=648，碼率R=3/4，最大迭代次數n MAX=50，FER約為1E-2。
圖13中碼長N=648，碼率R=5/6，最大迭代次數n MAX=50，FER約為1E-2。
從圖6-圖13中的示例可看出，不同判決事件的事件概率與CRC的比特數相關。舉例來說，漏檢錯誤（UE）和虛假的漏檢錯誤（FUE）發生的概率隨著CRC比特數目的增加會降低。從圖6-圖13可看出，CRC比特數為16比特時，漏檢錯誤（UE）和虛假的漏檢錯誤（FUE）發生的概率低於10 -4，CRC比特所造成的額外開銷大約為1.2%到4.8%，因此CRC的比特數為16時，可在性能和開銷之間達到較好的平衡。若將CRC譯碼停止準則與下文所述的CNR譯碼停止準則或VNR譯碼停止準則結合，則CRC的比特數小於16時（如CRC的比特數為8比特或10比特），也可在性能和開銷之間達到較好的平衡。關於CNR譯碼停止準則和VNR譯碼停止準則，後面結合圖18詳細說明。
參見圖14-圖17，圖14-圖17為採用已知的譯碼停止準則（如前面所述的按照LDPC碼的校驗矩陣和當前譯碼碼字結果，計算校驗矩陣中包含的所有校驗方程是否滿足）和CRC譯碼停止準則時，各種判決事件的事件概率和額外迭代次數的比較。為簡潔，圖14-17中將已知的譯碼停止準則記為CXR。作為示例，圖14-圖17中以以下判決事件為例進行示例性說明：漏檢錯誤（UE）、虛假的漏檢錯誤（FUE）、虛警（FA）。
圖14-圖17中，橫坐標為E s/N 0，單位如為dB，E s/N 0表示信噪比（signal noise ratio，SNR），縱坐標為事件概率和額外迭代次數，曲線表示採用已知的譯碼停止準則和CRC譯碼停止準則時，各種事件的事件概率隨E s/N 0的變化，以及FER和額外迭代次數∆ it隨E s/N 0的變化。圖14-圖17中的曲線還表示完美譯碼停止準則時的平均迭代次數隨E s/N 0的變化（用it GA表示）。
圖14中碼長N=1944，碼率R=1/2，迭代次數為50。
圖15中碼長N=1944，碼率R=5/6，迭代次數為50。
圖16中碼長N=648，碼率R=1/2，迭代次數為50。
圖17中碼長N=648，碼率R=5/6，迭代次數為50。
從圖14-圖17中的示例可看出，採用已知的譯碼停止準則或CRC譯碼停止準則時，漏檢錯誤（UE）發生的概率隨著SNR增加會降低，且採用已知的譯碼停止準則時漏檢錯誤（UE）發生的概率更低。例如，對於R=1/2的場景，採用已知的譯碼停止準則和CRC譯碼停止準則時，漏檢錯誤（UE）發生的概率大約相差一個數量級。虛假的漏檢錯誤（FUE）發生的概率相對于SNR幾乎恒定，且相比於CRC譯碼停止準則，採用已知的譯碼停止準則時，虛假的漏檢錯誤（FUE）發生的概率大約低兩個數量級。採用已知的譯碼停止準則時虛警（FA）發生的概率相比FER大約低兩個數量級。採用已知的譯碼停止準則或CRC譯碼停止準則的主要區別在於，採用CRC譯碼停止準則時虛警（FA）發生的概率幾乎為0，採用已知的譯碼停止準則時虛警（FA）發生的概率相比FER大約低兩個數量級。可以看出，如果兩種譯碼停止準則結合起來，則可以降低各種判決事件的事件概率。
上文結合圖5介紹了CRC譯碼停止準則，下面結合圖18介紹本申請提出的其它譯碼停止準則。下面提供的譯碼準則可以與上面的CRC譯碼停止準則結合使用，也可以單獨使用，不予限制。
參見圖18，圖18是本申請實施例提供的一種譯碼方法1800的示意圖。方法1800可以包括如下步驟。
1810，譯碼裝置獲取待譯碼的LDPC碼流。如譯碼裝置從編碼裝置接收待譯碼的LDPC碼流。相應地，編碼裝置發送該LDPC碼流。
具體來說，編碼裝置對數據比特進行LDPC編碼，得到編碼後的LDPC碼流。可選地，數據比特包括信息比特和根據信息比特生成的CRC比特。進一步可選地，CRC比特所在的位置可以與LDPC碼流中的至少一個數據比特的魯棒性相關。關於CRC比特的相關方案可以參考方法500中的相關描述，此處不予贅述。
1820，譯碼裝置基於維度為M×N的校驗矩陣，對LDPC碼進行譯碼，得到LDPC碼字。
其中，M為校驗節點數，N為變量節點數，M、N為大於1的整數。
1830，根據LDPC碼字，以及M1個校驗方程和/或N1個變量節點，判斷是否停止譯碼。
基於校驗矩陣得到的M個校驗方程包括M1個校驗方程，校驗矩陣中的N個變量節點包括N1個變量節點，N1為小於N的正整數，M1為小於M的正整數。
其中，步驟1830可以包括以下三種方案。
方案1，根據LDPC碼字，以及M1個校驗方程，判斷是否停止譯碼。基於該方案，通過判定一定比例的校驗方程是否正確，而不是所有的校驗方程，可以降低譯碼開銷。為便於描述，下面將該方案1稱為CNR譯碼停止準則。
可選地，M1=M· f1， f1大於0且小於1。這樣，通過引入一個比例值 f1，實際進行譯碼判斷時，取所有校驗方程（如M個）中比例為 f1的校驗方程參與驗證，也即 f1·M個校驗方程是否滿足校驗關係。
一種可能的實現方式，計算根據 f1·M個校驗方程與N個變量節點得到的伴隨式向量。
例如，若根據 f1·M個校驗方程與N個變量節點得到的伴隨式向量為全零向量，則判定譯碼正確。可選地，在該情況下，譯碼端反饋當前譯碼迭代的輸出碼字，並宣告譯碼成功。
再例如，若根據 f1·M個校驗方程與N個變量節點得到的伴隨式向量不為全零向量，則判斷不停止譯碼。可選地，在該情況下，繼續進行譯碼迭代。
再例如，若根據 f1·M個校驗方程與N個變量節點得到的伴隨式向量不為全零向量，且達到最大譯碼迭代次數，則判斷停止譯碼，並且確定譯碼錯誤。
可選地， f1與判決事件的概率相關，也即可以根據可能發生的判決事件的概率確定 f1。
由於CNR譯碼停止準則是通過判斷一定比例（即 f1）的校驗方程是否滿足校驗關係進行譯碼判斷的，因此可能會對性能造成一定損失。考慮到各種判決事件與 f1的取值相關，因此可以根據採用CNR譯碼停止準則時可能發生的判決事件，確定 f1的取值，以使得盡可能地在性能以及譯碼帶來的功耗方面達到平衡。
參見圖19-圖22，圖19-圖22為採用CNR譯碼停止準則時，各種判決事件的事件概率與 f1之間的關係。作為示例，圖19-圖22中以以下判決事件為例進行示例性說明：漏檢錯誤（UE）、虛假的漏檢錯誤（FUE）、虛警（FA）、成功錯誤檢測（DE）。
圖19-圖22中，橫坐標為 f1，縱坐標為事件概率和額外迭代次數，曲線表示各種判決事件的事件概率隨 f1取值的變化，以及FER和額外迭代次數∆ it隨 f1取值的變化。
圖19中碼長N=1944，碼率R=1/2，最大迭代次數n MAX=25，完美譯碼停止準則時的平均迭代次數為6.89。
圖20中碼長N=1944，碼率R=2/3，最大迭代次數n MAX=25，完美譯碼停止準則時的平均迭代次數為5.12。
圖21中碼長N=1944，碼率R=3/4，最大迭代次數n MAX=25，完美譯碼停止準則時的平均迭代次數為4.71。
圖22中碼長N=1944，碼率R=5/6，最大迭代次數n MAX=25，完美譯碼停止準則時的平均迭代次數為3.36。
從圖19-圖22中的示例可看出，不同判決事件的事件概率與 f1的取值相關。舉例來說， f1的取值越小，額外迭代次數∆ it越小，虛警FA的概率也會降低，漏檢錯誤（UE）和虛假的漏檢錯誤（FUE）的概率可能會增加。此外，從圖19-圖22中的示例還可看出，FER基本為恒定值水平線，且幾乎和成功錯誤檢測（DE）的曲線重合。
方案2，根據LDPC碼字，以及N1個變量節點，判斷是否停止譯碼。基於該方案，通過判定一定比例的變量節點是否滿足可靠性條件，而不是所有的變量節點，來降低譯碼開銷。為便於描述，下面將該方案2稱為VNR譯碼停止準則。
可選地，N1=N· f2， f2大於0且小於1。這樣，引入一個比例值 f2，實際進行譯碼判斷時，取所有變量節點（如N個）中比例為 f2的變量節點參與驗證，也即 f2·N個變量節點是否滿足可靠性條件。
一種可能的實現方式，變量節點的可靠性條件為：與該變量節點相連的所有相鄰校驗節點上一輪譯碼迭代反饋的關於該變量節點的符號均相同，即均反饋為正或者負，從而所有相鄰校驗節點對該變量節點的外信息反饋均指示該變量節點為0或者1。
可選地， f2與判決事件的概率相關，也即可以根據可能發生的判決事件確定 f2。
由於VNR譯碼停止準則是通過判斷一定比例（即 f2）的變量節點是否滿足可靠性條件進行譯碼判斷的，因此可能會對性能造成一定損失。考慮到各種判決事件與 f2的取值相關，因此可以根據採用VNR譯碼停止準則時可能發生的判決事件，確定 f2的取值，以使得盡可能地在性能以及譯碼帶來的功耗方面達到平衡。
參見圖23-圖26，圖23-圖26為採用VNR譯碼停止準則時，各種判決事件的事件概率與 f2之間的關係。作為示例，圖23-圖26中以以下判決事件為例進行示例性說明：漏檢錯誤（UE）、虛假的漏檢錯誤（FUE）、虛警（FA）、成功錯誤檢測（DE）。
圖23-圖26中，橫坐標為 f2，縱坐標為事件概率和額外迭代次數，曲線表示各種判決事件的事件概率隨 f2取值的變化，以及FER和額外迭代次數∆ it隨 f2取值的變化。
圖23中碼長N=1944，碼率R=1/2，最大迭代次數n MAX=25，完美譯碼停止準則時的平均迭代次數為7.53。
圖24中碼長N=1944，碼率R=2/3，最大迭代次數n MAX=25，完美譯碼停止準則時的平均迭代次數為5.12。
圖25中碼長N=1944，碼率R=3/4，最大迭代次數n MAX=25，完美譯碼停止準則時的平均迭代次數為4.21。
圖26中碼長N=1944，碼率R=5/6，最大迭代次數n MAX=25，完美譯碼停止準則時的平均迭代次數為3.36。
從圖23-圖26中的示例可看出，不同判決事件的事件概率與 f2的取值相關。舉例來說， f2的取值越小，額外迭代次數∆ it越小，虛警FA的概率也會降低，漏檢錯誤（UE）和虛假的漏檢錯誤（FUE）的概率可能會增加。此外，從圖23-圖26中的示例還可看出，FER基本為恒定值水平線，且幾乎和成功錯誤檢測（DE）的曲線重合。
方案3，根據LDPC碼字，以及M1個校驗方程和N1個變量節點，判斷是否停止譯碼。基於該方案，通過判定一定比例的校驗方程是否正確，而不是所有的校驗方程，以及判定一定比例的變量節點是否滿足可靠性條件，而不是所有的變量節點，來降低譯碼開銷。方案3可以理解為是方案1和方案2的結合，此處不予贅述。
上文結合圖18介紹了CNR譯碼準則和VNR譯碼準則。可以理解，CNR譯碼準則和/或VNR譯碼準則，可以與方法500中所述的CRC譯碼準則結合使用，也可以單獨使用，不予限制。
可以理解，本申請的各實施例中的一些可選的特徵，在某些場景下，可以不依賴於其他特徵，也可以在某些場景下，與其他特徵進行結合，不作限定。
還可以理解，本申請的各實施例中的方案可以進行合理的組合使用，並且實施例中出現的各個術語的解釋或說明可以在各個實施例中互相參考或解釋，對此不作限定。
以上，結合圖5至圖26詳細說明了本申請實施例提供的方法。以下，結合圖27至圖29詳細說明本申請實施例提供的裝置。應理解，裝置實施例的描述與方法實施例的描述相互對應，因此，未詳細描述的內容可以參見上文方法實施例，為了簡潔，這裡不予贅述。
參見圖27，圖27是本申請實施例提供的一種通信裝置2700的示意性框圖。該裝置2700包括收發單元2710和處理單元2720。收發單元2710可以用於實現相應的通信功能。收發單元2710還可以稱為通信接口或通信單元。處理單元2720可以用於進行處理，如進行編碼或譯碼。
可選地，該裝置2700還可以包括存儲單元，該存儲單元可以用於存儲指令和/或數據，處理單元2720可以讀取存儲單元中的指令和/或數據，以使得裝置實現前述方法實施例。
作為一種設計，該裝置2700用於執行上文方法實施例中編碼裝置執行的步驟或者流程，收發單元2710用於執行上文方法實施例中編碼裝置側的收發相關的操作，處理單元2720用於執行上文方法實施例中編碼裝置側的處理相關的操作。一種可能的實現方式，該裝置2700用於執行如圖5或圖18所示實施例中編碼裝置執行的步驟或者流程。
可選地，處理單元2720，用於對數據比特進行低密度奇偶校驗LDPC編碼，得到編碼後的LDPC碼流，其中，數據比特包括信息比特和根據信息比特生成的CRC比特；收發單元2710，用於輸出LDPC碼流。進一步可選地，CRC比特所在的位置與LDPC碼流中至少一個數據比特位置的魯棒性相關。
作為另一種設計，該裝置2700用於執行上文方法實施例中譯碼裝置執行的步驟或者流程，收發單元2710用於執行上文方法實施例中譯碼裝置側的收發相關的操作，處理單元2720用於執行上文方法實施例中譯碼裝置側的處理相關的操作。一種可能的實現方式，該裝置2700用於執行如圖5或圖18所示實施例中譯碼裝置執行的步驟或者流程。
可選地，收發單元2710，用於獲取待譯碼的低密度奇偶校驗LDPC碼流，LDPC碼流中包括數據比特，該數據比特包括信息比特和該信息比特的CRC比特；處理單元2720，用於對LDPC碼流進行譯碼。進一步可選地，CRC比特所在的位置與LDPC碼流中至少一個數據比特位置的魯棒性相關。
應理解，各單元執行上述相應步驟的具體過程在上述方法實施例中已經詳細說明，為了簡潔，在此不再贅述。
還應理解，這裡的裝置2700以功能單元的形式體現。這裡的術語“單元”可以指應用特有集成電路（application specific integrated circuit，ASIC）、電子電路、用於執行一個或多個軟件或固件程序的處理器（例如共享處理器、專有處理器或組處理器等）和存儲器、合併邏輯電路和/或其它支持所描述的功能的合適組件。在一個可選例子中，本領域技術人員可以理解，裝置2700可以具體為上述實施例中的通信裝置（如編碼裝置，又如譯碼裝置），可以用於執行上述各方法實施例中與通信裝置對應的各個流程和/或步驟，為避免重複，在此不再贅述。
上述各個方案的裝置2700具有實現上述方法中通信裝置（如編碼裝置，又如譯碼裝置）所執行的相應步驟的功能。所述功能可以通過硬件實現，也可以通過硬件執行相應的軟件實現。所述硬件或軟件包括一個或多個與上述功能相對應的模塊；例如收發單元可以由收發機替代（例如，收發單元中的發送單元可以由發送機替代，收發單元中的接收單元可以由接收機替代），其它單元，如處理單元等可以由處理器替代，分別執行各個方法實施例中的收發操作以及相關的處理操作。
此外，上述收發單元2710還可以是收發電路（例如可以包括接收電路和發送電路），處理單元可以是處理電路。
需要指出的是，圖27中的裝置可以是前述實施例中的設備，也可以是芯片或者芯片系統，例如：片上系統（system on chip，SoC）。其中，收發單元可以是輸入輸出電路、通信接口；處理單元為該芯片上集成的處理器或者微處理器或者集成電路。在此不做限定。
參見圖28，圖28是本申請實施例提供另一種通信裝置2800的示意圖。該裝置2800包括處理器2810，處理器2810與存儲器2820耦合，存儲器2820用於存儲計算機程序或指令和/或數據，處理器2810用於執行存儲器2820存儲的計算機程序或指令，或讀取存儲器2820存儲的數據，以執行上文各方法實施例中的方法。
可選地，處理器2810為一個或多個。
可選地，存儲器2820為一個或多個。
可選地，該存儲器2820與該處理器2810集成在一起，或者分離設置。
可選地，如圖28所示，該裝置2800還包括收發器2830，收發器2830用於信號的接收和/或發送。例如，處理器2810用於控制收發器2830進行信號的接收和/或發送。
作為示例，處理器2810可以具有圖27中所示的處理單元2720的功能，存儲器2820可以具有存儲單元的功能，收發器2830可以具有圖27中所示的收發單元2710的功能。
作為一種方案，該裝置2800用於實現上文各個方法實施例中由通信裝置（如編碼裝置，又如譯碼裝置）執行的操作。
例如，處理器2810用於執行存儲器2820存儲的計算機程序或指令，以實現上文各個方法實施例中通信裝置（如編碼裝置，又如譯碼裝置）的相關操作。
應理解，本申請實施例中提及的處理器可以是中央處理單元（central processing unit，CPU），還可以是其他通用處理器、數字信號處理器（digital signal processor，DSP）、專用集成電路（application specific integrated circuit，ASIC）、現成可編程門陣列（field programmable gate array，FPGA）或者其他可編程邏輯器件、分立門或者晶體管邏輯器件、分立硬件組件等。通用處理器可以是微處理器或者該處理器也可以是任何常規的處理器等。
還應理解，本申請實施例中提及的存儲器可以是易失性存儲器和/或非易失性存儲器。其中，非易失性存儲器可以是只讀存儲器（read-only memory，ROM）、可編程只讀存儲器（programmable ROM，PROM）、可擦除可編程只讀存儲器（erasable PROM，EPROM）、電可擦除可編程只讀存儲器（electrically EPROM，EEPROM）或閃存。易失性存儲器可以是隨機存取存儲器（random access memory，RAM）。例如，RAM可以用作外部高速緩存。作為示例而非限定，RAM包括如下多種形式：靜態隨機存取存儲器（static RAM，SRAM）、動態隨機存取存儲器（dynamic RAM，DRAM）、同步動態隨機存取存儲器（synchronous DRAM，SDRAM）、雙倍數據速率同步動態隨機存取存儲器（double data rate SDRAM，DDR SDRAM）、增強型同步動態隨機存取存儲器（enhanced SDRAM，ESDRAM）、同步連接動態隨機存取存儲器（synchlink DRAM，SLDRAM）和直接內存總線隨機存取存儲器（direct rambus RAM，DR RAM）。
需要說明的是，當處理器為通用處理器、DSP、ASIC、FPGA或者其他可編程邏輯器件、分立門或者晶體管邏輯器件、分立硬件組件時，存儲器（存儲模塊）可以集成在處理器中。
還需要說明的是，本文描述的存儲器旨在包括但不限於這些和任意其它適合類型的存儲器。
參見圖29，圖29是本申請實施例提供一種芯片系統2900的示意圖。該芯片系統2900（或者也可以稱為處理系統）包括邏輯電路2910以及輸入/輸出接口（input/output interface）2920。
其中，邏輯電路2910可以為芯片系統2900中的處理電路。邏輯電路2910可以耦合連接存儲單元，調用存儲單元中的指令，使得芯片系統2900可以實現本申請各實施例的方法和功能。輸入/輸出接口2920，可以為芯片系統2900中的輸入輸出電路，將芯片系統2900處理好的信息輸出，或將待處理的數據或信令信息輸入芯片系統2900進行處理。
具體地，例如，若編碼裝置安裝了該芯片系統2900，邏輯電路2910可用於對數據比特進行LDPC編碼，邏輯電路2910與輸入/輸出接口2920耦合，邏輯電路2910可通過輸入/輸出接口2920向解碼裝置發送編碼後的LDPC碼流。又如，若譯碼裝置安裝了該芯片系統2900，邏輯電路2910與輸入/輸出接口2920耦合，輸入/輸出接口2920可將來自編碼裝置的LDPC碼輸入至邏輯電路2910進行處理。
作為一種方案，該芯片系統2900用於實現上文各個方法實施例中由通信裝置（如編碼裝置，又如譯碼裝置）執行的操作。
例如，邏輯電路2910用於實現上文方法實施例中由通信裝置（如編碼裝置，又如譯碼裝置）執行的處理相關的操作；輸入/輸出接口2920用於實現上文方法實施例中由通信裝置（如編碼裝置，又如譯碼裝置）執行的發送和/或接收相關的操作。
本申請實施例還提供一種計算機可讀存儲介質，其上存儲有用於實現上述各方法實施例中由通信裝置（如編碼裝置，又如譯碼裝置）執行的方法的計算機指令。
例如，該計算機程序被計算機執行時，使得該計算機可以實現上述方法各實施例中由通信裝置（如編碼裝置，又如譯碼裝置）執行的方法。
本申請實施例還提供一種計算機程序產品，包含指令，該指令被計算機執行時以實現上述各方法實施例中由通信裝置（如編碼裝置，又如譯碼裝置）執行的方法。
本申請實施例還提供一種通信系統，該通信系統包括上文各實施例中的編碼裝置和譯碼裝置。例如，該系統包含圖5所示實施例中的編碼裝置和譯碼裝置。再例如，該系統包含圖18所示實施例中的編碼裝置和譯碼裝置。
上述提供的任一種裝置中相關內容的解釋及有益效果均可參考上文提供的對應的方法實施例，此處不再贅述。
在本申請所提供的幾個實施例中，應該理解到，所揭露的裝置和方法，可以通過其它的方式實現。例如，以上所描述的裝置實施例僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實際實現時可以有另外的劃分方式，例如多個單元或組件可以結合或者可以集成到另一個系統，或一些特徵可以忽略，或不執行。此外，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口，裝置或單元的間接耦合或通信連接，可以是電性，機械或其它的形式。
在上述實施例中，可以全部或部分地通過軟件、硬件、固件或者其任意組合來實現。當使用軟件實現時，可以全部或部分地以計算機程序產品的形式實現。所述計算機程序產品包括一個或多個計算機指令。在計算機上加載和執行所述計算機程序指令時，全部或部分地產生按照本申請實施例所述的流程或功能。所述計算機可以是通用計算機、專用計算機、計算機網絡、或者其他可編程裝置。例如，所述計算機可以是個人計算機，服務器，或者網絡設備等。所述計算機指令可以存儲在計算機可讀存儲介質中，或者從一個計算機可讀存儲介質向另一個計算機可讀存儲介質傳輸，例如，所述計算機指令可以從一個網站站點、計算機、服務器或數據中心通過有線（例如同軸電纜、光纖、數字用戶線（DSL））或無線（例如紅外、無線、微波等）方式向另一個網站站點、計算機、服務器或數據中心進行傳輸。所述計算機可讀存儲介質可以是計算機能夠存取的任何可用介質或者是包含一個或多個可用介質集成的服務器、數據中心等數據存儲設備。所述可用介質可以是磁性介質(例如，軟盤、硬盤、磁帶)、光介質(例如，DVD)、或者半導體介質（例如固態硬盤（solid state disk，SSD）等。例如，前述的可用介質包括但不限於：U盤、移動硬盤、只讀存儲器（read-only memory，ROM）、隨機存取存儲器（random access memory，RAM）、磁碟或者光盤等各種可以存儲程序代碼的介質。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
AP1、AP2:接入點 STA1～STA3:站點 500:編碼方法 1800:譯碼方法 510～530、1810～1830:步驟 2700:通信裝置 2710:收發單元 2720:處理單元 2800:通信裝置 2810:處理器 2820:存儲器 2830:收發器 2900:芯片系統 2910:邏輯電路 2920:輸入/輸出接口
圖1是適用於本申請實施例的系統架構的示意圖。 圖2是LDPC的校驗矩陣的示意圖。 圖3是校驗矩陣對應的Tanner圖的示意圖。 圖4是LDPC編碼步驟的示意圖。 圖5是本申請實施例提供的一種譯碼方法500的示意圖。 圖6-圖13是採用CRC譯碼停止準則時，各種判決事件的事件概率與CRC的比特數之間的關係。 圖14-圖17是採用已知的譯碼停止準則和CRC譯碼停止準則時，各種判決事件的事件概率和額外迭代次數的比較的示意圖。 圖18是本申請實施例提供的一種譯碼方法1800的示意圖。 圖19-圖22是採用校驗節點準則（check node rule，CNR）譯碼停止準則時，各種判決事件的事件概率與 f1之間的關係的示意圖。 圖23-圖26是採用變量節點準則（variable node rule，VNR）譯碼停止準則時，各種判決事件的事件概率與 f2之間的關係的示意圖。 圖27是本申請實施例提供的一種通信裝置2700的示意性框圖。 圖28是本申請實施例提供另一種通信裝置2800的示意圖。 圖29是本申請實施例提供一種芯片系統2900的示意圖。
500:編碼方法
510~530:步驟

Claims (14)

  1. 一種編碼方法，其特徵在於，包括： 對數據比特進行低密度奇偶校驗LDPC編碼，得到編碼後的LDPC碼流，其中，所述數據比特包括信息比特和根據所述信息比特生成的循環冗餘校檢CRC比特，所述CRC比特所在的位置與所述LDPC碼流中至少一個數據比特位置的魯棒性相關； 輸出所述LDPC碼流。
  2. 根據請求項1所述的方法，其特徵在於，所述CRC比特所在的位置與所述LDPC碼流中至少一個數據比特位置的魯棒性相關，包括： 所述CRC比特所在的位置的魯棒性高於所述LDPC碼流中至少一個信息比特所在的位置的魯棒性。
  3. 根據請求項1或2所述的方法，其特徵在於，所述CRC比特所在的位置與所述LDPC碼流中至少一個數據比特位置的魯棒性相關，包括： 所述LDPC碼流中至少兩個數據比特位置的魯棒性一致的情況下，所述CRC比特所在的位置位於所述至少兩個數據比特中位置靠前的位置。
  4. 根據請求項1至3中任一項所述的方法，其特徵在於，所述CRC比特所在的位置與所述LDPC碼流中至少一個數據比特位置的魯棒性相關，包括以下任一項： 在所述LDPC碼流的碼長為1944，碼率為1/2的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的第1列所對應的數據比特位置；或者， 在所述LDPC碼流的碼長為1944，碼率為2/3的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列；或者， 在所述LDPC碼流的碼長為1944，碼率為3/4的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列；或者， 在所述LDPC碼流的碼長為1944，碼率為5/6的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列、第7列、第8列、第9列、第10列；或者， 在所述LDPC碼流的碼長為1296，碼率為1/2的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的第1列所對應的數據比特位置；或者， 在所述LDPC碼流的碼長為1296，碼率為2/3的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列；或者， 在所述LDPC碼流的碼長為1296，碼率為3/4的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列、第7列；或者， 在所述LDPC碼流的碼長為1296，碼率為5/6的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列、第7列、第8列、第9列、第10列、第11列、第12列、第13列、第14列、第15列、第16列；或者， 在所述LDPC碼流的碼長為648，碼率為1/2的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第5列、第9列；或者， 在所述LDPC碼流的碼長為648，碼率為2/3的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列；或者， 在所述LDPC碼流的碼長為648，碼率為3/4的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列；或者， 在所述LDPC碼流的碼長為648，碼率為5/6的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列、第7列、第8列、第9列、第10列、第11列、第12列、第14列、第15列、第16列、第17列、第18列、第19列、第20列。
  5. 一種譯碼方法，其特徵在於，包括： 獲取待譯碼的低密度奇偶校驗LDPC碼流，所述LDPC碼流中包括數據比特，所述數據比特包括信息比特和所述信息比特的循環冗餘校檢CRC比特，所述CRC比特所在的位置與所述LDPC碼流中至少一個數據比特位置的魯棒性相關； 對所述LDPC碼流進行譯碼。
  6. 根據請求項5所述的方法，其特徵在於，所述CRC比特所在的位置與所述LDPC碼流中至少一個數據比特位置的魯棒性相關，包括： 所述CRC比特所在的位置的魯棒性高於所述LDPC碼流中至少一個信息比特所在的位置的魯棒性。
  7. 根據請求項5或6所述的方法，其特徵在於，所述CRC比特所在的位置與所述LDPC碼流中至少一個數據比特位置的魯棒性相關，包括： 所述LDPC碼流中至少兩個數據比特位置的魯棒性一致的情況下，所述CRC比特所在的位置位於所述至少兩個數據比特中位置靠前的位置。
  8. 根據請求項5至7中任一項所述的方法，其特徵在於，所述CRC比特所在的位置與所述LDPC碼流中至少一個數據比特位置的魯棒性相關，包括以下任一項： 在所述LDPC碼流的碼長為1944，碼率為1/2的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的第1列所對應的數據比特位置；或者， 在所述LDPC碼流的碼長為1944，碼率為2/3的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列；或者， 在所述LDPC碼流的碼長為1944，碼率為3/4的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列；或者， 在所述LDPC碼流的碼長為1944，碼率為5/6的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列、第7列、第8列、第9列、第10列；或者， 在所述LDPC碼流的碼長為1296，碼率為1/2的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的第1列所對應的數據比特位置；或者， 在所述LDPC碼流的碼長為1296，碼率為2/3的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列；或者， 在所述LDPC碼流的碼長為1296，碼率為3/4的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列、第7列；或者， 在所述LDPC碼流的碼長為1296，碼率為5/6的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列、第7列、第8列、第9列、第10列、第11列、第12列、第13列、第14列、第15列、第16列；或者， 在所述LDPC碼流的碼長為648，碼率為1/2的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第5列、第9列；或者， 在所述LDPC碼流的碼長為648，碼率為2/3的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列；或者， 在所述LDPC碼流的碼長為648，碼率為3/4的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列；或者， 在所述LDPC碼流的碼長為648，碼率為5/6的情況下，所述CRC比特所在的位置位於所述LDPC碼流的校驗矩陣中的以下任一列所對應的數據比特位置：第1列、第2列、第3列、第4列、第5列、第6列、第7列、第8列、第9列、第10列、第11列、第12列、第14列、第15列、第16列、第17列、第18列、第19列、第20列。
  9. 一種通信裝置，其特徵在於，包括：用於執行如請求項1至8中任一項所述的方法的單元或模塊。
  10. 一種通信裝置，其特徵在於，包括處理器，所述處理器，用於執行存儲器中存儲的計算機程序或指令，以使得所述裝置執行請求項1至8中任一項所述的方法。
  11. 根據請求項10所述的裝置，其特徵在於，所述裝置還包括所述存儲器和/或通信接口，所述通信接口與所述處理器耦合， 所述通信接口，用於輸入和/或輸出信息。
  12. 一種計算機可讀存儲介質，其特徵在於，用於存儲計算機程序，所述計算機程序包括用於實現如請求項1至8中任一項所述的方法的指令。
  13. 一種芯片，其特徵在於，包括：處理器和接口，用於從存儲器中調用並運行所述存儲器中存儲的計算機程序，以執行如請求項1至8中任一項所述的方法。
  14. 一種計算機程序產品，其特徵在於，包括計算機程序代碼，所述計算機程序代碼用於實現如請求項1至8中任一項所述的方法。
TW112145749A 2022-12-02 2023-11-27 編碼方法、譯碼方法以及通信裝置 TW202425543A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211534348X 2022-12-02

Publications (1)

Publication Number Publication Date
TW202425543A true TW202425543A (zh) 2024-06-16

Family

ID=

Similar Documents

Publication Publication Date Title
US10735134B2 (en) Self-decodable redundancy versions for low-density parity-check codes
Hamidi-Sepehr et al. Analysis of 5G LDPC codes rate-matching design
WO2021180217A1 (zh) Ldpc码的速率匹配的方法和通信装置
US11881870B2 (en) LDPC code encoding method and communication apparatus
JP2004112800A (ja) 適応的ハイブリッド自動再伝送要求方法及び装置
US11695435B2 (en) Data transmission method, apparatus, and system
WO2006070836A1 (ja) データ再送方法
AU2017333145B2 (en) Encoding and decoding techniques
US20240030941A1 (en) Encoding and decoding method and apparatus
BR112020002753A2 (pt) método e aparelho
KR20210111811A (ko) 무선 네트워크에서의 데이터 재송신
KR20210042177A (ko) 통신 네트워크에서의 재송신 프로세스를 개선하는 방법, 데이터 신호, 통신 네트워크, 송신기 및 수신기
US11616598B2 (en) Puncturing and retransmission techniques for encoded transmissions
TWI676371B (zh) 解碼猛禽碼的裝置及方法
US20230208555A1 (en) Permutated extension and shortened low density parity check codes for hybrid automatic repeat request
WO2024114812A1 (zh) 编码方法、译码方法以及通信装置
EP4156522A1 (en) Rate matching method for ldpc code, and communication device
WO2023273995A1 (zh) 数据处理方法及装置
TW202425543A (zh) 編碼方法、譯碼方法以及通信裝置
WO2021136539A1 (zh) 卷积码的速率匹配的方法和无线通信装置
WO2024041194A1 (zh) 速率匹配的方法和通信装置
EP4395211A1 (en) Retransmission method and apparatus
WO2024067350A1 (zh) 级联码的编码和译码的方法以及通信装置
JP2010028770A (ja) 通信システム、受信装置、送信装置、通信方法及びプログラム