TW202418325A - 電子保險絲裝置、測量其電阻的方法以及其形成方法 - Google Patents

電子保險絲裝置、測量其電阻的方法以及其形成方法 Download PDF

Info

Publication number
TW202418325A
TW202418325A TW111147060A TW111147060A TW202418325A TW 202418325 A TW202418325 A TW 202418325A TW 111147060 A TW111147060 A TW 111147060A TW 111147060 A TW111147060 A TW 111147060A TW 202418325 A TW202418325 A TW 202418325A
Authority
TW
Taiwan
Prior art keywords
doped region
gate
region
fuse
voltage
Prior art date
Application number
TW111147060A
Other languages
English (en)
Other versions
TWI855448B (zh
Inventor
丘世仰
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202418325A publication Critical patent/TW202418325A/zh
Application granted granted Critical
Publication of TWI855448B publication Critical patent/TWI855448B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/05—Component parts thereof
    • H01H85/055—Fusible members
    • H01H85/08—Fusible members characterised by the shape or form of the fusible member
    • H01H85/11—Fusible members characterised by the shape or form of the fusible member with applied local area of a metal which, on melting, forms a eutectic with the main material of the fusible member, i.e. M-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H69/00—Apparatus or processes for the manufacture of emergency protective devices
    • H01H69/02—Manufacture of fuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/04—Arrangements for preventing response to transient abnormal conditions, e.g. to lightning or to short duration over voltage or oscillations; Damping the influence of dc component by short circuits in ac networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種電子保險絲裝置包括基板、位於基板上的絕緣層、第一保險絲閘極、第一通過閘極及第一讀出電極。基板包括具有第一導電類型的第一摻雜區、第二摻雜區及第三摻雜區和具有不同於第一導電類型的第二導電類型的高摻雜區。第一摻雜區位於第二摻雜區和高摻雜區之間。第二摻雜區位於第一摻雜區和第三摻雜區之間。第一保險絲閘極位於絕緣層上以及第一摻雜區和第二摻雜區之間。第一通過閘極位於絕緣層上以及第二摻雜區和第三摻雜區之間。第一讀出電極電連接到第三摻雜區。

Description

電子保險絲裝置、測量其電阻的方法以及其形成方法
本揭示內容是關於一種電子保險絲裝置、一種測量電子保險絲裝置的電阻的方法以及形成電子保險絲裝置的方法。
電子保險絲（ElectronicFuse,eFuse）被設計為電子裝置中的犧牲元件。當通過電子保險絲的電流過多會導致電子保險絲熔斷。除了保護電子裝置免受高電流的損壞之外，藉由熔斷電子保險絲還可以改變電流路徑，從而在電子裝置上提供多種操作。例如當裝置中有些部分不能有效地工作，例如故障、更長的反應時間或消耗高功率等，這些部分中的電子保險絲就會被熔斷，以確保裝置保持高效運行。在一些裝置中，電子保險絲被熔斷以寫入永久保存在邏輯電路中的資訊，從而防止裝置可能的降級。因此，確保要熔斷的電子保險絲確實在裝置中熔斷非常重要。
本揭示內容是關於一種電子保險絲裝置。電子保險絲裝置包括基板、絕緣層、第一保險絲閘極、第一通過閘極及第一讀出電極。基板包括第一摻雜區、第二摻雜區、第三摻雜區及高摻雜區，其中第一摻雜區位於第二摻雜區和高摻雜區之間，第二摻雜區位於第一摻雜區和第三摻雜區之間，第一摻雜區、第二摻雜區及第三摻雜區為第一導電類型，以及高摻雜區為不同於第一導電類型的第二導電類型。絕緣層位於基板上。第一保險絲閘極設置在絕緣層上以及第一摻雜區和第二摻雜區之間。第一通過閘極設置在絕緣層上以及第二摻雜區和第三摻雜區之間。第一讀出電極電連接到第三摻雜區。
在一些實施方式中，第一摻雜區與高摻雜區直接接觸。
在一些實施方式中，基板進一步包括阱區圍繞第一摻雜區、第二摻雜區及第三摻雜區，阱區具有第二導電類型，以及高摻雜區的第一摻雜濃度大於阱區的第二摻雜濃度。
在一些實施方式中，電子保險絲裝置進一步包括複數個第一間隙物在第一保險絲閘極的複數個第一側壁上，以及複數個第二間隙物在第一通過閘極的複數個第二側壁上。
在一些實施方式中，絕緣層的厚度在25Å至30Å之間，以及絕緣層的材料為氧化矽。
在一些實施方式中，電子保險絲裝置進一步包括第一多晶矽層在絕緣層上及第一保險絲閘極下，以及第二多晶矽層在絕緣層上及第一通過閘極下。
在一些實施方式中，電子保險絲裝置進一步包括第四摻雜區、第五摻雜區、第六摻雜區、第二保險絲閘極、公共電極、第二通過閘極及第二讀出電極。第四摻雜區、第五摻雜區及第六摻雜區在基板中，其中第四摻雜區位於高摻雜區和第五摻雜區之間，以及第五摻雜區位於第四摻雜區和第六摻雜區之間。第二保險絲閘極在絕緣層上及第四摻雜區和第五摻雜區之間。公共電極電連接到第一保險絲閘極及第二保險絲閘極。第二通過閘極在絕緣層上及第五摻雜區和第六摻雜區之間。第二讀出電極電連接到第六摻雜區。
本揭示內容亦關於一種測量上述電子保險絲裝置的電阻的方法。方法包括以下操作。施加第一電壓在第一通過閘極上。施加第二電壓在第一保險絲閘極上以擊穿絕緣層。施加第三電壓在第一通過閘極上。施加第四電壓在第一保險絲閘極上。從第一讀出電極讀取第一電阻。如果第一電阻高於預定值，則施加第五電壓在第一通過閘極上、施加高於第四電壓的第六電壓在第一保險絲閘極上以及從第一讀出電極讀取第二電阻。
在一些實施方式中，第四電壓在0.1V至0.5V之間，以及第六電壓在0.6V至1.0V之間。
在一些實施方式中，電子保險絲裝置進一步包括第四摻雜區、第五摻雜區、第六摻雜區、第二保險絲閘極、公共電極、第二通過閘極及第二讀出電極。第四摻雜區、第五摻雜區及第六摻雜區在基板中，其中第四摻雜區位於高摻雜區和第五摻雜區之間，以及第五摻雜區位於第四摻雜區和第六摻雜區之間。第二保險絲閘極在絕緣層上及第四摻雜區和第五摻雜區之間。公共電極電連接到第一保險絲閘極及第二保險絲閘極。第二通過閘極在絕緣層上及第五摻雜區和第六摻雜區之間。第二讀出電極電連接到第六摻雜區。
在一些實施方式中，方法進一步包括以下操作。施加第七電壓在第二通過閘極上。施加第二電壓在第二保險絲閘極上以擊穿絕緣層。施加第八電壓在第二通過閘極上。施加第四電壓在第二保險絲閘極上。從第二讀出電極讀取第三電阻。如果第三電阻高於預定值，則施加第九電壓在第二通過閘極上、施加第六電壓在第二保險絲閘極上以及從第二讀出電極讀取第四電阻。
本揭示內容又關於一種形成電子保險絲裝置的方法。方法包括以下操作。形成第一保險絲閘極及第一通過閘極在基板上的絕緣層上。對基板進行第一離子佈植以在基板中形成第一摻雜區、第二摻雜區及第三摻雜區，其中第二摻雜區位於第一摻雜區和第三摻雜區之間，第一保險絲閘極位於第一摻雜區和第二摻雜區之間，以及第一通過閘極位於第二摻雜區和第三摻雜區之間。對基板進行第二離子佈植以在基板中形成高摻雜區，其中第一摻雜區位於第二摻雜區和高摻雜區之間。形成第一讀出電極與第三摻雜區電連接。
在一些實施方式中，方法進一步包括以下操作。在形成第一保險絲閘極及第一通過閘極之前，形成多晶矽層在絕緣層上。在對基板進行第二離子佈植以形成高摻雜區之前，在第一摻雜區、第二摻雜區及第三摻雜區上蝕刻多晶矽層的複數個部分。
在一些實施方式中，方法進一步包括在對基板進行第一離子佈植以形成第一摻雜區、第二摻雜區及第三摻雜區之前，形成複數個第一間隙物在第一保險絲閘極的複數個第一側壁上，以及形成複數個第二間隙物在第一通過閘極的複數個第二側壁上。
在一些實施方式中，方法進一步包括在對基板進行第二離子佈植以形成高摻雜區之前，形成遮罩覆蓋第一保險絲閘極、第一通過閘極、第一摻雜區、第二摻雜區及第三摻雜區。
為了使本揭示內容的敘述更加詳細及完整，下文針對實施方式的態樣及具體的實施方式做出說明性的描述。這並非限制本揭示內容的實施方式為唯一形式。本揭示內容的實施方式在有益的情形下可相互結合或取代，在未進一步記載或說明的情況下亦可附加其他實施方式。
此外，空間相對用語，例如下方和上方等，可在本揭示內容中描述一個元件或特徵與圖中另一個元件或特徵的關係。除了圖中描述的方向，空間相對用語旨在涵蓋裝置在使用或操作時的不同方向。例如裝置可能以其他方式定向（例如旋轉90度或者其他方向），本揭示內容的空間相對用語可相對應地解釋。在本揭示內容中，除非另有說明，否則不同圖中相同的元件編號是指相同或相似的材料藉由相同或相似的方法形成的相同或相似的元件。
本揭示內容提供一種電子保險絲裝置。電子保險絲裝置包括基板、絕緣層、第一保險絲閘極、第一通過閘極及第一讀出電極。基板包括第一摻雜區、第二摻雜區、第三摻雜區和高摻雜區，其中第一摻雜區位於第二摻雜區和高摻雜區之間，第二摻雜區位於第一摻雜區和第三摻雜區之間，第一摻雜區、第二摻雜區和第三摻雜區具有第一導電類型，以及高摻雜區具有不同於第一導電類型的第二導電類型。絕緣層位於基板上。第一保險絲閘極極設置在絕緣層上以及第一摻雜區和第二摻雜區之間。第一通過閘極設置在絕緣層上以及第二摻雜區和第三摻雜區之間。第一讀出電極電連接到第三摻雜區。
當施加高壓（在本揭示內容的後面段落中稱為第二電壓）到第一保險絲閘極，靠近第一保險絲閘極的絕緣層的部分將有機率被熔斷。本揭示內容的電子保險絲裝置確保所有熔斷位置都可被檢測。且本揭示內容的電子保險絲裝置最小化。以下根據本揭示內容的一些實施方式詳細描述電子保險絲裝置。
第1圖是根據本揭示內容一些實施方式的電子保險絲裝置100的剖面圖。第2圖是根據本揭示內容一些實施方式的電子保險絲裝置100的上視圖。實際上，第2圖揭示了兩個基本上相同的電子保險絲裝置100。每個電子保險絲裝置100被標示在相應的虛線內。所屬技術領域中通常知識者應理解，任意數量的電子保險絲裝置100均在本揭示內容的範圍內。此外為了便於描述，第1圖的一些元件未繪製在第2圖中。
本揭示內容的電子保險絲裝置100包括基板101、絕緣層103、第一保險絲閘極105A、第一通過閘極107A和第一讀出電極109A。在一些實施方式中，電子保險絲裝置100進一步包括第二保險絲閘極105B、第二通過閘極107B和第二讀出電極109B。以下詳細描述電子保險絲裝置100中的每個元件。
基板101包括第一摻雜區111a、第二摻雜區111b、第三摻雜區111c、高摻雜區113和阱區115。如第1圖所示，第一摻雜區111a位於第二摻雜區111b和高摻雜區113之間，第二摻雜區111b位於第一摻雜區111a和第三摻雜區111c之間。在一些實施方式中，基板101進一步包括第四摻雜區111d、第五摻雜區111e和第六摻雜區111f。在這些實施方式中，高摻雜區113位於第一摻雜區111a和第四摻雜區111d之間，第五摻雜區111e位於第四摻雜區111d和第六摻雜區111f之間。
第一摻雜區111a、第二摻雜區111b、第三摻雜區111c、第四摻雜區111d、第五摻雜區111e和第六摻雜區111f是基板101中摻雜了具有第一導電類型的摻雜劑的區域。它們藉由阱區115或高摻雜區113彼此隔開，如第1圖所示。而且它們中的每一者皆具有暴露出基板101的上表面，並且在一些實施方式中，這些上表面直接接觸絕緣層103。在一些實施方式中，它們是在矽基板中摻雜了例如磷、砷等或其組合的n型摻雜劑的區域。在這些實施方式中，第一導電類型是n型。在一些實施方式中，它們是在矽基板中摻雜了例如硼、鎵等或其組合的p型摻雜劑的區域。在這些實施方式中，第一導電類型是p型。
高摻雜區113是基板101中高度摻雜了具有不同於第一導電類型的第二導電類型的摻雜劑的區域。高摻雜區113具有暴露出基板101的上表面，並且在一些實施方式中，上表面直接接觸絕緣層103。在一些實施方式中，高摻雜區113直接接觸第一摻雜區111a和第四摻雜區111d。在一些實施方式中，高摻雜區113在矽基板中摻雜有例如磷、砷等或其組合的n型摻雜劑。在這些實施方式中，第二導電類型是n型。在一些實施方式中，高摻雜區113在矽基板中摻雜有例如硼、鎵等或其組合的p型摻雜劑。在這些實施方式中，第二導電類型是p型。在一些實施方式中，高摻雜區113的第一摻雜濃度在1×10 13原子/cm 2至1×10 15原子/cm 2之間。
高摻雜區113使第一保險絲閘極105A、第一通過閘極107A、第一讀出電極109A以及如第1圖所示的虛線框內的元件被隔離成單個熔斷及檢測的第一單元100A。高摻雜區113避免通道區域的載子（例如電子和電洞）流入和/或流出第一單元100A而因此干擾第一單元100A的熔斷和檢測。因此藉由這種高摻雜區113的設計，熔斷處的檢測準確度得到提高。在一些實施方式中，第一摻雜區111a和第四摻雜區111d之間的高摻雜區113將第一保險絲閘極105A與第二保險絲閘極105B隔開。在這些實施方式中，第一單元100A的第一保險絲閘極105A和第二單元100B的第二保險絲閘極105B分別獨立地熔斷和檢測第一保險絲閘極105A和第二保險絲閘極105B旁邊的絕緣層103的部分。為了便於說明，這些部分在第1圖中以虛線框標出為第一部分103a、第二部分103b、第三部分103c和第四部分103d。第一單元100A和第二單元100B基本上是相同的單元並在第1圖中以鏡像的構型排列。彼此隔離的單元（例如第一單元100A和第二單元100B）可簡單地藉由熔斷某些單元中的絕緣層103的部分來提供多種電路供選擇。例如當第一單元100A的第一部分103a或第二部分103b被熔斷成電短路而第二單元100B的第三部分103c和第四部分103d未被熔斷成電短路時，第一單元100A的載子將比第二單元100B的載子具有更低的電阻，使電路發生改變。
此外，與其它例如使用淺溝槽隔離的方法相比，本揭示內容的高摻雜區113具有更小的尺寸並更容易被實現。因此本揭示內容的電子保險絲裝置100可最小化並更容易被實現。
阱區115是基板101中摻雜了具有第二導電類型的摻雜劑的區域。第一保險絲閘極105A下方的阱區115是可導通第一摻雜區111a和第二摻雜區111b間載子流動的第一通道區115a。第一通過閘極107A下方的阱區115是可導通第二摻雜區111b和第三摻雜區111c間載子流動的第二通道區115b。第二保險絲閘極105B下方的阱區115是可導通第四摻雜區111d和第五摻雜區111e間載子流動的第三通道區115c。第二通過閘極107B下方的阱區115是可導通第五摻雜區111e和第六摻雜區111f間載子流動的第四通道區115d。在一些實施方式中，阱區115在矽基板中摻雜有例如磷、砷等或其組合的n型摻雜劑。在這些實施方式中，第二導電類型是n型。在一些實施方式中，阱區115在矽基板中摻雜有例如硼、鎵等或其組合的p型摻雜劑。在這些實施方式中，第二導電類型是p型。在一些實施方式中，高摻雜區113的第一摻雜濃度大於阱區115的第二摻雜濃度。在一些實施方式中，阱區115的第二摻雜濃度在1×10 11.5原子/cm 2至1×10 12.5原子/cm 2之間，例如1×10 12原子/ cm 2。
絕緣層103位於基板101上。絕緣層103包括如上所述的第一部分103a、第二部分103b、第三部分103c和第四部分103d。第一保險絲閘極105A旁邊的第一部分103a和第二部分103b在上視圖中分別與第二摻雜區111b和第一摻雜區111a重疊，如在第2圖中以虛線框表示。第二保險絲閘極105B旁邊的第三部分103c和第四部分103d在上視圖中分別與第五摻雜區111e和第四摻雜區111d重疊，如在第2圖中以虛線框表示。當第二電壓施加到第一保險絲閘極105A和第二保險絲閘極105B上，第一部分103a、第二部分103b、第三部分103c和第四部分103d中的每一個都有85%至95%的機率被熔斷（細節將在後面討論）。本揭示內容的電子保險絲裝置100確保所有第一部分103a、第二部分103b、第三部分103c和第四部分103d都是可以被檢測的，因此進一步確保所有應該被熔斷的部分被熔斷成電短路。在一些實施方式中，絕緣層103的厚度在25Å至30Å之間，並且絕緣層103的材料是氧化矽。
在第一單元100A中，第一保險絲閘極105A位於第一摻雜區111a和第二摻雜區111b之間。第一通過閘極107A位於第二摻雜區111b和第三摻雜區111c之間。第一讀出電極109A電連接到第三摻雜區111c。第一保險絲閘極105A被設計成（a）當第二電壓施加到第一保險絲閘極105A時觸發第一部分103a和第二部分103b被熔斷，（b）當第四電壓施加到第一保險絲閘極105A時檢測第一部分103a是否被熔斷成電短路，以及（c）當第六電壓施加到第一保險絲閘極105A時檢測第二部分103b是否被熔斷成電短路。第一通過閘極107A被設計成當上述第二電壓、第四電壓和第六電壓施加到第一保險絲閘極105A時觸發第二通道區115b的打開。如果沒有觸發第一通過閘極107A打開第二通道區115b，第一部分103a和第二部分103b將不會被熔斷且流經第一部分103a和第二部分103b的電流將無法被檢測到。換言之，第一通過閘極107A可主動地控制第一部分103a和第二部分103b的熔斷以改變電路。第一讀出電極109A被設計成讀取第一單元100A的電阻。細節將在下面段落進一步討論。在一些實施方式中，第一保險絲閘極105A和第一通過閘極107A是金屬閘極。在一些實施方式中，第一讀出電極109A是金屬電極。
在第二單元100B中，第二保險絲閘極105B位於第四摻雜區111d和第五摻雜區111e之間。第二通過閘極107B位於第五摻雜區111e和第六摻雜區111f之間。第二讀出電極109B電連接到第六摻雜區111f。第二保險絲閘極105B被設計成（a）當第二電壓施加到第二保險絲閘極105B時觸發第三部分103c和第四部分103d被熔斷，（b）當第四電壓施加到第二保險絲閘極105B時檢測第三部分103c是否被熔斷成電短路，以及（c）當第六電壓施加到第二保險絲閘極105B時檢測第四部分103d是否被熔斷成電短路。第二通過閘極107B被設計成當上述第二電壓、第四電壓和第六電壓施加到第二保險絲閘極105B時觸發第四通道區115d的打開。如果沒有觸發第二通過閘極107B打開第四通道區115d，第三部分103c和第四部分103d將不會被熔斷且流經第三部分103c和第四部分103d的電流將無法被檢測到。換言之，第二通過閘極107B可主動地控制第三部分103c和第四部分103d的熔斷以改變電路。第二讀出電極109B被設計成讀取第二單元100B的電阻。細節將在下面段落進一步討論。在一些實施方式中，第二保險絲閘極105B和第二通過閘極107B是金屬閘極。在一些實施方式中，第二讀出電極109B是金屬電極。
電子保險絲裝置100進一步包括公共電極117和第一通過閘極電極119A。公共電極117電連接到第一保險絲閘極105A以施加電壓，例如第二電壓、第四電壓和第六電壓。第一通過閘極電極119A電連接到第一通過閘極107A以施加電壓，例如將在後面討論的第一電壓、第三電壓和第五電壓。在一些實施方式中，電子保險絲裝置100進一步包括第二通過閘極電極119B。在這些實施方式中，公共電極117進一步電連接到第二保險絲閘極105B以施加電壓，例如第二電壓、第四電壓和第六電壓。在這些實施方式中，公共電極117電連接到第一保險絲閘極105A和第二保險絲閘極105B，使得電子保險絲裝置100更容易被實現且還縮小了電子保險絲裝置100的尺寸。第二通過閘極電極119B電連接到第二通過閘極107B以施加電壓，例如將在後面討論的第七電壓、第八電壓和第九電壓。在一些實施方式中，一個電子保險絲裝置100的第一通過閘極電極119A或第二通過閘極電極119B連接到另一個電子保險絲裝置100的第一通過閘極電極119A或第二通過閘極電極119B，如第2圖所示。然而在一些實施方式中，一個電子保險絲裝置100的第一通過閘極電極119A或第二通過閘極電極119B不連接到另一個電子保險絲裝置100的第一通過閘極電極119A或第二通過閘極電極119B（未在圖中繪出）。是否將一個第一通過閘極電極119A或第二通過閘極電極119B連接到另一個第一通過閘極電極119A或第二通過閘極電極119B取決於設計要求。在一些實施方式中，公共電極117、第一通過閘極電極119A和第二通過閘極電極119B都是金屬電極。
電子保險絲裝置100進一步包括第一保險絲閘極105A的複數個第一側壁上的複數個第一間隙物121a、第一通過閘極107A的複數個第二側壁上的複數個第二間隙物121b、第二保險絲閘極105B的複數個第三側壁上的複數個第三間隙物121c和第二通過閘極107B的複數個第四側壁上的複數個第四間隙物121d。這些間隙物為第一摻雜區111a、第二摻雜區111b、第三摻雜區111c、第四摻雜區111d、第五摻雜區111e和第六摻雜區111f的擴散提供公差。因此這些間隙物確保第一摻雜區111a、第二摻雜區111b、第三摻雜區111c、第四摻雜區111d、第五摻雜區111e和第六摻雜區111f不會在第一保險絲閘極105A、第一通過閘極107A、第二保險絲閘極105B和第二通過閘極107B的正下方形成而因此干擾第一通道區115a、第二通道區115b、第三通道區115c和第四通道區115d中流動的載子。在一些實施方式中，第一間隙物121a、第二間隙物121b、第三間隙物121c和第四間隙物121d是氮化矽。
電子保險絲裝置100進一步包括第一多晶矽層123a、第二多晶矽層123b、第三多晶矽層123c和第四多晶矽層123d分別位於第一保險絲閘極105A、第一通過閘極107A、第二保險絲閘極105B和第二通過閘極107B下方。在一些其它的實施方式中，可不需要這些多晶矽層，且閘極和間隙物與絕緣層103直接接觸。電子保險絲裝置100進一步包括介電層125以絕緣如第一保險絲閘極105A、第一通過閘極107A和第一讀出電極109A等的元件。
本揭示內容亦提供測量上述電子保險絲裝置100的電阻的方法。電子保險絲裝置100的細節可參考上述並不再贅述。第3圖是根據本揭示內容一些實施方式測量電子保險絲裝置100的電阻的方法200的流程圖。方法200包括操作202、操作204、操作206、操作208、操作210和操作212。以下是方法200中每個操作的詳細描述。方法200包括以下操作。施加第一電壓到第一通過閘極107A上。施加第二電壓到第一保險絲閘極105A上以擊穿絕緣層103。施加第三電壓到第一通過閘極107A上。施加第四電壓到第一保險絲閘極105A上。從第一讀出電極109A讀取第一電阻。如果第一電阻高於預定值，則在第一通過閘極107A上施加第五電壓、在第一保險絲閘極105A上施加高於第四電壓的第六電壓以及從第一讀出電極109A讀取第二電阻。以下根據本揭示內容一些實施方式詳細描述方法200。
在操作202中，施加第一電壓到第一通過閘極107A上。當第一電壓高於閾值時，第二通道區115b打開，並且第一部分103a和第二部分103b可以在操作204中藉由在第一保險絲閘極105A上施加第二電壓來被熔斷。當第一電壓低於閾值時，第二通道區115b關閉，並且第一部分103a和第二部分103b無法在操作204中藉由在第一保險絲閘極105A上施加第二電壓來被熔斷。操作202控制操作204是否能熔斷第一部分103a和第二部分103b。在一些實施方式中，上述閾值在1.0V至1.4V之間。
在操作204中，施加第二電壓到第一保險絲閘極105A上以擊穿或熔斷絕緣層103。當第二電壓高於閾值且第二通道區115b在操作202中被打開時，第一部分103a和第二部分103b具有機率被熔斷成電短路。當第二電壓高於閾值但第二通道區115b在操作202中被關閉時，第一部分103a和第二部分103b無法被熔斷。當第二電壓低於閾值，無論第二通道區115b在操作202中是被打開還是被關閉，第一部分103a和第二部分103b都無法被熔斷。在一些實施方式中，上述閾值在3V至4V之間。
在操作206中，施加第三電壓到第一通過閘極107A上。當第三電壓高於閾值時，第二通道區115b打開，並且第一部分103a是否被熔斷成電短路可以在操作208中藉由對第一保險絲閘極105A施加第四電壓來檢測。當第三電壓低於閾值時，第二通道區115b關閉，並且第一部分103a是否被熔斷成電短路無法在操作208中藉由對第一保險絲閘極105A施加第四電壓來檢測。操作206控制是否檢測第一部分103a被熔斷。在一些實施方式中，上述閾值在1.0V至1.4V之間。
在操作208中，施加第四電壓到第一保險絲閘極105A上。當第四電壓在小於第六電壓的範圍內且第二通道區115b在操作206中被打開時，第一部分103a是否被熔斷成電短路是可以被檢測到的。無論第四電壓的值是多少，如果第二通道區115b在操作206中被關閉，第一部分103a是無法被檢測到的。在一些實施方式中，上述範圍在0.1V至0.5V之間。
在操作210中，從第一讀出電極109A讀取第一電阻。當第一部分103a在操作208中是處於可以被檢測到的情況下，讀取第一電阻可以知道第一部分103a是否被熔斷成電短路。當第一電阻低於預定值時，就不必實施操作212，因為第一保險絲閘極105A下的絕緣層103至少一部分（即第一部分103a）是電短路的使電路已改變。當第一電阻高於預定值時，必需實施操作212。預定值不限於任何值。較小的預定值可確保更準確的檢測，但是可能具有更高的機率判定第一部分103a沒有被熔斷，因此通過繼續實施操作212或實施操作204以再次熔斷第一部分103a將導致更長的檢測時間。在一些實施方式中，預定值在5kΩ至15kΩ之間。在一些實施方式中，預定值在15kΩ至25kΩ之間。在一些實施方式中，預定值在25kΩ至35kΩ之間。在一些實施方式中，預定值在35kΩ至45kΩ之間。在一些實施方式中，預定值在45kΩ至55kΩ之間。
在操作212中，如果第一電阻高於預定值，施加第五電壓到第一通過閘極107A上、施加高於第四電壓的第六電壓到第一保險絲閘極105A上，以及從第一讀出電極109A讀取第二電阻。在操作210中，第二部分103b無法被檢測到，因為有p-n接面位於第一摻雜區111a和第二摻雜區111b之間的第一通道區115a中（如第4圖的電路所示）。然而在操作212中，第二部分103b是可以被檢測到的。當第五電壓高於閾值時，第二通道區115b打開，並且當第六電壓在高於第四電壓的範圍內時，第二部分103b是否被熔斷成電短路可以被檢測到。當第五電壓低於閾值時，不管第六電壓的值是多少，第二部分103b都無法被檢測到。第五電壓控制是否檢測第二部分103b被熔斷。第六電壓控制是否使第一摻雜區111a和第二摻雜區111b之間的p-n接面變得可導通，因此使第二部分103b是可以被檢測到的。在一些實施方式中，上述閾值在1.0V至1.4V之間。在一些實施方式中，上述範圍在0.6V至1.0V之間。
在操作212中，當第一通道區115a不具有p-n接面（如第5圖的電路圖所示）且第二部分103b是可以被檢測到的情況下，讀取第二電阻可以知道第二部分103b是否被熔斷成電短路。當第二電阻低於預定值時，第一保險絲閘極105A下方的第二部分103b是電短路的使電路發生改變。當第二電阻高於預定值時，可以再次執行操作202至操作212。預定值不限於任何值，並且可以基於相同的考慮而與操作210中的預定值相同，在此不再贅述。
在本揭示內容的方法200中，操作212使得第二部分103b可以被檢測到以避免遺漏第一部分103a之外的檢測位置。此外由於第二部分103b在操作212中是可以被檢測到的，本揭示內容避免在第一單元100A中在第一保險絲閘極105A與第一通通閘極107A和第一讀出電極109A相對的另一側上具有另一個通過閘極和讀出電極。因此本揭示內容的電子保險絲裝置是最小化的並且實現和使用電子保險絲裝置更容易。
在一些實施方式中，電子保險絲裝置100進一步包括第二單元100B。第二單元100B的細節已在上面討論過，因此不再贅述。在這些實施方式中，方法200進一步包括以下操作。施加第七電壓到第二通過閘極107B上。施加第二電壓到第二保險絲閘極105B上以擊穿絕緣層103。施加第八電壓到第二通過閘極107B上。施加第四電壓到第二保險絲閘極105B上。從第二讀出電極109B讀取第三電阻。如果第三電阻高於預定值，則在第二通過閘極107B上施加第九電壓、在第二保險絲閘極105B上施加第六電壓，以及從第二讀出電極109B讀取第四電阻。這些操作類似於操作202到操作212，除了熔斷和檢測是在第二單元100B中而不是在第一單元100A中執行。為了簡化描述，操作的細節可參考操作202至操作212，其中第七電壓對應於第一電壓、第八電壓對應於第三電壓、第九電壓對應於第五電壓，以此類推。
本揭示內容更提供了一種形成上述電子保險絲裝置100的方法。第6圖是根據本揭示內容一些實施方式形成電子保險絲裝置100的方法300的流程圖。第7圖至第10圖是根據本揭示內容一些實施方式在方法300中的電子保險絲裝置100的中間過程剖面圖。方法300包括操作302、操作304、操作306和操作308。以下詳細描述方法300中的每個操作。方法300包括以下操作。形成第一保險絲閘極105A和第一通過閘極107A在設置在基板101上的絕緣層103上。對基板101進行第一離子佈植以形成基板101中的第一摻雜區111a、第二摻雜區111b和第三摻雜區111c，其中第二摻雜區111b位於第一摻雜區111a和第三摻雜區111c之間，第一保險絲閘極105A位於第一摻雜區111a和第二摻雜區111b之間，第一通過閘極107A位於第二摻雜區111b和第三摻雜區111c之間。對基板101進行第二離子佈植以形成基板101中的高摻雜區113，其中第一摻雜區111a位於第二摻雜區111b和高摻雜區113之間。形成第一讀出電極109A電連接到第三摻雜區111c。以下根據本揭示內容一些實施方式詳細描述方法300。
在操作302中，形成第一保險絲閘極105A和第一通通過閘極107A在設置在基板101上的絕緣層103上（如第7圖所示）。在一些實施方式中，操作302進一步包括形成第二保險絲閘極105B和第二通過閘極107B在設置在基板101上的絕緣層103上。在一些實施方式中，通過沉積製程在絕緣層103上形成金屬層，並隨後藉由蝕刻形成第一保險絲閘極105A或第二保險絲閘極105B和第一通過閘極107A或第二通過閘極107B。在這些實施方式中，第一保險絲閘極105A或第二保險絲閘極105B的材料與第一通過閘極107A或第二通過閘極107B的材料相同。在一些實施方式中，一個金屬層通過沉積製程在絕緣層103上形成，並隨後藉由蝕刻形成第一保險絲閘極105A或第二保險絲閘極105B，而另一個金屬層通過沉積製程在絕緣層103上形成，並隨後藉由蝕刻形成第一通過閘極107A或第二通過閘極107B。在這些實施方式中，第一保險絲閘極105A或第二保險絲閘極105B的材料與第一通過閘極107A或第二通過閘極107B的材料可以不同。在一些實施方式中，形成第一保險絲閘極105A或第二保險絲閘極105B和第一通過閘極107A或第二通過閘極107B在設置在基板101上的絕緣層103上的多晶矽層123上。在一些其它的實施方式中，可以省略多晶矽層123。在一些實施方式中，基板101在操作302中是具有摻雜有第二導電類型的摻雜劑的阱區115的基板。
在操作304之前，方法300進一步包括以下操作。通過沉積製程形成複數個第一間隙物121a在第一保險絲閘極105A的複數個第一側壁上和形成複數個第二間隙物121b在第一通過閘極107A的複數個第二側壁上（如第8圖所示）。在一些實施方式中，通過沉積製程形成複數個第三間隙物121c在第二保險絲閘極105B的複數個第三側壁上和形成複數個第四間隙物121d在第二通過閘極107B的複數個第四側壁上。如前面段落所述，這些間隙物為將在操作304中形成的第一摻雜區111a、第二摻雜區111b、第三摻雜區111c、第四摻雜區111d、第五摻雜區111e和第六摻雜區111f的擴散提供公差。在一些實施方式中，沉積製程使用原子層沉積法。
在操作304中，對基板101進行第一離子佈植以形成第一摻雜區111a、第二摻雜區111b和第三摻雜區111c，其中第二摻雜區111b位於第一摻雜區111a和第三摻雜區111c之間，第一保險絲閘極105A位於第一摻雜區111a和第二摻雜區111b之間，第一通過閘極107A位於第二摻雜區111b和第三摻雜區111c之間（如第8圖所示）。在一些實施方式中，操作302進一步包括對基板101進行第三離子佈植以形成第四摻雜區111d、第五摻雜區111e和第六摻雜區111f，其中第五摻雜區111e位於第四摻雜區之間111d和第六摻雜區111f。在一些實施方式中，第四摻雜區111d實際上在操作304中未形成，而是第一摻雜區111a也被稱為操作304所述的第四摻雜區111d（如第8圖所示）。在這些實施方式中，第四摻雜區111d與第一摻雜區111a的分離是通過操作306中在第一摻雜區111a和第四摻雜區111d之間形成高摻雜區113而形成。在將於後面討論的操作306中，第四摻雜區111d位於高摻雜區113和第五摻雜區111e之間。而操作302包括形成第二保險絲閘極105B和第二通過閘極107B的實施方式中，第二保險絲閘極105B位於第四摻雜區111d和第五摻雜區111e之間，第二通過閘極107B位於第五摻雜區111e和第六摻雜區111f之間。在一些實施方式中，第一摻雜區111a、第二摻雜區111b、第三摻雜區111c、第四摻雜區111d、第五摻雜區111e和第六摻雜區111f是基板101在第一離子佈植中摻雜有第一導電類型的摻雜劑的區域。
在操作306之前，方法300進一步包括以下操作。蝕刻第一摻雜區111a、第二摻雜區111b和第三摻雜區111c上的多晶矽層123的部分以形成第一多晶矽層123a和第二多晶矽層123b（如第9圖所示）。在一些實施方式中，蝕刻第四摻雜區111d、第五摻雜區111e和第六摻雜區111f上的多晶矽層123的部分以形成第三多晶矽層123c和第四多晶矽層123d。
在操作306中，對基板101進行第二離子佈植以形成高摻雜區113（如第10圖所示）。在一些實施方式中，在第二離子佈植之前形成遮罩127以覆蓋第一保險絲閘極105A、第一通過閘極107A、第一摻雜區111a、第二摻雜區111b和第三摻雜區111c。在一些實施方式中，在第二離子佈植之前，遮罩127的形成還覆蓋了第二保險絲閘極105B、第二通過閘極107B、第四摻雜區111d、第五摻雜區111e和第六摻雜區111f。遮罩127具有開口127O，用於定義執行第二離子佈植時形成高摻雜區113的位置。在一些實施方式中，開口127O位於第一摻雜區111a和第四摻雜區111d之間。在操作304包括第一摻雜區111a也被稱為第四摻雜區111d的實施方式中，開口127O位於第一摻雜區111a或第四摻雜區111d的中間部分。在這些實施方式中，第一摻雜區111a和第四摻雜區111d在第二離子佈植之後被高摻雜區113隔開。
請參考第1圖。在操作308中，形成第一讀出電極109A並電連接到第三摻雜區111c。在一些實施方式中，操作308進一步包括形成與第一保險絲閘極105A和第二保險絲閘極105B電連接的公共電極117，形成與第一通過閘極107A或第二通過閘極107B電連接的第一通過閘極電極119A或第二通過閘極電極119B，以及形成與第六摻雜區111f電連接的第二讀出電極109B。在一些實施方式中，介電層125通過沉積製程形成在第一保險絲閘極105A或第二保險絲閘極105B和第一通過閘極107A或第二通過閘極107B上。第一保險絲閘極105A或第二保險絲閘極105B、第一通過閘極107A或第二通過閘極107B以及第三摻雜區111c或第六摻雜區111f上的介電層125的部分被蝕刻後填充了公共電極117、第一通過閘極電極119A或第二通過閘極電極119B以及第一讀出電極109A或第二讀出電極109B。操作308之後形成如第1圖所示的電子保險絲結構100。
本揭示內容的電子保險絲裝置確保所有熔斷位置都是可被檢測的。而且本揭示內容的電子保險絲裝置是最小化的。
本揭示內容相當詳細地以一些實施方式進行描述，但其它實施方式也可能可行，因此不應以本揭示內容所含實施方式的描述限制所附申請專利範圍的範圍和精神。
對於所屬技術領域中具有通常知識者來說，可在不偏離本揭示內容的範圍和精神下對本揭示內容進行修改和變更。只要上述修改和變更屬於所附申請專利範圍的範圍和精神，本揭示內容即涵蓋這些修改和變更。
100:電子保險絲裝置 100A:第一單元 100B:第二單元 101:基板 103:絕緣層 103a:第一部分 103b:第二部分 103c:第三部分 103d:第四部分 105A:第一保險絲閘極 105B:第二保險絲閘極 107A:第一通過閘極 107B:第二通過閘極 109A:第一讀出電極 109B:第二讀出電極 111a:第一摻雜區 111b:第二摻雜區 111c:第三摻雜區 111d:第四摻雜區 111e:第五摻雜區 111f:第六摻雜區 113:高摻雜區 115:阱區 115a:第一通道區 115b:第二通道區 115c:第三通道區 115d:第四通道區 117:公共電極 119A:第一通過閘極電極 119B:第二通過閘極電極 121a:第一間隙物 121b:第二間隙物 121c:第三間隙物 121d:第四間隙物 123:多晶矽層 123a:第一多晶矽層 123b:第二多晶矽層 123c:第三多晶矽層 123d:第四多晶矽層 125:介電層 127:遮罩 127O:開口 200:方法 202:操作 204:操作 206:操作 208:操作 210:操作 212:操作 300:方法 302:操作 304:操作 306:操作 308:操作
閱讀本揭示內容的附圖時，建議從下文敘述瞭解本揭示內容的各個面向。需注意的是，按照工業的標準做法，各種特徵尺寸未依比例繪製。為了使討論清晰，各種特徵尺寸可以任意增加或減少。 第1圖是根據本揭示內容一些實施方式的電子保險絲裝置的剖面圖。 第2圖是根據本揭示內容一些實施方式的電子保險絲裝置的上視圖。 第3圖是根據本揭示內容一些實施方式測量電子保險絲裝置的電阻的方法的流程圖。 第4圖是根據本揭示內容一些實施方式具有p-n接面的電子保險絲裝置的電路圖。 第5圖是根據本揭示內容一些實施方式不具有p-n接面的電子保險絲裝置的電路圖。 第6圖是根據本揭示內容一些實施方式形成電子保險絲裝置的方法的流程圖。 第7圖至第10圖是根據本揭示內容一些實施方式形成電子保險絲裝置的中間過程的剖面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:電子保險絲裝置
100A:第一單元
100B:第二單元
101:基板
103:絕緣層
103a:第一部分
103b:第二部分
103c:第三部分
103d:第四部分
105A:第一保險絲閘極
105B:第二保險絲閘極
107A:第一通過閘極
107B:第二通過閘極
109A:第一讀出電極
109B:第二讀出電極
111a:第一摻雜區
111b:第二摻雜區
111c:第三摻雜區
111d:第四摻雜區
111e:第五摻雜區
111f:第六摻雜區
113:高摻雜區
115:阱區
115a:第一通道區
115b:第二通道區
115c:第三通道區
115d:第四通道區
117:公共電極
119A:第一通過閘極電極
119B:第二通過閘極電極
121a:第一間隙物
121b:第二間隙物
121c:第三間隙物
121d:第四間隙物
123a:第一多晶矽層
123b:第二多晶矽層
123c:第三多晶矽層
123d:第四多晶矽層
125:介電層

Claims (15)

  1. 一種電子保險絲裝置，包括： 一基板，包括一第一摻雜區、一第二摻雜區、一第三摻雜區及一高摻雜區，其中該第一摻雜區位於該第二摻雜區和該高摻雜區之間，該第二摻雜區位於該第一摻雜區和該第三摻雜區之間，該第一摻雜區、該第二摻雜區及該第三摻雜區為一第一導電類型，以及該高摻雜區為不同於該第一導電類型的一第二導電類型； 一絕緣層位於該基板上； 一第一保險絲閘極設置在該絕緣層上以及該第一摻雜區和該第二摻雜區之間； 一第一通過閘極設置在該絕緣層上以及該第二摻雜區和該第三摻雜區之間；以及 一第一讀出電極電連接到該第三摻雜區。
  2. 如請求項1所述的電子保險絲裝置，其中該第一摻雜區與該高摻雜區直接接觸。
  3. 如請求項1所述的電子保險絲裝置，其中該基板進一步包括一阱區圍繞該第一摻雜區、該第二摻雜區及該第三摻雜區，該阱區具有該第二導電類型，以及該高摻雜區的一第一摻雜濃度大於該阱區的一第二摻雜濃度。
  4. 如請求項1所述的電子保險絲裝置，進一步包括複數個第一間隙物在該第一保險絲閘極的複數個第一側壁上，以及複數個第二間隙物在該第一通過閘極的複數個第二側壁上。
  5. 如請求項1所述的電子保險絲裝置，其中該絕緣層的一厚度在25Å至30Å之間，以及該絕緣層的一材料為氧化矽。
  6. 如請求項1所述的電子保險絲裝置，進一步包括一第一多晶矽層在該絕緣層上及該第一保險絲閘極下，以及一第二多晶矽層在該絕緣層上及該第一通過閘極下。
  7. 如請求項1所述的電子保險絲裝置，進一步包括： 一第四摻雜區、一第五摻雜區及一第六摻雜區在該基板中，其中該第四摻雜區位於該高摻雜區和該第五摻雜區之間，以及該第五摻雜區位於該第四摻雜區和該第六摻雜區之間； 一第二保險絲閘極在該絕緣層上及該第四摻雜區和該第五摻雜區之間； 一公共電極電連接到該第一保險絲閘極及該第二保險絲閘極； 一第二通過閘極在該絕緣層上及該第五摻雜區和該第六摻雜區之間；以及 一第二讀出電極電連接到該第六摻雜區。
  8. 一種測量如請求項1所述的電子保險絲裝置的電阻的方法，包括： 施加一第一電壓在該第一通過閘極上； 施加一第二電壓在該第一保險絲閘極上以擊穿該絕緣層； 施加一第三電壓在該第一通過閘極上； 施加一第四電壓在該第一保險絲閘極上； 從該第一讀出電極讀取一第一電阻；以及 如果該第一電阻高於一預定值，則施加一第五電壓在該第一通過閘極上、施加高於該第四電壓的一第六電壓在該第一保險絲閘極上以及從該第一讀出電極讀取一第二電阻。
  9. 如請求項8所述的方法，其中該第四電壓在0.1V至0.5V之間，以及該第六電壓在0.6V至1.0V之間。
  10. 如請求項8所述的方法，其中該電子保險絲裝置進一步包括： 一第四摻雜區、一第五摻雜區及一第六摻雜區在該基板中，其中該第四摻雜區位於該高摻雜區和該第五摻雜區之間，以及該第五摻雜區位於該第四摻雜區和該第六摻雜區之間； 一第二保險絲閘極在該絕緣層上及該第四摻雜區和該第五摻雜區之間； 一公共電極電連接到該第一保險絲閘極及該第二保險絲閘極； 一第二通過閘極在該絕緣層上及該第五摻雜區和該第六摻雜區之間；以及 一第二讀出電極電連接到該第六摻雜區。
  11. 如請求項10所述的方法，進一步包括： 施加一第七電壓在該第二通過閘極上； 施加該第二電壓在該第二保險絲閘極上以擊穿該絕緣層； 施加一第八電壓在該第二通過閘極上； 施加該第四電壓在該第二保險絲閘極上； 從該第二讀出電極讀取一第三電阻；以及 如果該第三電阻高於該預定值，則施加一第九電壓在該第二通過閘極上、施加該第六電壓在該第二保險絲閘極上以及從該第二讀出電極讀取一第四電阻。
  12. 一種形成電子保險絲裝置的方法，包括： 形成一第一保險絲閘極及一第一通過閘極在一基板上的一絕緣層上； 對該基板進行一第一離子佈植以在該基板中形成一第一摻雜區、一第二摻雜區及一第三摻雜區，其中該第二摻雜區位於該第一摻雜區和該第三摻雜區之間，該第一保險絲閘極位於該第一摻雜區和該第二摻雜區之間，以及該第一通過閘極位於該第二摻雜區和該第三摻雜區之間； 對該基板進行一第二離子佈植以在該基板中形成一高摻雜區，其中該第一摻雜區位於該第二摻雜區和該高摻雜區之間；以及 形成一第一讀出電極與該第三摻雜區電連接。
  13. 如請求項12所述的方法，進一步包括： 在形成該第一保險絲閘極及該第一通過閘極之前，形成一多晶矽層在該絕緣層上；以及 在對該基板進行該第二離子佈植以形成該高摻雜區之前，在該第一摻雜區、該第二摻雜區及該第三摻雜區上蝕刻該多晶矽層的複數個部分。
  14. 如請求項12所述的方法，進一步包括在對該基板進行該第一離子佈植以形成該第一摻雜區、該第二摻雜區及該第三摻雜區之前，形成複數個第一間隙物在該第一保險絲閘極的複數個第一側壁上，以及形成複數個第二間隙物在該第一通過閘極的複數個第二側壁上。
  15. 如請求項12所述的方法，進一步包括在對該基板進行該第二離子佈植以形成該高摻雜區之前，形成一遮罩覆蓋該第一保險絲閘極、該第一通過閘極、該第一摻雜區、該第二摻雜區及該第三摻雜區。
TW111147060A 2022-10-18 2022-12-07 電子保險絲裝置、測量其電阻的方法以及其形成方法 TWI855448B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/047,644 2022-10-18
US18/047,644 US20240128188A1 (en) 2022-10-18 2022-10-18 Electronic fuse device, methods of measuring resistance of the same and forming the same

Publications (2)

Publication Number Publication Date
TW202418325A true TW202418325A (zh) 2024-05-01
TWI855448B TWI855448B (zh) 2024-09-11

Family

ID=

Also Published As

Publication number Publication date
US20240128188A1 (en) 2024-04-18
CN117912914A (zh) 2024-04-19

Similar Documents

Publication Publication Date Title
KR100188974B1 (ko) 실리사이드 반응을 이용하는 반도체 디바이스
US7368801B2 (en) Semiconductor electrically programmable fuse element with amorphous silicon layer after programming and method of programming the same
CN104396014B (zh) 以反熔丝为特征的集成电路器件及其制造方法
JP3256603B2 (ja) 半導体装置及びその製造方法
TWI479487B (zh) 磁性記憶體、電子系統、記憶體及其方法
US8107274B2 (en) Variable and reversible resistive element, non-volatile memory device and methods for operating and manufacturing the non-volatile memory device
US9831288B2 (en) Integrated circuit cointegrating a FET transistor and a RRAM memory point
US20060157819A1 (en) Efuse structure
US20090140382A1 (en) Electric fuse device made of polysilicon silicide
TWI747528B (zh) 小面積低電壓反熔絲元件與陣列
US7872898B2 (en) One time programmable read only memory and programming method thereof
KR20180018880A (ko) 감소된 레이아웃 면적을 갖는 otp 셀
KR20080076618A (ko) 반도체 집적 회로
US7732893B2 (en) Electrical fuse structure for higher post-programming resistance
JP2012174863A (ja) 半導体装置およびその動作方法
TW201519245A (zh) 單次可編程記憶體、電子系統、操作單次可編程記憶體方法及編程單次可編程記憶體方法
TWI771046B (zh) 半導體元件的製備方法
JP5352966B2 (ja) 抵抗変化メモリ装置の製造方法
TWI855448B (zh) 電子保險絲裝置、測量其電阻的方法以及其形成方法
TW202418325A (zh) 電子保險絲裝置、測量其電阻的方法以及其形成方法
WO2021203907A1 (zh) 反熔丝单元及反熔丝阵列
US10446564B2 (en) Non-volatile memory allowing a high integration density
TWI845240B (zh) 具有環繞式閘極電晶體的反熔絲型一次編程記憶胞
TWI718936B (zh) 電阻式記憶體裝置
WO2015042478A1 (en) Circuit and system of using junction diode as program selector for one-time programmable devices