TW202414784A - 化合物半導體積體電路以及系統 - Google Patents

Abstract

揭示了一種化合物半導體積體電路，該化合物半導體積體電路包括用於在一偏壓輸出節點處產生一偏壓電壓之偏壓電路。該偏壓電路包括經配置以在一經定義電壓與一供電電壓之間延伸之一第一電路分支。該第一電路分支包括：一第一電晶體，該第一電晶體被配置為一電流源以在該第一電路分支中產生一經定義電流；以及一可控可變電阻。該偏壓輸出節點在一第一節點處耦合至該第一電路分支，該第一節點位於該可控可變電阻與該第一電晶體之間。該偏壓電路可操作以使得該可控可變電阻之電阻值隨一控制電壓而改變以便改變該偏壓電壓之值。

Description

化合物半導體之偏壓控制

本發明係關於化合物半導體技術中用於控制偏壓(特別係對於諸如電晶體之組件)之設備及方法。

諸多電子電路需要對電路組件進行某些偏壓才能正確運行。例如，包括電晶體之電路可能需要為每個電晶體設定偏壓點，在此情況下係設定靜或靜態節點電壓及電流。

在某些情況下，相關偏壓點可能在操作中係固定的，例如根據特定應用之設計要求。然而，在至少某些實施方案中，能夠可控地改變偏壓點可能係有利的。例如，改變偏壓點之能力在製造設置程序中可能係有利的，以便允許最佳化電路。在某些應用中，改變偏壓點可能有利於確保電路之正確啟動，特別係在可能存在多個供電電壓及/或多個電晶體之情況下。在某些情況下，在使用中動態地改變偏壓點可能係有利的，例如回應於操作條件或實現不同之操作模式。

諸多電子電路可以例如使用CMOS技術實施為矽晶粒上之積體電路，並且在該情況下，用於可控地改變偏壓點之控制電路可以使用互補電晶體實施為積體電路之一部分，例如使用PMOS及/或NMOS電晶體，以形成穩定、可控之偏壓電壓。然而，在某些應用中，在例如諸如GaAs (砷化鎵)之化合物半導體材料系統中形成電路可能具有優勢。GaAs積體電路已被提議用於某些應用，諸如用於高速通信，例如作為用於光學或其他高速通信之放大器、驅動器或接收器，此乃因GaAs在此類應用中可以提供比習知矽更佳之效能，例如具有更佳之線性度及速度效能。其他化合物半導體可能對某些應用有利。

在此類化合物半導體材料系統中，互補電晶體通常不可用。因此，在化合物半導體積體電路中形成之諸如電晶體等組件之偏壓點通常可能係固定的且不可變的。替代地，某些偏壓點控制可以由用於設定偏壓點之某些外部電路來實施，亦即，用於提供可變偏壓點的某些未整合為化合物半導體電路之一部分之晶片外電路。然而，通常希望避免對外部(亦即，晶片外)組件之需求，以節省成本及尺寸。

本發明之實施例係關於用於化合物半導體技術中之偏壓控制之改良方法及設備。

根據某些實施例，提供了一種化合物半導體積體電路，該化合物半導體積體電路包括用於在偏壓輸出節點處產生偏壓電壓之偏壓電路。該偏壓電路包括經配置以在經定義電壓與供電電壓之間延伸之第一電路分支。該第一電路分支包括：第一電晶體，該第一電晶體被配置為電流源以在該第一電路分支中產生經定義電流；以及可控可變電阻。該偏壓輸出節點在第一節點處耦合至該第一電路分支，該第一節點位於該可控可變電阻與該第一電晶體之間。該偏壓電路可操作以使得該可控可變電阻之電阻值隨控制電壓而改變以便改變該偏壓電壓之值。

在某些實例中，該可控可變電阻包括與固定電阻器並聯之第二電晶體。在某些實例中，該積體電路可以進一步之包括在用於接收控制電壓之節點與供電電壓之間延伸之第二電路分支。該第二電路分支可以包括：第三電晶體，該第三電晶體被配置為電流源以在該第二電路分支中產生經定義電流；及位準移位電阻器。該第二電晶體之控制輸入可以在位於該位準移位電阻器與該第三電晶體之間的節點處連接至該第二電路分支。該偏壓電路可以經配置以在該供電電壓為負且該控制電壓為正之情況下操作以產生為負電壓之該偏壓電壓。

在某些實例中，該積體電路進一步包括位於該第一電路分支中且在該可控可變電阻與該第一電晶體之間的第一串聯電阻器，其中，該偏壓輸出節點耦合至該第一電路分支之該第一節點，該第一節點在該第一串聯電阻器與該第一電晶體之間。第二串聯電阻器可以位於該第一電路分支中且在該第一串聯電阻器與該第一電晶體之間。該偏壓輸出節點可以耦合至該第一電路分支之第一節點，該第一節點在該第一串聯電阻器與該第二串聯電阻器之間。

在某些實例中，該積體電路可以進一步包括用於接收該控制電壓之控制電壓端子以及硬體模式選擇端子，其中該硬體模式選擇端子連接至該第一電路分支之第二節點，該第二節點位於該第一節點與該可控可變電阻之間。該偏壓電路可操作以：在硬體設定模式下，在使該控制電壓端子浮動且該硬體模式選擇端子連接至該經定義電壓之情況下，產生該偏壓電壓以作為固定之經定義偏壓電壓；以及在可變模式下，在控制電壓端子被連接以接收該控制電壓且使該硬體模式選擇端子浮動之情況下，基於該控制電壓產生該偏壓電壓。

在某些實例中，該化合物半導體積體電路可以進一步包括具有由該偏壓輸出節點處之該偏壓電壓偏壓之至少一個電路組件之電路。由該偏壓輸出節點處之該偏壓電壓偏壓之該至少一個電路組件可以包括第一電路電晶體。該偏壓電路之該第一電晶體可能具有與該第一電路電晶體匹配之特性。由該偏壓輸出節點處之該偏壓電壓偏壓之該至少一個電路組件可以包括用於資料通信之驅動器、接收器及放大器中之至少一者。

在某些實例中，化合物半導體可以係砷化鎵。

各態樣亦係關於一種系統，該系統包括本文所述之任何實施例之化合物半導體積體電路以及用於可控地設定控制電壓以控制偏壓電壓之控制器。該控制器可以經配置以監測至少一個系統參數並且基於該至少一個系統參數可控地設定該控制電壓。該至少一個系統參數可以包括以下各項中之至少一項：偏壓電流；偏壓電壓；該積體電路之溫度；信號增益；信號強度；效能優值；及系統操作模式。該控制器可以經配置以能夠在測試或評估模式下操作以針對以下各項中之一項或多項來設定該偏壓電壓：測試；驗證；表徵；可靠性評價或除錯。

各態樣亦係關於一種電子裝置，該電子裝置包括任何所述實施例之化合物半導體積體電路或包括該化合物半導體積體電路之任何系統。

在另一態樣中，提供了一種化合物半導體積體電路，該化合物半導體積體電路包括用於產生偏壓電壓之偏壓電路，該偏壓電路包括：第一電晶體，該第一電晶體被配置為電流源以透過可控可變電阻產生經定義電流。

在又一態樣中，提供了一種化合物半導體積體電路，該化合物半導體積體電路包括用於產生偏壓電壓之偏壓電路，其中該偏壓電路經配置以使得該偏壓電壓基於所接收之控制電壓而可控地改變。

本發明之實施例係關於用於化合物半導體技術之偏壓點控制之方法及設備。

在某些應用中，化合物半導體技術，亦即，其中半導體形成為兩種或多於兩種元素之化合物，可代替更常見之單一元素矽半導體技術來用於製造積體電路(IC)。已知各種化合物半導體技術，例如諸如砷化鎵(GaAs)、碳化矽(SiC)及磷化銦(InP)。此類化合物半導體可以為特定應用提供優勢，例如，GaAs由於有益之速度及線性效能已被用於高速資料驅動器。

如上所述，對於此類化合物半導體技術，通常在矽IC中用於可變偏壓點控制之互補電晶體可能不可用。此類化合物半導體IC因此可以用固定偏壓點控制來實施。

圖 1圖解說明用於偏壓化合物半導體積體電路（IC） 101之組件之習知偏壓電路100之一個實例。圖1圖解說明偏壓電路100在偏壓輸出節點102處產生受控電壓VG，該受控電壓VG對電路103之一個或多個組件提供偏壓。

如熟習此項技術者將理解的，可以用多種方式使用偏壓電壓VG來提供電路103之偏壓。例如，電路103可以包括至少一個電晶體，諸如FET，其中偏壓電壓VG被施加至至少一個電晶體之閘極以設定其操作點。在某些情況下，電路103可以包括多個電晶體，每個電晶體係依據偏壓節點處之電壓VG來偏壓。偏壓電壓VG可以另外地或替代地被施加至需要設定電位之某些其他電路組件。在某些情況下，該電路可以包括緩衝器或者跟隨器或中間電路，其經配置以跟隨偏壓輸出節點102處之電壓VG以為其他電路組件提供偏壓。熟習此項技術者將知曉可使用偏壓電壓VG進行偏壓之多種方式。

如熟習此項技術者將理解的，對於諸如GaAs等化合物半導體材料中之電晶體之偏壓，偏壓電壓VG可能需要為負。圖1之實例偏壓電路因此例如在端子104處接收負供電VSS，並且產生負的偏壓電壓VG。

圖1之偏壓電路100包括電晶體105，諸如空乏型FET，該電晶體經配置以使得其閘極經由電阻器R12連接至供電電壓。電阻器R12可能具有相對高之電阻值，例如約數千歐姆，以限制電流並在電晶體105之閘極處提供一定程度之靜電放電(ESD)保護。電晶體105之源極經由電阻器R11連接至負供電VSS，並且在使用中，由通過電晶體105及電阻器R11之汲極-源極電流Ids引起的在R11兩端之電位差用於在電晶體105之閘極-源極接面兩端提供負回饋。該閘極-源極電壓Vgs用於透過電晶體105之跨導來控制汲極-源極電流Ids，其值取決於電晶體105之通道寬度及電阻器R11之值。該電流設定通過電阻器R13及R14之靜態電流，並因此(基於電阻器R14之值)設定節點106處之電壓，其中選擇R13之值以設定電晶體105之汲極處之電位，使得電晶體在其輸出特性之飽和區操作。因此，該配置在節點106處提供名義上固定之電位，並且因此在偏壓輸出節點102處提供名義上固定之偏壓電壓VG，其容忍供電電壓VSS之變化(受電晶體105之輸出電導影響)。選擇位於節點106與偏壓輸出節點102之間的路徑中之電阻器R15之值可能要考量到由於電路103自偏壓輸出節點102汲取電流而引起之任何電位差。

若由偏壓電路100偏壓之電路103包括之至少一個電路電晶體與電晶體105類似，具有類似之偏壓點，亦即，在一定容限範圍內匹配電晶體105之特性，則偏壓電路100可以實質上追蹤任何製程、溫度及電壓(PVT)變化，以便將任何此類變化對效能之總體影響最小化。該偏壓電路配置100因此為使用偏壓輸出節點102控制之電路103之相關組件提供名義上固定之靜態偏壓點，並且因此為此類組件提供名義上固定之操作點。

然而，如上所述，實現可控可變偏壓點在某些應用中可能係有利的。此可以允許在電路製造之後作為裝置設置或初始化之一部分來最佳化偏壓點及/或可以使得能夠在使用中動態地改變偏壓點以及因此改變操作點。例如，可能希望能夠動態地改變偏壓點以提供功率與效能之間的權衡，例如，以實現不同之模式，諸如更高功率、更高效能模式及更低功率但更低效能模式。

此類可變偏壓控制可能會使用外部(亦即晶片外)電路來實施以向化合物半導體IC提供受控偏壓，然而，使用外部控制電路可能會增加裝置之尺寸及成本，並且為PVT變化提供良好匹配可能更具挑戰性。

本發明之實施例係關於可以實施為化合物半導體積體電路之一部分並且允許可變偏壓點控制的偏壓電路。

圖 2圖解說明根據一個實施例之偏壓電路200之一個實例。偏壓電路200形成為化合物半導體積體電路201之一部分並且經配置以在偏壓輸出節點202處產生偏壓電壓VG以用於以與參考圖1所描述之類似方式偏壓電路203之組件。

偏壓電路200例如在供電端子104處接收可以係負供電電壓之供電電壓VSS，並且包括以與參考圖1論述之電晶體105以及電阻器R11、R12、R13、R14及R15類似之方式與電阻器R21、R22、R23、R24及R25一起配置之第一電晶體205。因此，在操作中，控制第一電晶體205以遞送經定義之汲極-源極電流Ids1，該汲極-源極電流不受由電阻器R21兩端之電位差導致之負回饋引起之供電電壓VSS變化影響，其中相對大之電阻器R22另外確保最小閘極電流並提供一定程度之ESD保護。

如參考圖1所論述的，通過第一電晶體205之電流Ids1定義了通過電阻器R24及R23以在節點206處產生電壓之電流，節點206經由電阻器R25連接至偏壓輸出節點202。亦如參考圖1所論述的，第一電晶體205可以與由電壓VG偏壓之電路203之至少一個電晶體類似，具有類似之偏壓點，使得偏壓電路200可以實質上追蹤任何PVT變化。

然而，在圖2之實施例中，偏壓電路200包括與第二電晶體207並聯之電阻器R26，電阻器R26及第二電晶體之並聯組合串聯連接在電阻器R24與經定義電壓(例如接地)之間。

在使用中，若控制電晶體207之閘極使得第二電晶體207完全導通，具有低通道電阻，則實質上所有經定義電流Ids1 (由第一電晶體定義)將流經第二電晶體207之低電阻通道。實際上，電阻器R24藉由第二電晶體207之可忽略不計之導通電阻連接至經定義電壓，並且實質上繞過電阻器R26。因此，偏壓電壓VG之值實質上由電阻器R24兩端之電壓降決定，如參考圖1所論述的。

然而，若第二電晶體207之通道完全被夾斷，使得所有經定義電流Ids1流經電阻器R26，則偏壓電壓VG之值由串聯之電阻器R26及R24兩端之電壓降決定，亦即，電阻器R26兩端之額外電壓降降低了(在本實例中)偏壓電壓VG。

偏壓電壓VG因此可以在第二電晶體207完全關斷時之第一偏壓值與第二電晶體207完全導通時之第二偏壓值之間可控地變化。在該實例中，第一偏壓值及第二偏壓值皆為負的，其中第一偏壓值比第二偏壓值更負，亦即，為具有更大量值之負偏壓電壓。電阻器R26及R24之值可以關於經定義電流Ids1來設定，以定義偏壓電壓VG之適當之第一偏壓值及第二偏壓值，從而為特定應用提供期望之偏壓電壓範圍。

實際上，第一電晶體205可以被視為被配置為第一電路分支中之電流源以定義通過第一電路分支之電流。第二電晶體207及電阻器R26之並聯組合可以被視為在第一電路分支中提供可變電阻。偏壓電壓至少部分地取決於由經定義電流所致的在可變電阻兩端之電壓降。可控地改變可變電阻之值導致該電壓降之變化以及所得之偏壓電壓變化。

為了控制第二電晶體207，偏壓電路200包括耦合在控制電壓VB與供電電壓VSS之間的第三電晶體208。在某些情況下，相關控制電壓VB可以由某些整合式控制電路在晶片上產生。然而，在至少某些應用中，控制電壓VB可以在外部產生並經由合適之端子209接收，如圖2所示。

在該實例中，第三電晶體208之源極藉由電阻器R28耦合至供電電壓VSS，其中負回饋經由電阻器R29至第三電晶體208之閘極。第三電晶體與電阻器R28及R29以與第一電晶體205與電阻器R21及R22類似之方式實際上充當電流源，但應理解，第三電晶體可以具有與第一電晶體不同之比例，並且相關聯電阻器之值也可以縮放。第三電晶體208之汲極-源極電流Ids3流過電阻器R210以提供控制電壓VB之位準移位，其中第二電晶體207之閘極受該經位準移位電壓控制。此種配置允許控制電壓VB為正電壓。此係有利的，此乃因產生正控制電壓通常可能更簡單及/或更方便。例如，正控制電壓可以自受控電壓源或經由DSP或DAC產生及/或自外部控制器產生，諸如標準微處理器或微控制器。通常，習知微控制器或微處理器不具有容易提供負控制電壓之能力。

第二電路分支可以被配置成使得若控制電壓VB係第一控制值，比如0V，則電阻器R210兩端之電壓降使得第二電晶體之閘極-源極電壓意味著第二電晶體207之通道被完全夾斷。隨著控制電壓VB增加至更大之正值，第二電晶體207之閘極-源極電壓之變化導致第二電阻器之通道導通，直至對於控制電壓VB之某個第二控制值，電晶體207之通道實際上完全導通。

因此，將控制電壓VB之值自第一控制值改變為第二控制值可以將偏壓電壓VG自第一偏壓值改變為第二偏壓值。將控制電壓VB改變為第一控制值與第二控制值之間的任何中間值可以產生中間偏壓值。因此可以控制控制電壓以在第一控制值與第二控制值之間及/或在任何一個或多個中間值之間變化。取決於應用及產生控制電壓之方式，控制電壓可以以任何期望之方式變化，例如在該範圍之至少部分內逐步或以實質上類似之方式變化。

此使得能夠自由地控制偏壓電壓VG，並因此能夠控制電路203之相關組件之偏壓點並因此控制操作點。在第一偏壓值及第二偏壓值之範圍內(包括端點)之相關偏壓電壓VG可以根據電路203之要求在晶片上設定。

作為某些裝置最佳化製程之一部分，可以設定偏壓電壓VG以提供功率與效能之間的特定權衡。在某些情況下，偏壓電壓VG在使用中可以係可變的，以便可能根據使用偏壓電壓VG偏壓之電路203之操作條件或模式可控地改變效能及/或功率消耗。例如，此可以實施一種或多種不同之操作模式，諸如低功率模式或高效能模式。

在某些情況下，對電路203、或者電路203為其中一部分之整個系統的參數之某些監測或量測可用作控制迴路之一部分。可以根據被監測之電路及/或系統參數之回饋及/或前饋來調整控制電壓VB。此類參數例如可以包括以下各項中之至少一項：偏壓電流或電壓；溫度；信號增益；信號強度(無論係電信號還是某種其他類型之信號，諸如用於光資料通信實施例之光信號)、效能優值及操作模式。

圖 3圖解說明此類控制迴路300之一個實例。圖3圖解說明偏壓電路200為電路203產生偏壓電壓VG。控制器301監測及/或設定電路203之至少一個操作參數P，該至少一個操作參數可以係以上論述之任何一個或多個參數並且基於該參數向偏壓電路200提供控制電壓VB。控制器301可以與電路203及偏壓電路200一起實施為積體電路之一部分，但也可以實施為電路203及偏壓電路200之外部(亦即，晶片外)組件，但作為同一系統或裝置之一部分。

在某些情況下，作為某些測試或評估之一部分，例如對於測試、驗證、表徵、可靠性評價或除錯中之一項或多項，可以另外地或替代地可控地改變偏壓電壓。

雖然提供可控可變的偏壓電壓VG之能力係有利的，但出於所論述之原因，在某些情況下，裝置製造商可能滿足於使用由電路設計設定之固定偏壓電壓來操作。參考圖1所論述之偏壓電路100可以提供固定偏壓電壓，因此裝置製造商可以選擇具有偏壓電路100之積體電路101或具有偏壓電路200之積體電路201。然而，此將需要電路製造商(可能與裝置製造商不同)提供兩個獨立之IC。

返回參考圖2，偏壓電路200經配置以能夠以受控偏壓操作模式實施，其中如上所述，偏壓電壓VG取決於所施加之控制電壓VB，而且亦能夠以硬體設定模式實施，其中偏壓電壓根據電路設計而為固定的。

為了實現硬體設定模式，硬體模式選擇端子210經由電阻器R27連接至節點211，節點211位於電阻器R24與第二電晶體207及電阻器R26之並聯連接之間。為了達成硬體設定操作模式，硬體模式選擇端子210連接至局部電路接地(或對應於第一電路分支之經定義電壓之其他適當之經定義電壓)，並且使控制電壓端子209浮動。在此種情況下，第二電晶體207之閘極電位朝負供電電壓VSS被下拉，並且第二電晶體207將處於關斷狀態。因此，電阻器R24藉由並聯之電阻器R26及R27經由節點211實際上連接至接地。與電阻器R26之電阻相比，電阻器R27之值可以被選擇為相對低的，使得R27占主導地位，並且由第一電晶體205汲取之大部分汲極-源極電流Ids1流經電阻器R27。因此，偏壓電壓VG係由電流Ids1以及R24、R26及R27之值判定之固定之標稱電壓，可以選擇此等值以在硬體設定模式下提供期望之偏壓電壓VG值。

為了實現受控偏壓模式，可以使硬體模式選擇端子210浮動，因此電阻器R27實際上可以被認為斷路了。然後連接控制電壓端子209以接收如上所述之控制電壓VB。

經由電阻器R27連接至節點211之硬體模式選擇端子210之提供因此使得能夠實現硬體設定模式，其中產生固定之偏壓電壓VG但不需要產生控制電壓VB。然而，應理解，若電路被設計用於不需要硬體設定模式之特定應用，則可以省略硬體模式選擇端子210及電阻器R27。

亦應理解，可以替代地藉由將控制電壓端子209永久地連接至接地來達成固定之偏壓電壓VG，而不使用硬體模式選擇端子210並且不需要專門產生控制電壓。然而，在彼情況下，偏壓電壓VG將具有第一偏壓值，該第一偏壓值提供當以可變模式操作時可達成之最高量值之負偏壓。對於諸多應用，偏壓電路200可以被設計成使得第一偏壓值表示可能僅適用於某些應用或操作條件之偏壓值，因此通常可以預料到，對於固定偏壓實施方案，期望之固定偏壓之量值將低於在可變模式下實現之第一偏壓值。硬體模式選擇端子210及電阻器R27之提供因此允許硬體設定模式下之偏壓電壓VG之量值低於第一偏壓值，此可能更適合於固定偏壓。

參考圖2論述之實例偏壓電路包括與由第二電晶體207及電阻器R26之並聯組合提供之可變電阻串聯之固定的電阻R24。應理解，在某些實施方案中，可以省略電阻器R24，適當調整電阻器R26之值及對第二電晶體207之控制，使得其不會完全導通，因此第二電晶體207及電阻器R26之並聯組合之電阻不會下降至對應於偏壓電壓VG之最小量值以下。然而，此將僅使用第二電晶體207之操作範圍之一部分並且通常較佳地使用完整之操作範圍，亦即，自完全導通至完全關斷。

上面之實例已經在偏壓電路之電晶體係空乏型FET之內容脈絡中進行了描述，但應理解，如熟習此項技術者將理解的，可以藉由適當之調整來實施其他電晶體技術。

因此，一般而言，實施例係關於可操作以在化合物半導體積體電路中產生可控可變偏壓之偏壓電路。偏壓電路可以包括第一電路分支，該第一電路分支包括第一電晶體，該第一電晶體被配置為電流源以在第一電路分支中產生經定義電流，其中第一電路分支進一步包括可變電阻，該可變電阻經配置以使得偏壓電壓至少部分地取決於由於通過可變電阻之經定義電流所致之電壓降。可變電阻可以藉由第二電晶體與固定電阻器並聯來實施。可以基於控制電壓來控制第二電晶體。偏壓電路可以接收負供電電壓並產生負偏壓電壓，但控制電壓不必為負的。

化合物半導體可以係GaAs。在某些情況下，積體電路可以形成用於通信之驅動器、放大器或接收器電路之一部分，其可以用於光學通信。實施例亦係關於包括如本文所述之放大器配置之電子裝置。

應理解，上述實例及實施例僅係舉例示出，並且熟習此項技術者將理解，可以對所描述之特定實施例進行修改、變化、添加或更改，或者可以實施替代實施例，而不會背離隨附申請專利範圍之範疇。

應注意，如本文所用，除非另有明確說明，否則詞語“包括”不排除除列出之彼等之外的其他元件或步驟之存在，以單數形式提及元件或特徵不排除多個此類元件或特徵之可能性，並且隨附申請專利範圍中對不同特徵或元件之敘述並不一定意味著單獨之組件；單個組件或單元可以實現申請專利範圍中列舉之數個元件之功能。隨附申請專利範圍中之任何參考標號不應解釋為限制其範疇。

100:偏壓電路 101:化合物半導體積體電路 102:偏壓輸出節點 103:電路 104:供電端子 105:電晶體 106:節點 200:偏壓電路 201:化合物半導體積體電路 202:偏壓輸出節點 203:電路 205:第一電晶體 206:節點 207:第二電晶體 208:第三電晶體 209:控制電壓端子 210:硬體模式選擇端子 211:節點 300:控制迴路 301:控制器 P:操作參數 R11:電阻器 R12:電阻器 R13:電阻器 R14:電阻器 R15:電阻器 R21:電阻器 R22:電阻器 R23:電阻器 R24:電阻器 R25:電阻器 R26:電阻器 R27:電阻器 R28:電阻器 R29:電阻器 R210:電阻器 VB:控制電壓 VG:偏壓電壓 VSS:負供電電壓

為了更好地解釋本發明之各種實施例及實例及其原理、實例實施方案及操作，現在將藉由實例之方式參考以下附圖，在附圖中： 圖1圖解說明用於化合物半導體電路之具有固定偏壓點控制之偏壓電路之一個實例。 圖2圖解說明根據一個實施例之用於化合物半導體電路之具有可變偏壓點控制之偏壓電路之一個實例。 圖3圖解說明用於控制圖2之偏壓電路之控制迴路之一個實例。

100:偏壓電路

101:化合物半導體積體電路

102:偏壓輸出節點

103:電路

104:供電端子

105:電晶體

106:節點

R11:電阻器

R12:電阻器

R13:電阻器

R14:電阻器

R15:電阻器

VG:偏壓電壓

VSS:負供電電壓

Claims (19)

1. 一種化合物半導體積體電路，其包括用於在一偏壓輸出節點處產生一偏壓電壓之一偏壓電路，該偏壓電路包括： 一第一電路分支，其經配置以在一經定義電壓與一供電電壓之間延伸，該第一電路分支包括： 一第一電晶體，其被配置為一電流源以在該第一電路分支中產生一經定義電流；以及 一可控可變電阻； 其中，該偏壓輸出節點在一第一節點處耦合至該第一電路分支，該第一節點位於該可控可變電阻與該第一電晶體之間；以及 其中，該偏壓電路可操作以使得該可控可變電阻之該電阻值隨一控制電壓而改變以便改變該偏壓電壓之該值。
2. 如請求項1之化合物半導體積體電路，其中，該可控可變電阻包括與一固定之電阻器並聯之一第二電晶體。
3. 如請求項2之化合物半導體積體電路，其進一步包括在用於接收該控制電壓之一節點與該供電電壓之間延伸之一第二電路分支，該第二電路分支包括： 一第三電晶體，其被配置為一電流源以在該第二電路分支中產生一經定義電流；以及 一位準移位電阻器； 其中，該第二電晶體之一控制輸入在位於該位準移位電阻器與該第三電晶體之間的一節點處連接至該第二電路分支。
4. 如請求項3之化合物半導體積體電路，其中，該偏壓電路經配置以在該供電電壓為負且該控制電壓為正之情況下操作以產生為一負電壓之該偏壓電壓。
5. 如請求項1之化合物半導體積體電路，其進一步包括位於該第一電路分支中且在該可控可變電阻與該第一電晶體之間的一第一串聯電阻器，其中，該偏壓輸出節點耦合至該第一電路分支之該第一節點，該第一節點在該第一串聯電阻器與該第一電晶體之間。
6. 如請求項5之化合物半導體積體電路，其進一步包括位於該第一電路分支中且在該第一串聯電阻器與該第一電晶體之間的一第二串聯電阻器，其中，該偏壓輸出節點耦合至該第一電路分支之該第一節點，該第一節點在該第一串聯電阻器與該第二串聯電阻器之間。
7. 如請求項1之化合物半導體積體電路，其進一步包括用於接收該控制電壓之一控制電壓端子以及一硬體模式選擇端子，其中，該硬體模式選擇端子連接至該第一電路分支之一第二節點，該第二節點位於該第一節點與該可控可變電阻之間。
8. 如請求項7之化合物半導體積體電路，其中，該偏壓電路可操作以： 在一硬體設定模式下，在使該控制電壓端子浮動且該硬體模式選擇端子連接至該經定義電壓之情況下，產生該偏壓電壓以作為一固定之經定義偏壓電壓；以及 在一可變模式下，在控制電壓端子被連接以接收該控制電壓且使該硬體模式選擇端子浮動之情況下，基於該控制電壓產生該偏壓電壓。
9. 如請求項1之化合物半導體積體電路，其進一步包括具有由該偏壓輸出節點處之該偏壓電壓偏壓之至少一個電路組件之一電路。
10. 如請求項9之化合物半導體積體電路，其中，由該偏壓輸出節點處之該偏壓電壓偏壓之該至少一個電路組件包括一第一電路電晶體，以及其中，該偏壓電路之該第一電晶體具有與該第一電路電晶體匹配之特性。
11. 如請求項9之化合物半導體積體電路，其中，具有由該偏壓輸出節點處之該偏壓電壓偏壓之至少一個電路組件之電路包括用於資料通信之一驅動器、一接收器及一放大器中之至少一者。
12. 如請求項1之化合物半導體積體電路，其中，化合物半導體係砷化鎵。
13. 一種系統，其包括如請求項1之化合物半導體積體電路以及用於可控地設定該控制電壓以控制該偏壓電壓之一控制器。
14. 如請求項13之系統，其中，該控制器經配置以監測至少一個系統參數並且基於該至少一個系統參數可控地設定該控制電壓。
15. 如請求項14之系統，其中，該至少一個系統參數包括以下各項中之至少一項：一偏壓電流、一偏壓電壓、該積體電路之溫度、一信號增益、一信號強度、一效能優值、以及一系統操作模式。
16. 如請求項13之系統，其中，該控制器經配置以能夠在一測試或評估模式下操作以針對以下各項中之一項或多項來設定該偏壓電壓：測試、驗證、表徵、可靠性評價或除錯。
17. 一種電子裝置，其包括如請求項1之化合物半導體積體電路。
18. 一種化合物半導體積體電路，其包括用於產生一偏壓電壓之一偏壓電路，該偏壓電路包括： 一第一電晶體，其被配置為一電流源以透過一可控可變電阻產生一經定義電流。
19. 一種化合物半導體積體電路，其包括用於產生一偏壓電壓之一偏壓電路，其中，該偏壓電路經配置以使得該偏壓電壓基於一所接收之控制電壓而可控地改變。