TW202414629A - 電子封裝件之製法 - Google Patents
電子封裝件之製法 Download PDFInfo
- Publication number
- TW202414629A TW202414629A TW111135757A TW111135757A TW202414629A TW 202414629 A TW202414629 A TW 202414629A TW 111135757 A TW111135757 A TW 111135757A TW 111135757 A TW111135757 A TW 111135757A TW 202414629 A TW202414629 A TW 202414629A
- Authority
- TW
- Taiwan
- Prior art keywords
- heat sink
- manufacturing
- bonding layer
- heat
- heat dissipation
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 47
- 230000017525 heat dissipation Effects 0.000 claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 238000013007 heat curing Methods 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 229920001187 thermosetting polymer Polymers 0.000 claims description 4
- 229920001296 polysiloxane Polymers 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 41
- 239000004065 semiconductor Substances 0.000 description 23
- 239000000306 component Substances 0.000 description 22
- 239000003292 glue Substances 0.000 description 7
- 239000012790 adhesive layer Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000032798 delamination Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 101710149792 Triosephosphate isomerase, chloroplastic Proteins 0.000 description 1
- 101710195516 Triosephosphate isomerase, glycosomal Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Abstract
一種電子封裝件之製法，係先於該承載結構上設置電子元件，再將散熱結構之散熱體藉由散熱材設於該電子元件上，且熱固該散熱材，之後藉由結合層將該散熱結構之支撐腳固定於該承載結構上，且熱固該結合層，以藉由分次完成該散熱材與該結合層之配置，使該散熱結構有效固接該散熱材與該結合層。
Description
本發明係有關一種半導體封裝製程，尤指一種具散熱結構之電子封裝件之製法。
隨著電子產品在功能及處理速度之需求的提升，作為電子產品之核心組件的半導體晶片需具有更高密度之電子元件(Electronic Components)及電子電路(Electronic Circuits)，故半導體晶片在運作時將隨之產生更大量的熱能。再者，由於傳統包覆該半導體晶片之封裝膠體係為一種導熱係數僅0.8瓦/(公尺．克耳文)(W．m-1．k-1)之不良傳熱材質(即熱量之逸散效率不佳)，因而若不能有效逸散半導體晶片所產生之熱量，將會造成半導體晶片之損害與產品信賴性問題。
因此，為了迅速將熱能散逸至外部，業界通常在半導體封裝件中配置散熱片(Heat Sink或Heat Spreader)，該散熱片通常藉由散熱膠，如導熱介面材(Thermal Interface Material，簡稱TIM)，結合至半導體晶片背面，以藉散熱膠與散熱片逸散出半導體晶片所產生之熱量；再者，
通常令散熱片之頂面外露出封裝膠體或直接外露於大氣中，俾取得較佳之散熱效果。
如圖1A至圖1B所示，習知半導體封裝件1之製法係先將一半導體晶片11以其作用面11a利用覆晶接合方式(即透過導電凸塊110與底膠111)設於一封裝基板10上，再將TIM層12形成於該半導體晶片11之非作用面11b上，且將黏著層14形成於該封裝基板10上。接著，將一散熱件13以其頂片130藉由該TIM層12結合於該半導體晶片11之非作用面11b上，且將該散熱件13之支撐腳131透過該黏著層14架設於該封裝基板10上。之後，進行烘烤作業，如圖1C所示，以熱固化該TIM層12與該黏著層14。
於運作時，該半導體晶片11所產生之熱能係經由該非作用面11b、TIM層12而傳導至該散熱件13以散熱至該半導體封裝件1之外部。
惟，習知半導體封裝件1之製法中，當進行烘烤作業以熱固化該TIM層12與該黏著層14時，由於該TIM層12與該黏著層14之熱膨脹係數(Coefficient of thermal expansion，簡稱CTE)差異(Mismatch)過大，致使該半導體封裝件1之應力往往分佈不均，導致該散熱件13與TIM層12之間容易發生變形的情況(即翹曲)，因而造成該散熱件13之頂片130與TIM層12之間發生脫層，如圖1C所示，不僅造成導熱效果下降，且會造成採用該半導體封裝件1之終端產品之信賴性不佳。
因此，如何克服上述習知技術之種種問題，實已成為目前業界亟待克服之難題。
鑑於上述習知技術之種種缺失，本發明提供一種電子封裝件之製法，係包括：將一電子元件設於一承載結構之其中一側上，且將散熱材形成於該電子元件上；將一散熱結構結合於該散熱材上以遮蓋該電子元件，再進行第一次加熱作業，以熱固化該散熱材而完成該散熱材之配置；以及於該第一次加熱作業完成後，形成結合層於該承載結構之其中一側與該散熱結構上，再進行第二次加熱作業，以熱固化該結合層而完成該結合層之配置，使該散熱結構藉由該結合層固定於該承載結構上。
前述之製法中，該散熱材係為導熱介面材。
前述之製法中，該散熱材係為銲錫材料、矽膠材或紫外線膠材。
前述之製法中，該散熱結構係包含有一散熱體與複數立設於該散熱體上之支撐腳，以令該散熱體接觸結合該散熱材，且該支撐腳接觸結合該結合層。例如，該支撐腳於形成該結合層前係懸空於該承載結構上。
前述之製法中，該結合層係為熱固型膠材。
前述之製法中，形成該結合層之材質係不同於該散熱材。
前述之製法中，復包括形成複數導電元件於該承載結構之另一側上。
由上可知，本發明之電子封裝件之製法，主要藉由先熱固該散熱材，再形成結合層，故相較於習知技術，本發明之製法分次完成該散
熱材與該結合層之配置，使該散熱結構有效固接該散熱材與該結合層，因而可避免該散熱結構與散熱材之間發生脫層之問題。
1:半導體封裝件
10:封裝基板
11:半導體晶片
11a,21a:作用面
11b,21b:非作用面
110,210:導電凸塊
111,211:底膠
12:TIM層
13:散熱件
130:頂片
131,231:支撐腳
14:黏著層
2:電子封裝件
20:承載結構
21:電子元件
22:散熱材
23:散熱結構
230:散熱體
24:結合層
25:導電元件
圖1A至圖1C係為習知半導體封裝件之製法之剖視示意圖。
圖2A至圖2C係為本發明之電子封裝件之製法之剖面示意圖。
圖2D係為圖2C之後續製程之剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「下」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
圖2A至圖2C係為本發明之電子封裝件2之製法之剖面示意圖。
如圖2A所示，將至少一電子元件21設於一承載結構20之其中一側上，且將散熱材22形成於該電子元件21上。
於本實施例中，該承載結構20係例如為具有核心層與線路結構之封裝基板、無核心層(coreless)形式線路結構之封裝基板、具導電矽穿孔(Through-silicon via，簡稱TSV)之矽中介板(Through Silicon interposer，簡稱TSI)或其它板型，其包含至少一絕緣層及至少一結合該絕緣層之線路層，如至少一扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)。應可理解地，該承載結構20亦可為其它承載晶片之板材，如導線架(lead frame)、晶圓(wafer)、或其它具有金屬佈線(routing)之板體等，並不限於上述。
再者，該電子元件21係為主動元件、被動元件、封裝體(chip module)或其組合者，其中，該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。於本實施例中，該電子元件21係為半導體晶片，其具有相對之作用面21a與非作用面21b，並使該作用面21a藉由複數如銲錫材料、金屬柱(pillar)或其它等之導電凸塊210以覆晶方式設於該承載結構20之線路層上並電性連接該線路層，且將底膠211形成於該承載結構20與該作用面21a之間以包覆各該導電凸塊210。或者，該電子元件21可藉由複數銲線(圖未示)以打線方式電性連接該承載結構20之線路層；甚至於，該電子元件21可直接接觸該承載結構20之線路層。應可理解地，
且有關電子元件21電性連接承載結構20之方式繁多，且於該承載結構20上可接置所需類型及數量之電子元件，並不限於上述。
又，該散熱材22係形成於該電子元件21之非作用面21b上，且該散熱材22具有高導熱係數，約30~80瓦/(公尺．克耳文)(Wm-1K-1)，以作為導熱介面材(Thermal Interface Material，簡稱TIM)。例如，該散熱材22係為銲錫材料、矽膠材、紫外線(UV)膠材或其它熱固型材質。應可理解地，有關TIM之種類繁多，並無特別限制。
如圖2B所示，將一散熱結構23結合於該散熱材22上以遮蓋該電子元件21，再進行第一次加熱作業，以熱固化該散熱材22而完成該散熱材22之配置。
於本實施例中，該散熱結構23係包含有一片狀散熱體230與複數立設於該散熱體230上之支撐腳231，以令該散熱體230接觸結合該散熱材22，且該支撐腳231懸空於該承載結構20上。
再者，依據該散熱材22之種類，變化該第一次加熱作業之加熱方式及溫度。例如，若該散熱材22係為銲錫材料，則該第一次加熱作業係採用回銲方式進行加熱。
如圖2C所示，形成結合層24於該承載結構20與該散熱結構23之支撐腳231之間，再進行第二次加熱作業，以熱固化該結合層24，而完成該結合層24之配置，使該結合層24將該散熱結構23固定於該承載結構20上。
於本實施例中，該結合層24係為熱固型膠材，以將該支撐腳231黏固該承載結構20上。例如，形成該結合層24之材質係不同於該
散熱材22，因而兩者之CTE係不相同。應可理解地，有關該結合層24之種類繁多，並無特別限制。
再者，該第二次加熱作業係採用烘烤方式。例如，依據該結合層24之種類，變化該第二次加熱作業之烘烤溫度。
因此，本發明之電子封裝件2之製法，主要藉由先熱固該散熱材22，使該散熱體230固定於該電子元件21上，再以結合層24固接該支撐腳231於該承載結構20上，故相較於習知技術，即使該散熱體230於烘烤該散熱材22後發生變形的情況(即翹曲)，仍可藉由該結合層24之用量調整該電子封裝件2之應力分佈，不僅能固接該支撐腳231於該承載結構20上，且能藉由第二次加熱作業，改變翹曲程度，使該散熱體230之應力分佈較為平均，以有效避免該散熱體230與散熱材22之間發生脫層之問題。
另外，於後續製程中，該承載結構20之另一側(即圖2D所示之下方)可配置複數如銲球之導電元件25，供該電子封裝件2藉由該些導電元件25設於一如電路板之電子裝置(圖略)上。
綜上所述，本發明之電子封裝件之製法，主要藉由分次完成該散熱材與該結合層之配置，使該散熱結構有效固接該散熱材與該結合層，故本發明之製法不僅能提升導熱效果，且能提升終端產品之信賴性。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
20:承載結構
21:電子元件
21a:作用面
21b:非作用面
210:導電凸塊
211:底膠
22:散熱材
23:散熱結構
230:散熱體
231:支撐腳
Claims (10)
- 一種電子封裝件之製法，係包括：將一電子元件設於一承載結構之其中一側上，且將散熱材形成於該電子元件上；將一散熱結構結合於該散熱材上以遮蓋該電子元件，再進行第一次加熱作業，以熱固化該散熱材而完成該散熱材之配置；以及於該第一次加熱作業完成後，形成結合層於該承載結構之其中一側與該散熱結構上，再進行第二次加熱作業，以熱固化該結合層而完成該結合層之配置，使該散熱結構藉由該結合層固定於該承載結構上。
- 如請求項1所述之電子封裝件之製法，其中，該散熱材係為導熱介面材。
- 如請求項1所述之電子封裝件之製法，其中，該散熱材係為銲錫材料。
- 如請求項1所述之電子封裝件之製法，其中，該散熱材係為矽膠材。
- 如請求項1所述之電子封裝件之製法，其中，該散熱材係為紫外線膠材。
- 如請求項1所述之電子封裝件之製法，其中，該散熱結構係包含有一散熱體與立設於該散熱體上之複數支撐腳，以令該散熱體接觸結合該散熱材，且該複數支撐腳接觸結合該結合層。
- 如請求項6所述之電子封裝件之製法，其中，該複數支撐腳於形成該結合層前係懸空於該承載結構上。
- 如請求項1所述之電子封裝件之製法，其中，該結合層係為熱固型膠材。
- 如請求項1所述之電子封裝件之製法，其中，形成該結合層之材質係不同於該散熱材之材質。
- 如請求項1所述之電子封裝件之製法，復包括形成複數導電元件於該承載結構之另一側上。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111135757A TWI820922B (zh) | 2022-09-21 | 2022-09-21 | 電子封裝件之製法 |
| CN202211181712.9A CN117790329A (zh) | 2022-09-21 | 2022-09-27 | 电子封装件的制法 |
| US18/055,890 US20240096835A1 (en) | 2022-09-21 | 2022-11-16 | Manufacturing method of electronic package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111135757A TWI820922B (zh) | 2022-09-21 | 2022-09-21 | 電子封裝件之製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI820922B TWI820922B (zh) | 2023-11-01 |
| TW202414629A true TW202414629A (zh) | 2024-04-01 |
Family
ID=89722379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111135757A TWI820922B (zh) | 2022-09-21 | 2022-09-21 | 電子封裝件之製法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240096835A1 (zh) |
| CN (1) | CN117790329A (zh) |
| TW (1) | TWI820922B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10049896B2 (en) * | 2015-12-09 | 2018-08-14 | International Business Machines Corporation | Lid attach optimization to limit electronic package warpage |
| KR102397902B1 (ko) * | 2018-01-29 | 2022-05-13 | 삼성전자주식회사 | 반도체 패키지 |
| US11710677B2 (en) * | 2019-07-08 | 2023-07-25 | Intel Corporation | Ultraviolet (UV)-curable sealant in a microelectronic package |
-
2022
- 2022-09-21 TW TW111135757A patent/TWI820922B/zh active
- 2022-09-27 CN CN202211181712.9A patent/CN117790329A/zh active Pending
- 2022-11-16 US US18/055,890 patent/US20240096835A1/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI601219B (zh) | 電子封裝件及其製法 | |
| TWI614848B (zh) | 電子封裝結構及其製法 | |
| TW201926588A (zh) | 電子封裝件及其製法 | |
| TW201436161A (zh) | 半導體封裝件及其製法 | |
| TWI555147B (zh) | 散熱型封裝結構及其散熱件 | |
| TWI669797B (zh) | 電子裝置及其製法與基板結構 | |
| TW202209582A (zh) | 電子封裝件及其製法 | |
| US20230420420A1 (en) | Carrying substrate, electronic package having the carrying substrate, and methods for manufacturing the same | |
| TWI659509B (zh) | 電子封裝件及其製法 | |
| TWI691025B (zh) | 電子封裝件及其製法與承載結構 | |
| TWI733142B (zh) | 電子封裝件 | |
| TWI706523B (zh) | 電子封裝件 | |
| TWI723802B (zh) | 電子封裝件及其製法 | |
| TW201828425A (zh) | 散熱型封裝結構 | |
| TWI614858B (zh) | 半導體封裝件及其製法 | |
| TW202021068A (zh) | 電子封裝件及其製法與散熱件 | |
| TWI820922B (zh) | 電子封裝件之製法 | |
| TW202414629A (zh) | 電子封裝件之製法 | |
| TWI802726B (zh) | 電子封裝件及其承載基板與製法 | |
| TW202303881A (zh) | 電子封裝件及其製法 | |
| TWI524437B (zh) | 半導體封裝件之製法 | |
| TWI841420B (zh) | 電子封裝件及其製法 | |
| TWI647802B (zh) | 散熱型封裝結構 | |
| TWI837021B (zh) | 電子封裝件 | |
| TWI735398B (zh) | 電子封裝件及其製法 |